專利名稱：一種正余弦編碼器細(xì)分裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)控機(jī)床電機(jī)轉(zhuǎn)子位置檢測(cè)領(lǐng)域，尤其涉及一種針對(duì)正余弦編碼器輸出的正余弦信號(hào)進(jìn)行處理的正余弦編碼器細(xì)分裝置。
背景技術(shù)：
隨著功率電子技術(shù)與計(jì)算機(jī)控制技術(shù)的發(fā)展，在當(dāng)前的數(shù)控機(jī)床中一般采用永磁同步電機(jī)組成的伺服系統(tǒng)來(lái)控制電機(jī)的位置轉(zhuǎn)速等參數(shù)，而進(jìn)行電機(jī)控制的關(guān)鍵問(wèn)題之一就是轉(zhuǎn)子的位置監(jiān)測(cè)，轉(zhuǎn)子當(dāng)前位置直接決定著系統(tǒng)的控制方式、變頻器的開(kāi)關(guān)方式及輸出頻率。因此要實(shí)現(xiàn)高速高精加工，伺服驅(qū)動(dòng)裝置必須具備高分辨率的轉(zhuǎn)子位置檢測(cè)系統(tǒng)。 目前常用的角度位置裝置有采用高分辨率的光電編碼器，為了提高輸出的分辨率，必須特高物理刻線的密度， 而此項(xiàng)措施主要受到編碼器體積、制造工藝的影響。使用旋轉(zhuǎn)編碼器配備角度解碼器(RDC)，旋轉(zhuǎn)變壓器正余弦的信號(hào)送入專用芯片， 輸出一定位數(shù)的角度數(shù)字信號(hào)，此時(shí)，旋轉(zhuǎn)變壓器需配置專用勵(lì)磁電源芯片，而且由于RDC 芯片本身的限制此種方法只能適用于轉(zhuǎn)速比較低的場(chǎng)合。因此有必要提供一種可以計(jì)算出電機(jī)轉(zhuǎn)子高精度的角度值的正余弦編碼器細(xì)分裝置，而不需要無(wú)限制的提高物理刻線密度。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種具有偏差補(bǔ)償、高速高精度優(yōu)點(diǎn)的正余弦編碼器細(xì)分裝置，從而為位置伺服控制系統(tǒng)提供更加精確的位置信號(hào)來(lái)滿足精確控制的要求。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種正余弦編碼器細(xì)分裝置，其特征在于差分信號(hào)接收放大模塊、正余弦模數(shù)轉(zhuǎn)換模塊、整形比較方波產(chǎn)生模塊、電平轉(zhuǎn)換模塊、區(qū)間細(xì)分計(jì)數(shù)模塊、轉(zhuǎn)向判斷模塊、偏差分離計(jì)算模塊、及角度計(jì)算模塊，其中正余弦模數(shù)轉(zhuǎn)換模塊、整形比較方波產(chǎn)生模塊分別與差分信號(hào)接收放大模塊連接；電平轉(zhuǎn)換模塊與整形比較方波產(chǎn)生模塊連接；區(qū)間細(xì)分計(jì)數(shù)模塊、轉(zhuǎn)向判斷模塊分別與電平轉(zhuǎn)換模塊連接；偏差分離計(jì)算模塊與正余弦模數(shù)轉(zhuǎn)換模塊連接；角度計(jì)算模塊與區(qū)間細(xì)分計(jì)數(shù)模塊、轉(zhuǎn)向判斷模塊、正余弦模數(shù)轉(zhuǎn)換模塊、偏差分離計(jì)算模塊連接。進(jìn)一步的，所述區(qū)間細(xì)分計(jì)數(shù)模塊、轉(zhuǎn)向判斷模塊均采用現(xiàn)場(chǎng)可編程門陣列FPGA
-H-* I I
心ZT ο進(jìn)一步的，所述角度計(jì)算模塊與偏差分離計(jì)算模塊共用一個(gè)數(shù)字信號(hào)處理器DSP
-H-· I I心片。本實(shí)用新型所述的正余弦編碼器細(xì)分裝置具有以下優(yōu)點(diǎn)該正余弦編碼器細(xì)分裝置通過(guò)設(shè)置正余弦模數(shù)轉(zhuǎn)換模塊、采用現(xiàn)場(chǎng)可編程門陣列FPGA芯片的區(qū)間細(xì)分計(jì)數(shù)模塊和轉(zhuǎn)向判斷模塊，以及采用DSP芯片的角度計(jì)算模塊，使得該裝置的細(xì)分速度高，最快可達(dá) IOOkHz的細(xì)分頻率(每次細(xì)分時(shí)間)，并且具有較高的細(xì)分倍數(shù)。尤其在采用12位AD數(shù)模轉(zhuǎn)換器的前提下可以達(dá)到8388608倍的細(xì)分倍數(shù)。偏差分離計(jì)算模塊進(jìn)行偏差實(shí)時(shí)補(bǔ)償， 使得正余弦編碼器輸出信號(hào)的各種偏差在數(shù)據(jù)處理中被濾除，將進(jìn)一步提高細(xì)分裝置的精度。整個(gè)裝置通過(guò)數(shù)字信號(hào)處理器DSP、現(xiàn)場(chǎng)可編程門陣列FPGA、高速模數(shù)轉(zhuǎn)換器ADC的互相配合，實(shí)現(xiàn)了高速高精度的數(shù)據(jù)采集，高速的數(shù)據(jù)處理，高速高精度的數(shù)據(jù)輸出。裝置在一塊電路板上實(shí)現(xiàn)所用功能，便于批量生產(chǎn)和安裝，可廣泛用于數(shù)控機(jī)床等對(duì)角度位置測(cè)量要求較高的領(lǐng)域。

圖1為符合本實(shí)用新型的正余弦編碼器細(xì)分裝置的結(jié)構(gòu)框圖；圖2為圖1所示的正余弦編碼器細(xì)分裝置的工作流程示意圖。
以下結(jié)合附圖對(duì)本實(shí)用新型專利做進(jìn)一步的詳細(xì)說(shuō)明。
具體實(shí)施方式
下面將結(jié)合附圖1、2對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。但本實(shí)用新型的內(nèi)容不僅僅局限如此。請(qǐng)參閱圖1，符合本實(shí)用新型的正余弦編碼器細(xì)分裝置，其包括差分信號(hào)接收放大模塊1、正余弦模數(shù)轉(zhuǎn)換模塊2、整形比較方波產(chǎn)生模塊3、電平轉(zhuǎn)換模塊4、區(qū)間細(xì)分計(jì)數(shù)模塊5、轉(zhuǎn)向判斷模塊6、偏差分離計(jì)算模塊7及角度計(jì)算模塊8。其中正余弦模數(shù)轉(zhuǎn)換模塊 2、整形比較方波產(chǎn)生模塊3分別與差分信號(hào)接收放大模塊1連接；電平轉(zhuǎn)換模塊4與整形比較方波產(chǎn)生模塊3連接；區(qū)間細(xì)分計(jì)數(shù)模塊5、轉(zhuǎn)向判斷模塊6分別與電平轉(zhuǎn)換模塊4連接；偏差分離計(jì)算模塊7與正余弦模數(shù)轉(zhuǎn)換模塊2連接；角度計(jì)算模塊8與區(qū)間細(xì)分計(jì)數(shù)模塊5、轉(zhuǎn)向判斷模塊6、正余弦模數(shù)轉(zhuǎn)換模塊2、偏差分離計(jì)算模塊7連接。所述差分信號(hào)接收放大模塊1用于接收正余弦編碼器100送出的兩路模擬正余弦差分信號(hào)、輸出共模電壓為OV的正余弦模擬差分信號(hào)。所述正余弦模數(shù)轉(zhuǎn)換模塊2用于接收差分信號(hào)接收放大模塊1處理后的兩路正余弦模擬差分信號(hào)、并對(duì)此兩路正余弦模擬差分信號(hào)的電壓值進(jìn)行A/D轉(zhuǎn)換，以獲得兩路正余弦模擬差分信號(hào)電壓值對(duì)應(yīng)的數(shù)字量。所述整形比較方波產(chǎn)生模塊3用于將差分信號(hào)接收放大模塊1處理后的兩路正余弦模擬差分信號(hào)進(jìn)行電壓比較，并生成方波信號(hào)。所述電平轉(zhuǎn)換模塊4用于將整形比較方波產(chǎn)生模塊3輸出的以+5V為峰值的方波轉(zhuǎn)化為+3. 3V為峰值的方波電壓信號(hào)，從而可以使其送入FPGA等以+3. 3V為I/O 口電平的邏輯判斷模塊。所述區(qū)間細(xì)分計(jì)數(shù)模塊5用于對(duì)正余弦信號(hào)進(jìn)行4倍頻細(xì)分，將每個(gè)正余弦周波信號(hào)周期細(xì)分為4個(gè)區(qū)間。所述轉(zhuǎn)向判斷模塊6用于判斷轉(zhuǎn)子的轉(zhuǎn)向，通過(guò)判斷正弦信號(hào)、余弦信號(hào)的相位的前后不同來(lái)判斷轉(zhuǎn)子的轉(zhuǎn)向，同時(shí)根據(jù)轉(zhuǎn)子的轉(zhuǎn)向進(jìn)行區(qū)間計(jì)數(shù)的增或者減操作。所述偏差分離計(jì)算模塊7用于對(duì)非理想化正余弦信號(hào)的偏差分離和實(shí)時(shí)補(bǔ)償，考慮到輸入的正余弦信號(hào)可能存在直流偏置、幅值偏差和相位偏差等三種偏差，采用相應(yīng)偏差分離算法，分離得到上述三種偏差的值。[0023]所述角度計(jì)算模塊8用于計(jì)算轉(zhuǎn)子的角度值，通過(guò)正余弦模數(shù)轉(zhuǎn)換模塊2處理后的電壓數(shù)字量送入角度計(jì)算模塊進(jìn)行除法計(jì)算得出正切、余切值；通過(guò)區(qū)間細(xì)分計(jì)數(shù)模塊 5送入數(shù)字信號(hào)處理器的區(qū)間計(jì)數(shù)值進(jìn)行區(qū)間計(jì)數(shù)；通過(guò)偏差分離計(jì)算模塊7獲得三種偏差，并進(jìn)行補(bǔ)償；最終在數(shù)字信號(hào)處理器中計(jì)算出準(zhǔn)確的角度位置。所述區(qū)間細(xì)分計(jì)數(shù)模塊5、轉(zhuǎn)向判斷模塊6均采用現(xiàn)場(chǎng)可編程門陣列FPGA芯片 (未圖示)。所述角度計(jì)算模塊8與偏差分離計(jì)算模塊7共用一個(gè)數(shù)字信號(hào)處理器DSP芯片 (未圖示)。請(qǐng)參閱圖2，本實(shí)用新型所述的正余弦編碼器細(xì)分裝置的具體工作過(guò)程如下首先，差分信號(hào)接收放大模塊1接收來(lái)自正余弦編碼器100送入的A、B相的兩組差分電壓信號(hào)，經(jīng)過(guò)差分信號(hào)接收放大模塊1的差分接收放大處理后輸出共模電壓為OV的兩組正余弦模擬差分信號(hào)。然后，處理后的正余弦模擬差分信號(hào)同時(shí)送入正余弦模數(shù)轉(zhuǎn)換模塊2和整形比較方波產(chǎn)生模塊3。在正余弦模數(shù)轉(zhuǎn)換模塊2中，對(duì)兩組正余弦模擬差分信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換處理。12 位的AD轉(zhuǎn)換，就能得到這兩組正余弦模擬差分信號(hào)所對(duì)應(yīng)的12為數(shù)字量，可以達(dá)到的最大細(xì)分倍數(shù)為2的12次方，即4096倍，由此可見(jiàn)細(xì)分的倍數(shù)受到正余弦模數(shù)轉(zhuǎn)換模塊的高速模數(shù)轉(zhuǎn)換器ADC最大采樣位數(shù)的影響，正弦、余弦信號(hào)轉(zhuǎn)化后的電壓值經(jīng)過(guò)區(qū)間細(xì)分計(jì)數(shù)模塊及轉(zhuǎn)向判斷模塊的現(xiàn)場(chǎng)可編程門陣列FPGA芯片送入數(shù)字信號(hào)處理器DSP中進(jìn)行處理。整形比較方波產(chǎn)生模塊3在接收到差分信號(hào)接收放大模塊1處理后的信號(hào)后，使用整形比較方波產(chǎn)生模塊3中的電壓比較器產(chǎn)生方波信號(hào)并進(jìn)行整形處理，產(chǎn)生相對(duì)應(yīng)的方波信號(hào)送入電平轉(zhuǎn)換模塊4。電平轉(zhuǎn)換模塊4將整形比較方波產(chǎn)生模塊3的方波信號(hào)轉(zhuǎn)換為以+3. 3V為高電平，OV為低電平的方波信號(hào)，并送入?yún)^(qū)間細(xì)分計(jì)數(shù)模塊5中。區(qū)間細(xì)分計(jì)數(shù)模塊5接收到送入的方波信號(hào)后，根據(jù)特定的區(qū)間細(xì)分判斷依據(jù)進(jìn)行區(qū)間加減計(jì)數(shù)，并在DSP讀取計(jì)數(shù)值時(shí)將當(dāng)前區(qū)間計(jì)數(shù)值送入角度計(jì)算模塊的數(shù)字信號(hào)處理器DSP中。轉(zhuǎn)向判斷模塊6在接收到送入的方波信號(hào)后根據(jù)A、B兩相方波的超前滯后關(guān)系判斷出轉(zhuǎn)子究竟是正轉(zhuǎn)還是反轉(zhuǎn)，并給出正反轉(zhuǎn)的邏輯電平信號(hào)。角度計(jì)算模塊8在讀取AD轉(zhuǎn)換器送入的A、B兩相電壓數(shù)字量并將兩者做除法得出正切值，同時(shí)讀取對(duì)應(yīng)的區(qū)間計(jì)數(shù)的值，利用反正切細(xì)分算法最終計(jì)算出對(duì)應(yīng)的角度值。偏差分離計(jì)算模塊7根據(jù)所讀取到A、B兩相電壓數(shù)字量計(jì)算出直流偏置、幅值偏差和相位偏移三種偏差，然后在角度計(jì)算模塊8中進(jìn)行角度補(bǔ)償計(jì)算，計(jì)算出角度值，得到更加精確的角度值。本細(xì)分裝置的細(xì)分倍數(shù)主要受到所采用的正余弦編碼器每旋轉(zhuǎn)一周所輸出的正余弦周波個(gè)數(shù)(與刻線數(shù)有關(guān))和模數(shù)轉(zhuǎn)換模塊的轉(zhuǎn)換位數(shù)的影響。假設(shè)所用正余弦編碼器為256刻線(28細(xì)分)，正余弦模數(shù)轉(zhuǎn)換模塊2采用12位AD采樣芯片Q12細(xì)分)，由于在區(qū)間細(xì)分環(huán)節(jié)采用了 4倍頻及反正切細(xì)分技術(shù)(23細(xì)分)，因此最終的角度細(xì)分為8+12+3 =23位的細(xì)分精度，細(xì)分的分辨率可以達(dá)到360° /223 = 0. 0000429°，由此可見(jiàn)通過(guò)細(xì)分算法的高速高精度細(xì)分裝置可以在使用刻線不多的編碼器下實(shí)現(xiàn)很高精度的角度測(cè)量。[0036]本實(shí)用新型所述的正余弦編碼器細(xì)分裝置具有以下優(yōu)點(diǎn)該正余弦編碼器細(xì)分裝置通過(guò)設(shè)置正余弦模數(shù)轉(zhuǎn)換模塊2、采用現(xiàn)場(chǎng)可編程門陣列FPGA芯片的區(qū)間細(xì)分計(jì)數(shù)模塊 5和轉(zhuǎn)向判斷模塊6，以及采用DSP芯片的角度計(jì)算模塊8，使得該裝置的細(xì)分速度高，最快可達(dá)IOOkHz的細(xì)分頻率(每次細(xì)分時(shí)間)，并且具有較高的細(xì)分倍數(shù)。尤其在采用12位 AD數(shù)模轉(zhuǎn)換器的前提下可以達(dá)到8388608倍的細(xì)分倍數(shù)。正余弦模數(shù)轉(zhuǎn)換模塊7進(jìn)行偏差實(shí)時(shí)補(bǔ)償，使得正余弦編碼器100輸出信號(hào)的各種偏差在數(shù)據(jù)處理中被濾除，將進(jìn)一步提高細(xì)分裝置的精度。整個(gè)裝置通過(guò)數(shù)字信號(hào)處理器DSP、現(xiàn)場(chǎng)可編程門陣列FPGA、高速模數(shù)轉(zhuǎn)換器ADC的互相配合，實(shí)現(xiàn)了高速高精度的數(shù)據(jù)采集，高速的數(shù)據(jù)處理，高速高精度的數(shù)據(jù)輸出。裝置在一塊電路板上實(shí)現(xiàn)所用功能，便于批量生產(chǎn)和安裝，可廣泛用于數(shù)控機(jī)床等對(duì)角度位置測(cè)量要求較高的領(lǐng)域。以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種正余弦編碼器細(xì)分裝置，其特征在于所述的裝置包括差分信號(hào)接收放大模塊(1)、正余弦模數(shù)轉(zhuǎn)換模塊( 、整形比較方波產(chǎn)生模塊C3)、電平轉(zhuǎn)換模塊、區(qū)間細(xì)分計(jì)數(shù)模塊(5)、轉(zhuǎn)向判斷模塊(6)、偏差分離計(jì)算模塊(7)、及角度計(jì)算模塊(8)，其中正余弦模數(shù)轉(zhuǎn)換模塊O)、整形比較方波產(chǎn)生模塊C3)分別與差分信號(hào)接收放大模塊(1)連接；電平轉(zhuǎn)換模塊(4)與整形比較方波產(chǎn)生模塊C3)連接；區(qū)間細(xì)分計(jì)數(shù)模塊(5)、轉(zhuǎn)向判斷模塊 (6)分別與電平轉(zhuǎn)換模塊⑷連接；偏差分離計(jì)算模塊(7)與正余弦模數(shù)轉(zhuǎn)換模塊(2)連接；角度計(jì)算模塊(8)與區(qū)間細(xì)分計(jì)數(shù)模塊(5)、轉(zhuǎn)向判斷模塊(6)、正余弦模數(shù)轉(zhuǎn)換模塊 O)、偏差分離計(jì)算模塊(7)連接。
2.如權(quán)利要求1所述的正余弦編碼器細(xì)分裝置，其特征在于所述區(qū)間細(xì)分計(jì)數(shù)模塊 (5)、轉(zhuǎn)向判斷模塊(6)均采用現(xiàn)場(chǎng)可編程門陣列FPGA芯片。
3.如權(quán)利要求1所述的正余弦編碼器細(xì)分裝置，其特征在于所述角度計(jì)算模塊(8) 與偏差分離計(jì)算模塊(7)共用一個(gè)數(shù)字信號(hào)處理器DSP芯片。
4.如權(quán)利要求1所述的正余弦編碼器細(xì)分裝置，其特征在于所述正余弦模數(shù)轉(zhuǎn)換模塊(2)采用高速模數(shù)轉(zhuǎn)換器ADC。
專利摘要本實(shí)用新型涉及一種正余弦編碼器細(xì)分裝置，其中正余弦模數(shù)轉(zhuǎn)換模塊、整形比較方波產(chǎn)生模塊分別與差分信號(hào)接收放大模塊連接；電平轉(zhuǎn)換模塊與整形比較方波產(chǎn)生模塊連接；區(qū)間細(xì)分計(jì)數(shù)模塊、轉(zhuǎn)向判斷模塊分別與電平轉(zhuǎn)換模塊連接；偏差分離計(jì)算模塊與正余弦模數(shù)轉(zhuǎn)換模塊連接；角度計(jì)算模塊與區(qū)間細(xì)分計(jì)數(shù)模塊、轉(zhuǎn)向判斷模塊、正余弦模數(shù)轉(zhuǎn)換模塊、偏差分離計(jì)算模塊連接。
文檔編號(hào)G01D5/26GK202041221SQ201120051859
公開(kāi)日2011年11月16日 申請(qǐng)日期2011年3月2日 優(yōu)先權(quán)日2011年3月2日
發(fā)明者劉新正, 李予全, 梁得亮, 鄺俊生, 邱德鋒 申請(qǐng)人:西安交通大學(xué), 西安瑞特快速制造工程研究有限公司