專利名稱：一種發(fā)電機(jī)功角測(cè)量裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種電力系統(tǒng)領(lǐng)域的測(cè)量裝置，具體講涉及一種發(fā)電機(jī)功角測(cè)量
直O(jiān)
背景技術(shù)：
隨著電力系統(tǒng)的迅猛發(fā)展，系統(tǒng)容量不斷增加，作為電力系統(tǒng)中最主要部件之一 的發(fā)電機(jī)，保證其安全穩(wěn)定運(yùn)行對(duì)整個(gè)系統(tǒng)的作用尤為重要。功角是發(fā)電機(jī)內(nèi)部能量轉(zhuǎn)換 的一個(gè)重要參數(shù)，同時(shí)也是發(fā)電機(jī)穩(wěn)定工作的一個(gè)重要標(biāo)志量，它的引入將為發(fā)電機(jī)在異 常、故障及失穩(wěn)情況下的事后分析提供非常重要的參考依據(jù)。發(fā)電機(jī)的功角指發(fā)電機(jī)的內(nèi) 電勢(shì)與機(jī)端電壓之間的夾角，測(cè)量方法包括電氣法和直接測(cè)量法兩種電氣法是用發(fā)電機(jī) 的機(jī)端電壓、電流、發(fā)電機(jī)的參數(shù)，根據(jù)發(fā)電機(jī)模型的公式計(jì)算出來(lái)的；直接測(cè)量法是直接 測(cè)量發(fā)電機(jī)轉(zhuǎn)子的空間位置，再利用機(jī)端電壓測(cè)量出發(fā)電機(jī)的功角。傳統(tǒng)的功角測(cè)量裝置雖大都能完成功角測(cè)試功能，但均有其不足之處對(duì)輸入信 號(hào)要求嚴(yán)格，適用性差；對(duì)輸入的鍵相信號(hào)的頻率和電壓要求苛刻；功角測(cè)量方法復(fù)雜；無(wú) 法測(cè)量?jī)?nèi)電勢(shì)絕對(duì)角；初始角校準(zhǔn)方式單一等。

實(shí)用新型內(nèi)容本實(shí)用新型針對(duì)上述現(xiàn)有技術(shù)的不足，提供了一種適用性強(qiáng)、硬件電路集成度高、 測(cè)量算法簡(jiǎn)單、成本低的發(fā)電機(jī)功角實(shí)時(shí)測(cè)量裝置。本實(shí)用新型提供的發(fā)電機(jī)功角測(cè)量裝置，其改進(jìn)之處在于所述裝置包括FPGA處理模塊、單片機(jī)處理模塊、信號(hào)輸入及前端模擬電路模塊、 后臺(tái)軟件、液晶顯示與按鍵模塊、模擬量信號(hào)輸出模塊和電源模塊；所述FPGA處理模塊與前端模擬電路相連，所述FPGA處理模塊包括FPGA芯片；所述單片機(jī)模塊分別與FPGA芯片、前端模擬電路、液晶、按鍵、網(wǎng)絡(luò)接口模塊、輸 出模塊相連，所述單片機(jī)模塊選擇通用型51單片機(jī)；所述單片機(jī)模塊分別與FPGA芯片、前端模擬電路、液晶、按鍵、網(wǎng)絡(luò)接口模塊、輸 出模塊相連，所述單片機(jī)模塊選擇通用型51單片機(jī)；所述裝置的中央處理模塊包括所述FPGA芯片和通用型51單片機(jī)。本實(shí)用新型提供的一種優(yōu)選技術(shù)方案所述FPGA芯片包括4608個(gè)邏輯單元，89 個(gè)可用I/O管腳。本實(shí)用新型提供的第二種優(yōu)選技術(shù)方案所述前端模擬電路包括運(yùn)算放大器、光 耦合器和比較器。本實(shí)用新型提供的第三種優(yōu)選技術(shù)方案所述運(yùn)算放大器組成電壓跟隨器與前端 的電感構(gòu)成兩路濾波電路；所述比較器組成遲滯型電壓比較器電路。本實(shí)用新型提供的第四種優(yōu)選技術(shù)方案所述模擬量信號(hào)輸出模塊包括隔離放大
ο
3[0015]本實(shí)用新型提供的第五種優(yōu)選技術(shù)方案所述信號(hào)輸入模塊與前端模擬電路模塊 相連，信號(hào)輸入模塊的端子選擇13針和4針。本實(shí)用新型提供的第六種優(yōu)選技術(shù)方案所述液晶顯示模塊包括數(shù)據(jù)線、時(shí)鐘信 號(hào)和背光控制信號(hào)線；所述按鍵模塊包括按鍵KEYl KEY6，所述按鍵KEYl KEY6與單片 機(jī)相連。本實(shí)用新型提供的第七種優(yōu)選技術(shù)方案所述電源模塊采用通用開(kāi)關(guān)電源為整個(gè) 裝置提供穩(wěn)定的5V和12V直流電源。本實(shí)用新型提供的發(fā)電機(jī)功角測(cè)量裝置，其測(cè)量方法采用直接測(cè)量法，算法簡(jiǎn)單、 可靠；輸入信號(hào)經(jīng)過(guò)前端完善的濾波、隔離、波形整形模擬電路，在FPGA中判斷信號(hào)有效后 利用高穩(wěn)定度時(shí)鐘，誤差小于20ns，實(shí)現(xiàn)對(duì)相角的準(zhǔn)確測(cè)量；鍵相脈沖和校準(zhǔn)初始角方式 適應(yīng)性強(qiáng)；在FPGA中利用鎖相環(huán)對(duì)輸入的機(jī)端電壓和鍵相信號(hào)進(jìn)行頻率和相位擬合，可以 防止由于輸入信號(hào)丟失導(dǎo)致的裝置測(cè)量中斷問(wèn)題；本裝置提供的測(cè)量結(jié)果可以在裝置液晶 或后臺(tái)軟件上顯示，同時(shí)兼容-9 +9V、(T5V、r20mA這3種模擬量輸出，滿足用戶的多種需 要；本裝置可同時(shí)對(duì)2個(gè)機(jī)組進(jìn)行測(cè)量電路設(shè)計(jì)，集成度高、模塊化清晰、成本低、裝置體積

圖1是本發(fā)明功角和內(nèi)電勢(shì)絕對(duì)角測(cè)量算法原理圖；圖2是本發(fā)明裝置工作原理框圖；圖3是本發(fā)明單片機(jī)模塊以及輸出模塊電路的原理圖；圖4是本發(fā)明前端模擬電路原理圖；圖5是本發(fā)明網(wǎng)絡(luò)接口模塊、液晶顯示和按鍵模塊的電路原理圖；圖6是發(fā)電機(jī)功角測(cè)量?jī)x后臺(tái)軟件界面圖；其中1、單片機(jī)模塊，2、-9 +9V電源隔離放大器，3、0 5V電源隔離放大器，4、 壙20mA電源隔離放大器，5、電壓跟隨器電路，6、電壓跟隨器電路，7、光電隔離電路，8、遲滯 型電壓比較器電路，9、網(wǎng)絡(luò)接口模塊，10、液晶顯示器，11、按鍵電路。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說(shuō)明。測(cè)量算法原理如附圖1所示。本例功角測(cè)量采用直接測(cè)量法，初始角θ m為鍵相 信號(hào)與內(nèi)電勢(shì)之間夾角，在發(fā)電機(jī)達(dá)到額定轉(zhuǎn)速并且并網(wǎng)之前，機(jī)端電壓和內(nèi)電勢(shì)重合，所 以此時(shí)可以測(cè)得初始角θω，在發(fā)電機(jī)停機(jī)之前θω不變。在發(fā)電機(jī)并網(wǎng)后，鍵相脈沖與機(jī) 端電壓脈沖之間夾角為S u，則發(fā)電機(jī)功角δ = δ u- θ m0在此基礎(chǔ)上引入標(biāo)準(zhǔn)時(shí)間脈沖信 號(hào)，可以測(cè)量出其與機(jī)端電壓間夾角Φ ，從而得到內(nèi)電勢(shì)絕對(duì)角Oq=。U+S。1、本實(shí)用新型提供的裝置圖2是本實(shí)用新型工作原理框圖。整個(gè)裝置劃分為FPGA處理模塊、單片機(jī)處理模 塊、信號(hào)輸入及前端模擬電路模塊、后臺(tái)軟件、液晶與按鍵模塊、模擬量信號(hào)輸出模塊、電源 模塊。1)FPGA處理模塊FPGA與前端模擬電路相連，接收、處理輸入信號(hào)，并將處理后的信號(hào)送入單片機(jī)。FPGA芯片具體工作包括解碼^IG-B碼型的GPS信號(hào)，提取秒脈沖IPPS ； 對(duì)機(jī)端電壓、鍵相信號(hào)或轉(zhuǎn)速信息及標(biāo)準(zhǔn)時(shí)間進(jìn)行有效性判斷；計(jì)算鍵相脈沖與機(jī)端電壓 脈沖間相位差；計(jì)算鍵相脈沖與標(biāo)準(zhǔn)時(shí)間脈沖間相位差。本裝置中的FPGA芯片選用Altera 公司cyclonell系列的EP2C5T144C8N，該芯片具有低成本、高性能和低功耗的優(yōu)勢(shì)，芯片有 4608個(gè)邏輯單元，89個(gè)可用I/O管腳，數(shù)據(jù)處理速度大于300Mhz。2)單片機(jī)處理模塊單片機(jī)作為裝置的CPU與FPGA芯片、前端模擬電路、液晶、按 鍵、網(wǎng)絡(luò)接口模塊、輸出模塊相連。單片機(jī)的具體工作包括將機(jī)組并網(wǎng)電流信號(hào)AD采樣， 接收機(jī)組并網(wǎng)開(kāi)關(guān)量信號(hào)進(jìn)行機(jī)組并網(wǎng)判斷；接收FPGA測(cè)得的功角、內(nèi)電勢(shì)絕對(duì)角信息； 將功角、內(nèi)電勢(shì)絕對(duì)角等測(cè)量結(jié)果DA裝換后產(chǎn)生模擬信號(hào)輸出；控制液晶顯示和按鍵選 擇；通過(guò)網(wǎng)絡(luò)接口模塊與后臺(tái)軟件通訊，接收用戶的參數(shù)設(shè)置。單片機(jī)選擇通用型51單片 機(jī)C8051F040，如附圖3中模塊1所示，本裝置用到了片上的ADC、DAC、串口、FLASH、定時(shí)器 等功能。3)信號(hào)輸入及前端模擬電路模塊信號(hào)輸入端子選擇德國(guó)的菲尼克斯端子排，有 13針和4針的兩種，分別用于接收兩路鍵相信號(hào)、兩路機(jī)端電壓信號(hào)、兩路機(jī)組并網(wǎng)開(kāi)關(guān)量 信號(hào)、兩路機(jī)組并網(wǎng)電流信號(hào)以及GPS信號(hào)，每路輸入信號(hào)進(jìn)入裝置后都要經(jīng)過(guò)各自的前 端模擬電路進(jìn)行濾波、隔離和整形操作。以鍵相信號(hào)的前端模擬電路為例，如附圖4所示， 芯片5和6為運(yùn)算放大器LM258，其組成電壓跟隨器與前端的電感構(gòu)成兩路濾波電路，可以 分別接收電壓和電流格式的鍵相信號(hào)輸入。芯片7為光耦合器TIL117，作用是將前端的MV 電壓電路與后端3. 3V電壓電路進(jìn)行有效隔離。芯片8為比較器LM393，其構(gòu)成的遲滯型電 壓比較器電路對(duì)信號(hào)進(jìn)行波形整形，產(chǎn)生標(biāo)準(zhǔn)的脈沖信號(hào)送入FPGA中。4)后臺(tái)軟件后臺(tái)軟件是本裝置的調(diào)試工具，安裝于電腦上通過(guò)網(wǎng)口模塊與裝 置交互。通過(guò)該軟件，用戶可監(jiān)視發(fā)電機(jī)功角和內(nèi)電勢(shì)絕對(duì)角、進(jìn)行參數(shù)設(shè)置、監(jiān)視內(nèi)部 參數(shù)及報(bào)文等，界面如附圖6所示。網(wǎng)絡(luò)接口模塊選用的是德國(guó)科聯(lián)浦C0NEXT0P公司的 Neport-RE，該模塊內(nèi)部集成了網(wǎng)絡(luò)協(xié)議以及串口、網(wǎng)絡(luò)轉(zhuǎn)換功能，無(wú)需用戶再單獨(dú)開(kāi)發(fā)，同 時(shí)該模塊體積較小，僅與普通網(wǎng)口相當(dāng)。如附圖5中模塊9所示，網(wǎng)口模塊接收網(wǎng)絡(luò)信息后， 轉(zhuǎn)換成RS-232串口協(xié)議，通過(guò)一對(duì)收發(fā)數(shù)據(jù)線Net_RXD和Net_T)(D與單片機(jī)C8051F040通 訊，從而實(shí)現(xiàn)后臺(tái)軟件與單片機(jī)之間的數(shù)據(jù)交互。5)液晶與按鍵模塊裝置液晶IXD12232如附圖5中模塊10所示，單片機(jī)通過(guò)數(shù)據(jù) 線LCD_SIG、時(shí)鐘LCD_CLK、背光控制線LCD_Light這三根信號(hào)線控制液晶。裝置共有6個(gè) 按鍵，電路原理圖如附圖5中的模塊11所示，6個(gè)按鍵分別有KEY11EY6，這6個(gè)信號(hào)線與 單片機(jī)相連。6)模擬量信號(hào)輸出模塊如附圖3中所示芯片2、3、4為3種不同型號(hào)的隔離放大 器IS0 EM-U4-P3-08、ISO U4-P3-04、ISO U4-P3-01，隔離電壓均為 3000VDC。芯片 2、3、4 接收單片機(jī)的DAC外設(shè)輸出后，分別用于產(chǎn)生-9 +9V、(T5V、r20mA三種模擬量信號(hào)輸出。7)電源模塊采用通用開(kāi)關(guān)電源PD-45A為整個(gè)裝置提供穩(wěn)定的5V和12V直流電 源，利用穩(wěn)壓芯片AS1117-3. 3、LT1764AEQ為數(shù)字電路部分提供3. 3V和1. 2V直流電源，采 用電源隔離模塊B0524LS-1W為前端模擬電路提供24V直流電源。2、本實(shí)用新型提供的裝置工作步驟如下1)處理鍵相信號(hào)。鍵相信號(hào)進(jìn)入裝置后，首先經(jīng)過(guò)前端模擬電路進(jìn)行信號(hào)隔離、波
5形整形，整形后的信號(hào)進(jìn)入FPGA中進(jìn)行有效性判斷，對(duì)判斷有效的鍵相信號(hào)進(jìn)行倍頻或分 頻操作，產(chǎn)生頻率為50Hz的鍵相脈沖。2)處理機(jī)端電壓信號(hào)。機(jī)端電壓信號(hào)進(jìn)入裝置后，首先經(jīng)過(guò)前端模擬電路進(jìn)行信 號(hào)隔離、波形整形，整形后進(jìn)入FPGA中進(jìn)行有效性判斷，判斷有效的機(jī)端電壓脈沖即可用 于相位比較。3)校準(zhǔn)初始角。本裝置支持四種初始角校準(zhǔn)方式后臺(tái)軟件校準(zhǔn)、用戶手動(dòng)校準(zhǔn)、 機(jī)組并網(wǎng)開(kāi)關(guān)量校準(zhǔn)和機(jī)組并網(wǎng)電流信號(hào)校準(zhǔn)。其中，前兩種校準(zhǔn)方式是用戶手動(dòng)完成的， 后兩種校準(zhǔn)方式是裝置自動(dòng)完成的。4)提取標(biāo)準(zhǔn)時(shí)間脈沖。本裝置接收差分輸入的^IG-B碼標(biāo)準(zhǔn)時(shí)間信息，經(jīng)過(guò)信號(hào) 隔離后進(jìn)入FPGA芯片，在FPGA中提取GPS秒脈沖信號(hào)，50倍頻后得到50Hz的標(biāo)準(zhǔn)時(shí)間脈 沖。5)計(jì)算功角和內(nèi)電勢(shì)絕對(duì)角。在FPGA中計(jì)算鍵相脈沖與機(jī)端電壓脈沖之間相位 差得到夾角Su，計(jì)算標(biāo)準(zhǔn)時(shí)間脈沖信號(hào)與機(jī)端電壓脈沖之間相位差得到夾角Φ ，在初始 角θ m校準(zhǔn)完畢的情況下即可計(jì)算出發(fā)電機(jī)的功角和內(nèi)電勢(shì)絕對(duì)角，并將計(jì)算結(jié)果送入單 片機(jī)中用于顯示和輸出。6)輸出測(cè)量結(jié)果。將發(fā)電機(jī)功角、內(nèi)電勢(shì)絕對(duì)角等測(cè)量結(jié)果顯示在裝置液晶屏和 后臺(tái)軟件的同時(shí)，可以通過(guò)單片機(jī)的DAC功能產(chǎn)生3種類型模擬量信號(hào)輸出(T5V、-iT+9V、 4 20mA，滿足用戶的不同需要。7)曲線擬合技術(shù)。在FPGA中利用鎖相環(huán)Wiase-Locked Loop模塊對(duì)輸入的機(jī)端 電壓脈沖和鍵相脈沖信號(hào)進(jìn)行頻率和相位的持續(xù)跟蹤，直至產(chǎn)生的輸出信號(hào)與輸入信號(hào)同 頻、同相，即曲線擬合技術(shù)。其作用在于，當(dāng)輸入裝置的機(jī)端電壓和鍵相信號(hào)短暫消失時(shí)，鎖 相環(huán)的輸出仍能完整的代表輸入信號(hào)。本裝置利用發(fā)電機(jī)轉(zhuǎn)子的空間位置信息和標(biāo)準(zhǔn)時(shí)鐘信號(hào)，直接測(cè)量出發(fā)電機(jī)轉(zhuǎn)子 位置和內(nèi)電勢(shì)相角，進(jìn)而計(jì)算出功角及內(nèi)電勢(shì)絕對(duì)角。裝置可獨(dú)立使用，也可作為PMU子站 的配套設(shè)備使用，監(jiān)測(cè)發(fā)電機(jī)運(yùn)行狀態(tài)、測(cè)量發(fā)電機(jī)功角。3、對(duì)鍵相信號(hào)的分頻和倍頻處理本實(shí)用新型中對(duì)鍵相信號(hào)的頻率沒(méi)有嚴(yán)格的要求。鍵相信號(hào)經(jīng)過(guò)前端模擬電路濾 波、隔離和整形操作后形成方波鍵相脈沖信號(hào)，在FPGA中利用高穩(wěn)定度的50MHz時(shí)鐘對(duì)鍵 相脈沖計(jì)數(shù)，計(jì)算出鍵相脈沖的頻率并通過(guò)單片機(jī)顯示在后臺(tái)軟件上。如附圖6中所示，相 反，用戶根據(jù)鍵相脈沖的頻率在后臺(tái)軟件中設(shè)置分頻和倍頻系數(shù)，并通過(guò)網(wǎng)線和網(wǎng)口模塊 將系數(shù)送入裝置單片機(jī)中，單片機(jī)通過(guò)與FPGA中之間通訊的地址線和數(shù)據(jù)線將系數(shù)寫入 FPGA。我們FPGA中利用VHDL硬件描述語(yǔ)言分別設(shè)計(jì)了一個(gè)分頻程序和一個(gè)倍頻程序，利 用這兩個(gè)程序模塊并根據(jù)用戶設(shè)置的分頻、倍頻系數(shù)對(duì)鍵相脈沖進(jìn)行分頻、倍頻處理，這樣 就可以產(chǎn)生功角測(cè)量所需要的50Hz標(biāo)準(zhǔn)鍵相脈沖。最后應(yīng)該說(shuō)明的是結(jié)合上述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，但以上實(shí)施例僅 用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其限制。所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解到本領(lǐng)域 技術(shù)人員閱讀本發(fā)明實(shí)施例和說(shuō)明書(shū)后可以對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行修改或者等同 替換，但這些修改或變更均在申請(qǐng)待批的權(quán)利權(quán)利要求保護(hù)范圍之中。
權(quán)利要求1.一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述裝置包括FPGA處理模塊、單片機(jī)處理 模塊、信號(hào)輸入及前端模擬電路模塊、后臺(tái)軟件、液晶顯示與按鍵模塊、模擬量信號(hào)輸出模 塊和電源模塊；所述FPGA處理模塊與前端模擬電路相連，所述FPGA處理模塊包括FPGA芯片；所述單片機(jī)模塊分別與FPGA芯片、前端模擬電路、液晶、按鍵、網(wǎng)絡(luò)接口模塊、輸出模 塊相連，所述單片機(jī)模塊選擇通用型51單片機(jī)；所述裝置的中央處理模塊包括所述FPGA芯片和通用型51單片機(jī)。
2.如權(quán)利要求1所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述FPGA芯片包括 4608個(gè)邏輯單元，89個(gè)可用I/O管腳。
3.如權(quán)利要求1所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述前端模擬電路包 括運(yùn)算放大器、光耦合器和比較器。
4.如權(quán)利要求3所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述運(yùn)算放大器組成 電壓跟隨器與前端的電感構(gòu)成兩路濾波電路；所述比較器組成遲滯型電壓比較器電路。
5.如權(quán)利要求1所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述模擬量信號(hào)輸出 模塊包括隔離放大器。
6.如權(quán)利要求1所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述信號(hào)輸入模塊與 前端模擬電路模塊相連，信號(hào)輸入模塊的端子選擇13針和4針。
7.如權(quán)利要求1所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述液晶顯示模塊 包括數(shù)據(jù)線、時(shí)鐘信號(hào)和背光控制信號(hào)線；所述按鍵模塊包括按鍵KEYl KEY6，所述按鍵 KEYl KEY6與單片機(jī)相連。
8.如權(quán)利要求1所述的一種發(fā)電機(jī)功角測(cè)量裝置，其特征在于所述電源模塊采用通 用開(kāi)關(guān)電源為整個(gè)裝置提供穩(wěn)定的5V和12V直流電源。
專利摘要本實(shí)用新型涉及一種電力系統(tǒng)領(lǐng)域的測(cè)量裝置，具體講涉及一種發(fā)電機(jī)功角測(cè)量裝置，此裝置包括FPGA處理模塊、單片機(jī)處理模塊、信號(hào)輸入及前端模擬電路模塊、后臺(tái)軟件、液晶顯示與按鍵模塊、模擬量信號(hào)輸出模塊和電源模塊；FPGA處理模塊與前端模擬電路相連，所述FPGA處理模塊包括FPGA芯片；單片機(jī)模塊分別與FPGA芯片、前端模擬電路、液晶、按鍵、網(wǎng)絡(luò)接口模塊、輸出模塊相連，所述單片機(jī)模塊選擇通用型51單片機(jī)；此裝置的中央處理模塊包括所述FPGA芯片和通用型51單片機(jī)。本實(shí)用新型與傳統(tǒng)的發(fā)電機(jī)功角測(cè)量裝置相比具有適應(yīng)性強(qiáng)、測(cè)量精度高、響應(yīng)速度快、成本低、體積小等優(yōu)點(diǎn)。
文檔編號(hào)G01R25/00GK201892733SQ20102056887
公開(kāi)日2011年7月6日 申請(qǐng)日期2010年10月12日 優(yōu)先權(quán)日2010年10月12日
發(fā)明者呂大偉, 王俊永, 許勇 申請(qǐng)人:中國(guó)電力科學(xué)研究院, 中電普瑞科技有限公司