專利名稱：一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路測試裝置領(lǐng)域，特別涉及衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的測試 方法。
背景技術(shù)：
目前對于衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的驗證和測試，主要采用如下方法1、寄存器傳輸級(Register Transfer Level)驗證用算法鏈路產(chǎn)生的測試激勵 (數(shù)字中頻信號)，送入待測基帶芯片，觀測基帶芯片輸出，分析輸出結(jié)果的正確性。該方 法的優(yōu)點是1)能夠在cycle級別上判定基帶芯片是否在正確的時間點上輸出結(jié)果；2)能 夠在比特級別上判定基帶芯片輸出結(jié)果的正確性；3)方便測試故障的復(fù)現(xiàn)。該方法的缺點 是1)算法鏈路產(chǎn)生的測試激勵無法完全模擬實際衛(wèi)星信號經(jīng)RF子系統(tǒng)的情況；2)寄存 器傳輸級驗證的速度較慢，如果進(jìn)行軟硬件協(xié)同仿真則速度更慢。
2、采用衛(wèi)星信號模擬器進(jìn)行驗證和測試用專用的衛(wèi)星信號模擬器，模擬產(chǎn)生衛(wèi) 星發(fā)出的射頻信號，經(jīng)射頻子系統(tǒng)后變成數(shù)字中頻信號，送入待測基帶芯片，觀測基帶芯片 輸出，分析輸出結(jié)果的正確性。該方法的優(yōu)點是1)能夠模擬較多的工作場景，可進(jìn)行大部 分的性能指標(biāo)測試；2)待測芯片以實際速率工作，驗證速度比寄存器傳輸級驗證快；3)同 時也對射頻子系統(tǒng)進(jìn)行了驗證；4)方便測試故障的復(fù)現(xiàn)。該方法的缺點是1)專用的衛(wèi)星 信號模擬器價格高昂，國產(chǎn)設(shè)備在幾十萬元數(shù)量級，進(jìn)口設(shè)備在百萬元數(shù)量級，如果要搭建 多套測試平臺，則需要多套衛(wèi)星信號模擬器，所需費(fèi)用一般企業(yè)可能無法承受；2)專用的 衛(wèi)星信號模擬器仍然無法完全替代實際衛(wèi)星信號；3)無法判定基帶芯片是否在正確的時 間點上輸出結(jié)果；4)無法在比特級別上判定基帶芯片輸出結(jié)果的正確性。3、接收天上的實際衛(wèi)星信號，進(jìn)行驗證和測試采用天線接收天上實際的衛(wèi)星信 號，經(jīng)射頻子系統(tǒng)后變成數(shù)字中頻信號，送入待測基帶芯片，觀測基帶芯片輸出，分析輸出 結(jié)果的正確性。該方法的優(yōu)點是1)能夠驗證待測芯片在實際工作場景的表現(xiàn)；2)待測 芯片以實際速率工作，驗證速度比寄存器傳輸級驗證快；3)同時也對射頻子系統(tǒng)進(jìn)行了驗 證；4)可同時搭建多套測試平臺。該方法的缺點是1)很多性能指標(biāo)無法測試；2)對于某 些測試故障的復(fù)現(xiàn)比較困難；3)無法判定基帶芯片是否在正確的時間點上輸出結(jié)果；4)無 法在比特級別上判定基帶芯片輸出結(jié)果的正確性。附圖1給出了上述方法2和方法3的衛(wèi)星導(dǎo)航接收機(jī)基帶芯片測試方法的示意圖 (注上述方法1的寄存器傳輸級驗證平臺都是在工作站軟環(huán)境上實現(xiàn)，雖不在附圖1中體 現(xiàn)，但工作原理類似)?？梢钥闯?，現(xiàn)有的導(dǎo)航衛(wèi)星信號測試方法，都是將經(jīng)過下變頻以后的 數(shù)字中頻信號，直接輸出給被測基帶芯片，進(jìn)而通通基帶芯片的輸出來判定其正確性。針對目前衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的驗證測試所存在的問題，本發(fā)明提出了一 種用于衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的測試方法。

發(fā)明內(nèi)容
本發(fā)明提供一種新的用于衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的測試方法，從而解決現(xiàn)有 方法成本過高、故障復(fù)現(xiàn)和回歸測試?yán)щy、測試的時間分辨率和結(jié)果分辨率不夠高的問題。為解決上述技術(shù)問題，本發(fā)明提出的一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的 方法，依次包括如下步驟1)接收導(dǎo)航衛(wèi)星射頻信號并轉(zhuǎn)換為數(shù)字中頻信號；
2)將1)步得到的數(shù)字中頻信號采集并轉(zhuǎn)換成二進(jìn)制文件；3)將2)步中得到的二進(jìn)制文件進(jìn)行存儲；4)將3)步存儲的二進(jìn)制文件回放成數(shù)字中頻信號并輸送給被測的基帶芯片；5)對被測基帶芯片的輸出進(jìn)行結(jié)果正確性判定。所述4)步中，同時回放數(shù)字中頻信號和定時參考信號。所述2)步和4)步通過一套包括FPGA，SRAM和USB接口芯片在內(nèi)的數(shù)據(jù)采集回放 板實現(xiàn)，所述3)步和5)步通過運(yùn)行在PC機(jī)上面的軟件實現(xiàn)，該P(yáng)C機(jī)還包括數(shù)據(jù)采集存儲 控制程序和數(shù)據(jù)回放控制程序，對數(shù)據(jù)采集回放板的數(shù)據(jù)采集存儲與回放進(jìn)行控制，數(shù)據(jù) 采集回放板與PC機(jī)之間通過USB接口通信，被測基帶芯片通過通用異步收發(fā)(URAT)接口 輸出結(jié)果給該P(yáng)C機(jī)。所述2)步和3)步一共依次包括如下步驟第一步將所述SRAM位寬設(shè)定為M，所述FPGA與USB接口的位寬也為M，M是8的 整數(shù)倍數(shù)，采樣數(shù)據(jù)位寬為N，M和N之間是整數(shù)倍關(guān)系，在數(shù)據(jù)采集存儲控制程序的控制 下，F(xiàn)PGA利用隨路的采樣時鐘對數(shù)字中頻信號進(jìn)行采樣，把M/N個數(shù)據(jù)拼成一個，同時，把 數(shù)據(jù)調(diào)整成FPGA與USB接口要求的格式；第二步經(jīng)FPGA內(nèi)部FIFO緩沖后，由FPGA內(nèi)部的SRAM控制器將采集到的數(shù)據(jù)寫 入 SRAM ；第三步SRAM控制器檢測USB接口芯片是否處于空閑，若忙，則讀數(shù)地址不更新， 若閑，則把相應(yīng)地址的數(shù)據(jù)從SRAM讀出并傳給USB接口芯片，同時更新讀數(shù)地址；第四步通過USB接口將采集到的數(shù)據(jù)傳輸給PC機(jī)；第五步PC機(jī)在數(shù)據(jù)采集存儲控制程序的控制下，調(diào)整數(shù)據(jù)格式，把位寬為M的數(shù) 據(jù)，分成M/8個數(shù)據(jù)，并將其存入PC機(jī)硬盤。所述4)步依次包括如下步驟第一步將所述SRAM位寬設(shè)定為M，所述FPGA與USB接口的位寬也為M，M是8的 整數(shù)倍數(shù)，采樣數(shù)據(jù)位寬為N，M和N之間是整數(shù)倍關(guān)系，數(shù)據(jù)回放控制程序讀取存放在PC 機(jī)硬盤上的文件，把M/8個位寬為8比特的數(shù)據(jù)，拼成一個M比特數(shù)據(jù)；第二步將該數(shù)據(jù)通過USB接口發(fā)送；第三步FPGA內(nèi)的SRAM控制器檢測SRAM空間是否滿，如果不滿，則把USB接口芯 片傳來的數(shù)據(jù)寫入SRAM，并更新寫地址；若滿，則把滿狀態(tài)通知USB接口芯片，暫時不要送 新數(shù)據(jù)且保持寫地址不變；同時該SRAM控制器把SRAM數(shù)據(jù)讀出，經(jīng)內(nèi)部FIFO緩沖后，再把 一個M比特的數(shù)據(jù)拆分成M/N個N位寬，形成符合格式要求的數(shù)字中頻數(shù)據(jù)。與現(xiàn)有技術(shù)相比，本發(fā)明增加了數(shù)字中頻信號采集步驟、數(shù)據(jù)存儲步驟和數(shù)據(jù)回 放步驟。
增加數(shù)字中頻信號采集步驟帶來的有益技術(shù)效果是1)所采集的數(shù)字中頻數(shù)據(jù) 可以是實際的衛(wèi)星數(shù)據(jù)，也可以是專用的衛(wèi)星信號模擬器的數(shù)據(jù)，根據(jù)實際需要，該數(shù)據(jù)可 用于各種場景測試或性能指標(biāo)測試；2)所采集的數(shù)字中頻數(shù)據(jù)已經(jīng)包含了實際射頻子系 統(tǒng)的效應(yīng)；3)所采集的數(shù)字中頻數(shù)據(jù)還可以作為算法鏈路仿真的輸入，一方面可以評估現(xiàn) 有射頻子系統(tǒng)的性能優(yōu)劣，另一方面還可以作為優(yōu)化接收機(jī)基帶算法的測試激勵。增加數(shù)據(jù)回放步驟帶來的有益技術(shù)效果是1)在搭建多套測試平臺時，無需多套 衛(wèi)星信號模擬器，所需費(fèi)用大大降低；2)所回放的數(shù)據(jù)都是純數(shù)字格式，方便在比特級別 上判定基帶芯片輸出結(jié)果的正確性；3)回放數(shù)據(jù)的同時還輸出參考定時信號，便于判定基 帶芯片是否在正確的時間點上輸出結(jié)果；4)所回放的數(shù)據(jù)都是純數(shù)字格式，能夠直接進(jìn)行 故障的復(fù)現(xiàn)和回歸測試；5)所回放的數(shù)據(jù)按實際應(yīng)用的數(shù)字中頻速率輸出，因此驗證速度 比寄存器傳輸級驗證要快。增加數(shù)據(jù)存儲步驟帶來的有益技術(shù)效果是所采集的數(shù)字中頻數(shù)據(jù)是以計算機(jī)文 件方式保存在PC機(jī)的硬盤上，非常便于重復(fù)使用?？傊摲椒ù蟠蠼档土舜罱ǘ嗵诇y試平臺所需的費(fèi)用，便于在更精細(xì)的時間分 辨率和更精細(xì)的結(jié)果分辨率上判定待測基帶芯片輸出的正確性，便于故障的復(fù)現(xiàn)和回歸測 試，有利于提高研發(fā)效率，加快研發(fā)進(jìn)度，一方面 節(jié)省研發(fā)成本，另一方面縮短了產(chǎn)品面向 市場推廣的時間。


圖1為現(xiàn)有的衛(wèi)星導(dǎo)航接收機(jī)基帶芯片測試方法2和3的流程圖；圖2為本發(fā)明提出的衛(wèi)星導(dǎo)航接收機(jī)基帶芯片測試方法流程圖；圖3為本發(fā)明具體實施例的流程圖；圖4為本發(fā)明的具體實施例中的數(shù)據(jù)采集存儲過程的流程圖；圖5為本發(fā)明的具體實施例中的數(shù)據(jù)回放過程的流程圖。
具體實施例方式下面結(jié)合附圖，具體說明本發(fā)明的具體實施例。附圖3給出了本發(fā)明的具體實施例。在本實施例中，數(shù)字中頻信號的采集和回放， 是通過一套包括FPGA，SRAM和USB接口芯片在內(nèi)的數(shù)據(jù)采集回放板實現(xiàn)的，該電路板與一 臺PC機(jī)之間通過USB接口連接。該P(yáng)C機(jī)上運(yùn)行有數(shù)據(jù)采集、存儲、回放的控制程序以及結(jié) 果正確性判定程序。采集得到的二進(jìn)制文件也存放在該P(yáng)C機(jī)上面。本具體實施例依次包括如下步驟1)根據(jù)用戶的輸入或者預(yù)先設(shè)定，決定是利用已有數(shù)據(jù)進(jìn)行測試還是采集新的射 頻信號進(jìn)行測試，如果是利用已有數(shù)據(jù)進(jìn)行測試，則轉(zhuǎn)到5)步，如果是采集新的數(shù)據(jù)進(jìn)行 測試，則轉(zhuǎn)到2)步；2)將接收到的導(dǎo)航衛(wèi)星射頻信號通過下變頻、AGC、ADC轉(zhuǎn)換成數(shù)字中頻信號；3)在數(shù)字中頻信號采集存儲控制程序的控制下，對數(shù)字中頻信號進(jìn)行采集并轉(zhuǎn)換 成二進(jìn)制文件存放到PC機(jī)硬盤上；4)數(shù)字中頻信號采集控制程序根據(jù)用戶的輸入或者預(yù)先設(shè)定，決定終止數(shù)據(jù)采集過程或者進(jìn)行下一次數(shù)據(jù)采集，如果決定進(jìn)行下一次數(shù)據(jù)采集，則跳轉(zhuǎn)到2)步，如果決定 終止數(shù)據(jù)采集，則根據(jù)用戶的輸入或者預(yù)先設(shè)定，決定是否開始回放數(shù)據(jù)，如果不需要回放 數(shù)據(jù)，則本次采集過程結(jié)束，如果需要回放數(shù)據(jù)，則進(jìn)入5)步；5)在數(shù)字中頻信號回放控制程序的控制下，將保存在PC機(jī)硬盤上的二進(jìn)制數(shù)據(jù)回放成數(shù)字中頻信號并傳輸給被測基帶芯片；6)被測基帶芯片對輸入的數(shù)字中頻信號進(jìn)行處理，并將輸出結(jié)果通過通用異步收 發(fā)(URAT)接口反饋給PC機(jī)上的結(jié)果正確性判斷程序；7)結(jié)果正確性判斷程序根據(jù)預(yù)先設(shè)定的判決方法給出判決結(jié)果；8)數(shù)據(jù)回放控制程序根據(jù)用戶的輸入或者預(yù)先設(shè)定，決定終止數(shù)據(jù)回放過程或者 進(jìn)行下一次數(shù)據(jù)回放，如果決定進(jìn)行下一次數(shù)據(jù)回放，則跳轉(zhuǎn)到5)步，如果決定終止數(shù)據(jù) 回放，則本次數(shù)據(jù)回放結(jié)束。其中的3)步依次包括如下具體步驟第一步將SRAM位寬設(shè)定為M，F(xiàn)PGA與USB接口的位寬也為M，M是8的整數(shù)倍數(shù)， 采樣數(shù)據(jù)位寬為N，M和N之間是整數(shù)倍關(guān)系，在數(shù)據(jù)采集存儲控制程序的控制下，F(xiàn)PGA利 用隨路的采樣時鐘對數(shù)字中頻信號進(jìn)行采樣，把M/N個數(shù)據(jù)拼成一個，同時，把數(shù)據(jù)調(diào)整成 FPGA與USB接口要求的格式；第二步經(jīng)FPGA內(nèi)部FIFO緩沖后，由FPGA內(nèi)部的SRAM控制器將采集到的數(shù)據(jù)寫 入 SRAM ；第三步SRAM控制器檢測USB接口芯片是否處于空閑，若忙，則讀數(shù)地址不更新， 若閑，則把相應(yīng)地址的數(shù)據(jù)從SRAM讀出并傳給USB接口芯片，同時更新讀數(shù)地址；第四步通過USB接口將采集到的數(shù)據(jù)傳輸給PC機(jī)；第五步PC機(jī)在數(shù)據(jù)采集存儲控制程序的控制下，調(diào)整數(shù)據(jù)格式，把位寬為M的數(shù) 據(jù)，分成M/8個數(shù)據(jù)，并將其存入PC機(jī)硬盤。其中的5)步依次包括如下步驟第一步數(shù)據(jù)回放控制程序讀取存放在PC機(jī)硬盤上的文件，把M/8個位寬為8比 特的數(shù)據(jù)，拼成一個M比特數(shù)據(jù)；第二步將該數(shù)據(jù)通過USB接口發(fā)送；第三步FPGA內(nèi)的SRAM控制器檢測SRAM空間是否滿，如果不滿，則把USB接口芯 片傳來的數(shù)據(jù)寫入SRAM，并更新寫地址；若滿，則把滿狀態(tài)通知USB接口芯片，暫時不要送 新數(shù)據(jù)且保持寫地址不變；同時該SRAM控制器會把SRAM數(shù)據(jù)讀出，經(jīng)內(nèi)部FIFO緩沖后，再 把一個M比特的數(shù)據(jù)拆分成M/N個N位寬，形成符合格式要求的數(shù)字中頻數(shù)據(jù)。在上述3)步和5)的具體步驟中，SRAM控制器寫入數(shù)據(jù)和讀出數(shù)據(jù)是分時復(fù)用的。
權(quán)利要求
一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的方法，其特征在于依次包括如下步驟1)接收導(dǎo)航衛(wèi)星射頻信號并轉(zhuǎn)換為數(shù)字中頻信號；2)將1)步得到的數(shù)字中頻信號采集并轉(zhuǎn)換成二進(jìn)制文件；3)將2)步中得到的二進(jìn)制文件進(jìn)行存儲；4)將3)步存儲的二進(jìn)制文件回放成數(shù)字中頻信號并輸送給被測的基帶芯片；5)對被測基帶芯片的輸出進(jìn)行結(jié)果正確性判定。
2.根據(jù)權(quán)利要求1所述的一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的方法，其特征在 于所述4)步中，同時回放數(shù)字中頻信號和定時參考信號。
3.根據(jù)權(quán)利要求1所述的一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的方法，其特征在 于所述2)步和4)步通過一套包括FPGA，SRAM和USB接口芯片在內(nèi)的數(shù)據(jù)采集回放板實 現(xiàn)，所述3)步和5)步通過運(yùn)行在PC機(jī)上面的軟件實現(xiàn)，該P(yáng)C機(jī)還包括數(shù)據(jù)采集存儲控制 程序和數(shù)據(jù)回放控制程序，數(shù)據(jù)采集回放板與PC機(jī)之間通過USB接口通信，被測基帶芯片 通過通用異步收發(fā)(URAT)接口輸出結(jié)果給該P(yáng)C機(jī)。
4.根據(jù)權(quán)利要求3所述的一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的方法，其特征在 于所述2)步和3)步一共依次包括如下步驟第一步將所述SRAM位寬設(shè)定為M，所述FPGA與USB接口的位寬也為M，M是8的整 數(shù)倍數(shù)，采樣數(shù)據(jù)位寬為N，M和N之間是整數(shù)倍關(guān)系，在數(shù)據(jù)采集存儲控制程序的控制下， FPGA利用隨路的采樣時鐘對數(shù)字中頻信號進(jìn)行采樣，把M/N個數(shù)據(jù)拼成一個，同時把數(shù)據(jù) 調(diào)整成FPGA與USB接口要求的格式；第二步經(jīng)FPGA內(nèi)部FIFO緩沖后，由FPGA內(nèi)部的SRAM控制器將采集到的數(shù)據(jù)寫入 SRAM ；第三步SRAM控制器檢測USB接口芯片是否處于空閑，若忙，則讀數(shù)地址不更新，若閑， 則把相應(yīng)地址的數(shù)據(jù)從SRAM讀出并傳給USB接口芯片，同時更新讀數(shù)地址；第四步通過USB接口將采集到的數(shù)據(jù)傳輸給PC機(jī)；第五步PC機(jī)在數(shù)據(jù)采集存儲控制程序的控制下，調(diào)整數(shù)據(jù)格式，把位寬為M的數(shù)據(jù)， 分成M/8個數(shù)據(jù)，并將其存入PC機(jī)硬盤。
5.根據(jù)權(quán)利要求3所述的一種用于測試衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的方法，其特征在 于所述4)步依次包括如下步驟第一步將所述SRAM位寬設(shè)定為M，所述FPGA與USB接口的位寬也為M，M是8的整數(shù) 倍數(shù)，采樣數(shù)據(jù)位寬為N，M和N之間是整數(shù)倍關(guān)系，數(shù)據(jù)回放控制程序讀取存放在PC機(jī)硬 盤上的文件，把M/8個位寬為8比特的數(shù)據(jù)，拼成一個M比特數(shù)據(jù)；第二步將該數(shù)據(jù)通過USB接口發(fā)送；第三步FPGA內(nèi)的SRAM控制器檢測SRAM空間是否滿，如果不滿，則把USB接口芯片傳 來的數(shù)據(jù)寫入SRAM，并更新寫地址；若滿，則把滿狀態(tài)通知USB接口芯片，暫時不要送新數(shù) 據(jù)且保持寫地址不變；同時該SRAM控制器把SRAM數(shù)據(jù)讀出，經(jīng)內(nèi)部FIFO緩沖后，再把一個 M比特的數(shù)據(jù)拆分成M/N個N位寬，形成符合格式要求的數(shù)字中頻數(shù)據(jù)。
全文摘要
本發(fā)明涉及衛(wèi)星導(dǎo)航接收機(jī)的基帶芯片的測試方法。該方法依次包括如下步驟接收導(dǎo)航衛(wèi)星射頻信號并轉(zhuǎn)換為數(shù)字中頻信號；將得到的數(shù)字中頻信號采集并轉(zhuǎn)換成二進(jìn)制文件；將得到的二進(jìn)制文件進(jìn)行存儲；將存儲的二進(jìn)制文件回放成數(shù)字中頻信號并輸送給被測的基帶芯片；對被測基帶芯片的輸出進(jìn)行結(jié)果正確性判定。該方法降低了搭建多套測試平臺所需的費(fèi)用，便于在更精細(xì)的分辨率上判定待測基帶芯片輸出的正確性。
文檔編號G01S19/40GK101813783SQ20101012923
公開日2010年8月25日 申請日期2010年3月22日 優(yōu)先權(quán)日2010年3月22日
發(fā)明者吳釗鋒, 許祥濱, 陳浩 申請人:東莞市泰斗微電子科技有限公司