專利名稱：驅(qū)動(dòng)電路以及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種能夠自行檢測(cè)故障并進(jìn)行自行修復(fù)的，用于驅(qū)動(dòng)顯示裝置的驅(qū)動(dòng) 電路以及具備該驅(qū)動(dòng)電路的顯示裝置。
背景技術(shù)：
近年來(lái)，隨著液晶面板等的大型化以及高精細(xì)化，在液晶驅(qū)動(dòng)用半導(dǎo)體集成電路 中，液晶驅(qū)動(dòng)用輸出端子的端子數(shù)逐漸增加，以及從輸出端子輸出的多級(jí)電壓也趨向多灰 階化。例如，在現(xiàn)階段主流的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路中，有一種具備能夠輸出256灰 階的電壓的約500個(gè)輸出端子的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路。并且，目前正在進(jìn)行對(duì)具備 1000個(gè)以上輸出端子的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的開發(fā)。而且，隨著液晶面板的多色化， 也在進(jìn)行對(duì)能夠輸出1024灰階的輸出電壓的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的開發(fā)。以下，參照?qǐng)D53，說(shuō)明現(xiàn)有的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的結(jié)構(gòu)。圖53是表示現(xiàn) 有的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的結(jié)構(gòu)的方塊圖。圖53所示的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101，能夠從η個(gè)液晶驅(qū)動(dòng)用信號(hào)輸出端 子分別輸出m灰階的輸出電壓。首先，說(shuō)明一下液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101的結(jié)構(gòu)。液 晶驅(qū)動(dòng)用半導(dǎo)體集成電路101，在其外部具備時(shí)鐘輸入端子102、具有多個(gè)信號(hào)輸入端子的 灰階數(shù)據(jù)輸入端子103、負(fù)載(LOAD)信號(hào)輸入端子104以及作為基準(zhǔn)電源端子的VO端子 105、Vl端子106、V2端子107、V3端子108、V4端子109。并且，液晶驅(qū)動(dòng)用半導(dǎo)體集成電 路101，具備η個(gè)液晶驅(qū)動(dòng)用信號(hào)輸出端子111-1 111-η(以下，將液晶驅(qū)動(dòng)用信號(hào)輸出 端子稱為信號(hào)輸出端子。并且，統(tǒng)稱液晶驅(qū)動(dòng)用信號(hào)輸出端子111-1 Ill-η時(shí)稱為信號(hào) 輸出端子111)。而且，液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101，具備基準(zhǔn)電源補(bǔ)正電路121、指示 用移位寄存器123、鎖存電路124、保持電路125、D/A轉(zhuǎn)換器(Digital Analog Converter ； 數(shù)模轉(zhuǎn)換器，以下稱為DAC)電路126以及輸出緩沖器127。其中，指示用移位寄存器電路 123由η級(jí)移位寄存器電路123-1 123_η構(gòu)成；鎖存電路124由η個(gè)鎖存電路124-1 124-η構(gòu)成；保持電路125由η個(gè)保持電路125-1 125_η構(gòu)成；DAC電路126由η個(gè)DAC 電路126-1 126-η構(gòu)成；輸出緩沖器127由η個(gè)輸出緩沖器127-1 127_η構(gòu)成，各輸出 緩沖器127由運(yùn)算放大器構(gòu)成。其次，說(shuō)明液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101的動(dòng)作。指示用移位寄存器電路123， 基于從時(shí)鐘輸入端子102輸入的時(shí)鐘輸入信號(hào)，依次選擇第1個(gè)鎖存電路124-1到第η個(gè)鎖 存電路124-η。被指示用移位寄存器電路123選擇的鎖存電路124，存儲(chǔ)來(lái)自灰階數(shù)據(jù)輸入 端子103的灰階數(shù)據(jù)。在此，灰階數(shù)據(jù)是指，對(duì)應(yīng)于每個(gè)鎖存電路124的，換句話說(shuō)，對(duì)應(yīng)于 每個(gè)信號(hào)輸出端子111的，與上述時(shí)鐘輸入信號(hào)同步的數(shù)據(jù)。而且，各個(gè)鎖存電路124-1 124-η，將對(duì)應(yīng)于每個(gè)信號(hào)輸出端子111的，分別為不同的值的灰階數(shù)據(jù)輸出給與其相連的 保持電路。各個(gè)保持電路125，基于數(shù)據(jù)負(fù)載信號(hào)，將所輸入的灰階數(shù)據(jù)作為數(shù)字?jǐn)?shù)據(jù)輸出 給 DAC 電路 126-1 126-η。在此，DAC電路126-1 126_η，根據(jù)來(lái)自保持電路125的灰階數(shù)據(jù)，從m種灰階電壓中選擇1個(gè)電壓值，并將其輸出到輸出緩沖器127-1 127-n中。并且，DAC電路126，根 據(jù)輸入自基準(zhǔn)電源端子VO端子105 V4端子109的電壓，能夠輸出m種灰階電壓。其次， 輸出緩沖器127，對(duì)來(lái)自DAC電路126的灰階電壓進(jìn)行緩沖，并作為液晶驅(qū)動(dòng)用信號(hào)輸出到 信號(hào)輸出端子111-1 Ill-η中。而且，移位寄存器123、鎖存電路124、保持電路125的具體結(jié)構(gòu)的例子如圖54所示。圖54表示了具備液晶驅(qū)動(dòng)用信號(hào)輸出端子OUTl至0UT18的18個(gè)輸出的液晶驅(qū) 動(dòng)用半導(dǎo)體集成電路101的結(jié)構(gòu)。液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101所具備的指示用移位寄 存器DF_1 DF_18 (以下，統(tǒng)稱時(shí)稱為指示用移位寄存器DF)，對(duì)應(yīng)于圖28所示的指示用 移位寄存器電路123 ；鎖存電路DLA_1 DLA_18(以下，統(tǒng)稱時(shí)稱為鎖存電路DLA)，對(duì)應(yīng)于 圖53所示的鎖存電路124 ；保持電路DLB_1 DLB_18 (以下，統(tǒng)稱時(shí)稱為保持電路DLB)，對(duì) 應(yīng)于圖53所示的保持電路125 ；輸出電路11_1 11_18，對(duì)應(yīng)于圖53所示的DAC電路126 以及輸出緩沖器127 ；從啟動(dòng)脈沖信號(hào)線(SP信號(hào)線)所輸入的表示指示用移位寄存器的 啟動(dòng)定時(shí)的動(dòng)作開始信號(hào)(SP信號(hào))，以及從時(shí)鐘信號(hào)線(CLK信號(hào)線)所輸入的動(dòng)作時(shí)鐘 信號(hào)，對(duì)應(yīng)于圖53所示的移位時(shí)鐘用輸入信號(hào)；從DATA信號(hào)線所輸入的灰階數(shù)據(jù)對(duì)應(yīng)于圖 53所示的灰階數(shù)據(jù)；從LS信號(hào)線所輸入的數(shù)據(jù)負(fù)載信號(hào)，對(duì)應(yīng)于圖53所示的數(shù)據(jù)負(fù)載信 號(hào)。如圖54所示，各個(gè)指示用移位寄存器DF由D-觸發(fā)器所構(gòu)成，各個(gè)鎖存電路DLA 以及各個(gè)保持電路DLB由D-鎖存器構(gòu)成。并且，液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101所具備的 指示用移位寄存器DF、鎖存電路DLA以及保持電路DLB的各自的個(gè)數(shù)與液晶驅(qū)動(dòng)用信號(hào)輸 出端子OUT的個(gè)數(shù)相同。圖55是表示指示用移位寄存器電路123的動(dòng)作的時(shí)序圖。在移位寄存器電路123 中，首先，表示集成電路101的動(dòng)作開始的“H”的SP信號(hào)被輸入到DF_1的輸入部D中。 DF_1，在CLK信號(hào)的上升沿，讀取SP信號(hào)的值“H”，并通過(guò)自身的輸出部Q輸出“H”的選擇 信號(hào)。如圖55所示，由于在CLK信號(hào)的下一個(gè)上升沿，SP信號(hào)變?yōu)椤癓”，因此，DF_1的輸 出部Q的輸出也變?yōu)椤癓”。在圖55中，DF_1 DF_18的選擇信號(hào)，分別表示為Q(DF_1) Q(DF_18)。各個(gè)DF的輸出部Q連接于下一級(jí)的DF的輸入部D上，并由DF_1 DF_18構(gòu)成移 位寄存器。即，在來(lái)自DF_1的選擇信號(hào)Q(DF_1)變?yōu)椤癓”之前，在CLK信號(hào)的下降沿，DF_2 輸出“H”的Q(DF_2)，其后，Q(DF_1)變?yōu)椤癓”。同樣地，在DF_2 DF_18中也進(jìn)行這種動(dòng) 作處理，并如圖55所示，各個(gè)DF同步于CLK信號(hào)的下降沿，向連接于各個(gè)輸出部Q的各個(gè) 鎖存電路DLA依次輸出選擇信號(hào)。如以上所述，需要具備與液晶驅(qū)動(dòng)用信號(hào)輸出端子111相同的個(gè)數(shù)的移位寄存器 電路123、鎖存電路124、保持電路125、DAC電路126以及輸出緩沖器127。例如，液晶驅(qū)動(dòng) 用信號(hào)輸出端子111的個(gè)數(shù)為1000個(gè)，則分別需要有1000個(gè)上述各種電路124 127。在此，參照?qǐng)D55，說(shuō)明另一個(gè)現(xiàn)有的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的結(jié)構(gòu)。圖56是， 表示另一個(gè)現(xiàn)有的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的結(jié)構(gòu)的方塊圖。在圖56所示的液晶驅(qū)動(dòng) 用半導(dǎo)體集成電路101’中，由于只有指示用電路123’的結(jié)構(gòu)與圖53所示的液晶驅(qū)動(dòng)用半 導(dǎo)體集成電路101中的不同，因此，下面將只針對(duì)指示用電路123’的結(jié)構(gòu)進(jìn)行說(shuō)明，與圖53所示的部件相同的部件，賦予相同的符號(hào)，并省略說(shuō)明。指示用電路123’由計(jì)數(shù)器和譯碼器(Decoder)構(gòu)成。并且，鎖存電路124由η個(gè) 鎖存電路124-1 124-η構(gòu)成；保持電路125由η個(gè)保持電路125-1 125_η構(gòu)成；DAC電 路126由η個(gè)DAC電路126-1 126_η構(gòu)成；輸出緩沖器127由η個(gè)輸出緩沖器127-1 127-η構(gòu)成，各輸出緩沖器127由運(yùn)算放大器構(gòu)成。其次，說(shuō)明液晶驅(qū)動(dòng)用半導(dǎo)體集成電路101的動(dòng)作。指示用電路123，基于對(duì)輸入 自時(shí)鐘輸入端子102的時(shí)鐘輸入信號(hào)進(jìn)行的計(jì)數(shù)，依次選擇第1個(gè)鎖存電路124-1到第η 個(gè)鎖存電路124-η。指示用電路123所選擇的鎖存電路124，將存儲(chǔ)來(lái)自灰階數(shù)據(jù)輸入端子 103的灰階數(shù)據(jù)。其中，灰階數(shù)據(jù)是，對(duì)應(yīng)于每個(gè)鎖存電路124的，換句話說(shuō)，對(duì)應(yīng)于每個(gè)信 號(hào)輸出端子111的，與上述時(shí)鐘輸入信號(hào)同步的數(shù)據(jù)。而且，各鎖存電路124-1 124-Π， 將對(duì)應(yīng)于每個(gè)信號(hào)輸出端子111的，分別為不同的值的灰階數(shù)據(jù)輸出到連接于各鎖存電路 124上的各保持電路中。各保持電路125，基于數(shù)據(jù)負(fù)載信號(hào)，將被輸入的灰階數(shù)據(jù)作為數(shù) 字?jǐn)?shù)據(jù)輸出到DAC電路126-1 126-η中。在此，DAC電路126-1 126_η，根據(jù)來(lái)自保持電路125的灰階數(shù)據(jù)，在m種灰階電 壓中選擇1個(gè)電壓值，并將其輸出到輸出緩沖器127-1 127-η中。另外，DAC電路126，根 據(jù)從基準(zhǔn)電源端子VO端子105 V4端子109輸入的電壓，能夠輸出m種灰階電壓。其次， 輸出緩沖器127，對(duì)來(lái)自DAC電路126的灰階電壓進(jìn)行緩沖，并作為液晶驅(qū)動(dòng)用信號(hào)輸出到 信號(hào)輸出端子111-1 Ill-η中。圖57是表示具備指示用電路123’、鎖存電路124、保持電路125的液晶驅(qū)動(dòng)用半 導(dǎo)體集成電路101的具體結(jié)構(gòu)的圖。在圖57中，為了方便說(shuō)明，只表示了具有液晶驅(qū)動(dòng)用信號(hào)輸出端子OUTl 0UT18 即具有18個(gè)輸出的結(jié)構(gòu)。鎖存電路DLA_1 DLA_18(以下，統(tǒng)稱時(shí)稱為鎖存電路DLA)對(duì)應(yīng) 于圖56所示的鎖存電路124 ；保持電路DLB_1 DLB_18 (以下，統(tǒng)稱時(shí)稱為保持電路DLB) 對(duì)應(yīng)于圖56所示的保持電路125 ；輸出電路11_1 11_18對(duì)應(yīng)于圖56所示的DAC電路126 以及輸出緩沖器127。而且，通過(guò)SP信號(hào)線所輸入的表示計(jì)數(shù)器的啟動(dòng)定時(shí)的開始信號(hào)以及通過(guò)CLK信 號(hào)線所輸入的時(shí)鐘信號(hào)，對(duì)應(yīng)于圖56所示的移位時(shí)鐘用輸入信號(hào)；通過(guò)LS信號(hào)線所輸入的 數(shù)據(jù)負(fù)載信號(hào)，對(duì)應(yīng)于圖56所示的數(shù)據(jù)負(fù)載信號(hào)。圖58是，表示指示用電路123’的結(jié)構(gòu)的圖。指示用電路123’，由置位復(fù)位電路和 計(jì)數(shù)器和譯碼器構(gòu)成。在置位復(fù)位電路中輸入到來(lái)自啟動(dòng)脈沖信號(hào)線(SP信號(hào)線)的動(dòng)作開始信號(hào)(SP 信號(hào))和來(lái)自時(shí)鐘信號(hào)線(CLK信號(hào)線)的時(shí)鐘信號(hào)(CLK信號(hào))和來(lái)自后述的選擇信號(hào) 線SEL18的選擇信號(hào)(SEL信號(hào))時(shí)，該置位復(fù)位電路會(huì)生成計(jì)數(shù)器123_2的動(dòng)作時(shí)鐘信號(hào) (CLKB信號(hào))，并將其通過(guò)計(jì)數(shù)時(shí)鐘信號(hào)線(CLKB信號(hào)線)輸出。計(jì)數(shù)器由5個(gè)D-觸發(fā)器DF_1 DF_5(以下，統(tǒng)稱時(shí)稱為DFF)構(gòu)成。計(jì)數(shù)器123_2 中會(huì)有CLKB信號(hào)和SP信號(hào)輸入，根據(jù)各個(gè)DFF所輸出的CQl CQ5，計(jì)數(shù)器生成DQl DQ5 以及DQlB DQ5B。譯碼器，通過(guò)執(zhí)行圖58中示出的邏輯式的運(yùn)算，生成輸出到圖57所示的選擇信號(hào) 線SELO SEL17(SEL信號(hào)線)的選擇信號(hào)。另外，對(duì)譯碼器的具體結(jié)構(gòu)沒(méi)有限定，只要是
8能夠執(zhí)行圖58所示的邏輯運(yùn)算的結(jié)構(gòu)即可。圖59是表示指示用電路123’的動(dòng)作的時(shí)序圖。在指示用電路123中，如果SP信 號(hào)變?yōu)椤癏”，則通過(guò)CLKB信號(hào)線，開始向計(jì)數(shù)器123_2輸入動(dòng)作時(shí)鐘信號(hào)。CLKB信號(hào)為CLK 信號(hào)的反轉(zhuǎn)信號(hào)。計(jì)數(shù)器123_2，在CLKB信號(hào)線的動(dòng)作時(shí)鐘信號(hào)的下降沿，進(jìn)行計(jì)數(shù)，然而，在啟動(dòng) 脈沖信號(hào)線(SP信號(hào)線)的動(dòng)作開始信號(hào)(SP信號(hào))為“H”的期間，DFF被復(fù)位，從DFF所 輸出的CQl CQ5全部成為“L”。在此期間，譯碼器123_3使選擇信號(hào)線SELO的選擇信號(hào) 變?yōu)椤癏”。SP信號(hào)變?yōu)椤癓”后，在計(jì)數(shù)時(shí)鐘信號(hào)線(CLKB信號(hào)線)的動(dòng)作時(shí)鐘信號(hào)(CLKB 信號(hào))的下降沿，計(jì)數(shù)器123_2進(jìn)行遞增計(jì)數(shù)，CQl變?yōu)椤癏”，選擇信號(hào)線SELl的選擇信號(hào) 也變?yōu)椤癏”。之后，每進(jìn)行遞增計(jì)數(shù)，選擇信號(hào)線SEL2 SEL17的選擇信號(hào)依次變?yōu)椤癏”。 選擇信號(hào)線SEL18的選擇信號(hào)變成“H”時(shí)，置位復(fù)位電路123_1被復(fù)位，停止對(duì)CLKB信號(hào) 線的動(dòng)作時(shí)鐘信號(hào)的輸入，計(jì)數(shù)器123_2也停止計(jì)數(shù)。如以上所述，近幾年，隨著液晶面板等的顯示裝置的大型化/高精晰化，全高清電 視(HDTV =High Definition Television)所具備的數(shù)據(jù)線增加為1920根。因此，顯示驅(qū)動(dòng) 用半導(dǎo)體集成電路，需要對(duì)每個(gè)數(shù)據(jù)線賦予R、G、B的灰階電壓的信號(hào)，結(jié)果，顯示驅(qū)動(dòng)用半 導(dǎo)體集成電路需要具備1920 X 3 (R、G、B) = 5760根輸出線，換句話說(shuō)，需要5760個(gè)液晶驅(qū) 動(dòng)用信號(hào)輸出端子。假設(shè)1個(gè)顯示驅(qū)動(dòng)用半導(dǎo)體集成電路具備720根輸出線，則需要8個(gè) 顯示驅(qū)動(dòng)用半導(dǎo)體集成電路?！銇?lái)說(shuō)，對(duì)于顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，在晶片階段進(jìn)行測(cè)試，封裝后進(jìn)行出 貨測(cè)試，搭載到液晶面板后再進(jìn)行顯示測(cè)試。并且，通過(guò)老化測(cè)試和壓力測(cè)試等篩選測(cè)試來(lái) 除去有可能發(fā)生初期不良的半導(dǎo)體集成電路。因此，不會(huì)將搭載有引發(fā)顯示不良的顯示驅(qū) 動(dòng)用半導(dǎo)體集成電路的顯示裝置推向市場(chǎng)。然而，在出貨前的測(cè)試和篩選測(cè)試中，由于判定 極小的缺陷或雜質(zhì)的附著攙入未被判定為不良，因此，在使用顯示裝置的期間偶爾會(huì)發(fā)生 顯示不良。例如，雖然對(duì)于顯示驅(qū)動(dòng)用半導(dǎo)體集成電路的1根數(shù)據(jù)線來(lái)說(shuō)，出貨后發(fā)生不良 的概率只有0. Olppmd億分之1)，但是這對(duì)于具備5760根數(shù)據(jù)線的全HDTV來(lái)說(shuō)，發(fā)生顯示 不良的概率達(dá)到57.6 111(100萬(wàn)分之57.6)。S卩，約17361臺(tái)中的1臺(tái)會(huì)發(fā)生顯示不良，而 且，隨著大型化/高清晰化，顯示不良的發(fā)生概率也會(huì)增大。發(fā)生如上所述的顯示不良時(shí)，有必要迅速回收顯示裝置，并對(duì)顯示驅(qū)動(dòng)用半導(dǎo)體 集成電路進(jìn)行維修，然而回收和維修需要很高的成本，而且還會(huì)損壞商品的形象。在此，現(xiàn)有技術(shù)中公開了一種顯示驅(qū)動(dòng)用半導(dǎo)體集成電路，該顯示驅(qū)動(dòng)用半導(dǎo)體 集成電路中設(shè)置有備用的電路，將有缺陷的電路切換為備用的電路，以此來(lái)防止顯示驅(qū)動(dòng) 用半導(dǎo)體集成電路的故障。具體地說(shuō)，專利文獻(xiàn)1中公開了一種防止顯示驅(qū)動(dòng)用半導(dǎo)體集成電路發(fā)生顯示不 良的方法，即在顯示驅(qū)動(dòng)用半導(dǎo)體集成電路中的移位寄存器的各級(jí)上設(shè)置備用的并聯(lián)電 路，通過(guò)進(jìn)行移位寄存器的自行檢測(cè)，并根據(jù)該檢測(cè)結(jié)果來(lái)選擇并聯(lián)電路中沒(méi)有缺陷的電 路，以此防止由有缺陷的移位寄存器所引起的顯示不良。并且，專利文獻(xiàn)2公開了一種電路 切換方法，即在DAC電路的輸入和輸出上設(shè)置選擇器，并根據(jù)存儲(chǔ)了有缺陷的DAC電路的位 置的RAM的信息來(lái)切換選擇器，從而切換沒(méi)有缺陷的DAC電路和備用的DAC電路。然而，在專利文獻(xiàn)1中，雖然揭示了設(shè)置并列于移位寄存器的備用電路并對(duì)移位寄存器是否有缺陷進(jìn)行檢測(cè)的方法以及用備用的移位寄存器替代有缺陷的移位寄存器的 自行修復(fù)方法，但是未揭示對(duì)其他的DAC電路等輸出電路中是否有缺陷進(jìn)行檢測(cè)的方法以 及自行修復(fù)方法。而且，在專利文獻(xiàn)2中，雖然揭示了檢測(cè)出有缺陷的DAC電路并用備用的DAC電路 替代有缺陷的DAC電路的結(jié)構(gòu)，但是在這種結(jié)構(gòu)中，進(jìn)行配線時(shí)需要下一定功夫，即使得能 夠切換備用DAC電路的輸出與其他所有DAC電路的輸出。因此，在電路基板上，連接到備用 DAC電路上的配線變得復(fù)雜，而導(dǎo)致安裝DAC電路的電路基板的大型化。專利文獻(xiàn)1 日本公開專利公報(bào)《特開平6-208346號(hào)(1994年07月26日公開)》專利文獻(xiàn)2 日本公開專利公報(bào)《特開平8-278771號(hào)(1996年10月22日公開)》

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供可以自行恢復(fù)有缺陷的圖像信號(hào)輸出部并進(jìn)一 步簡(jiǎn)化連接圖像信號(hào)輸出部的配線的驅(qū)動(dòng)電路。為了實(shí)現(xiàn)上述目的，本發(fā)明提供的驅(qū)動(dòng)電路，包括與顯示面板相連的m個(gè)(m為2 以上的自然數(shù))輸出端子以及具備輸出電路、輸出緩沖器并對(duì)應(yīng)每個(gè)所述輸出端子而設(shè)的 m+1個(gè)輸出電路塊，所述輸出電路輸出用于驅(qū)動(dòng)所述顯示面板的輸出信號(hào)，所述輸出緩沖器 使用了用于緩沖所述輸出電路的輸出信號(hào)并將其輸出至所述各輸出端子上的運(yùn)算放大器； 在所述輸出電路塊中，第m+1個(gè)輸出電路塊是備用輸出電路塊，該備用輸出電路塊具備備 用輸出電路以及備用輸出緩沖器，其中，所述備用輸出電路輸出用于驅(qū)動(dòng)所述顯示面板的 輸出信號(hào)，所述備用輸出緩沖器使用了用于緩沖所述備用輸出電路的輸出信號(hào)并將其輸出 至所述多個(gè)輸出端子上的運(yùn)算放大器；該驅(qū)動(dòng)電路還包括控制裝置以及自行修復(fù)裝置，其 中，所述控制裝置，用于控制該驅(qū)動(dòng)電路的通常動(dòng)作與自行檢測(cè)修復(fù)動(dòng)作的切換，當(dāng)進(jìn)行通 常動(dòng)作時(shí)，將輸入信號(hào)輸入至所述多個(gè)輸出電路中，當(dāng)進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將測(cè)試用 第1輸入信號(hào)輸入至所述多個(gè)輸出電路中的同時(shí)，將測(cè)試用第2輸入信號(hào)輸入至所述備用 輸出電路中；所述自行修復(fù)裝置，在該驅(qū)動(dòng)電路被所述控制裝置切換到進(jìn)行所述自行檢測(cè) 修復(fù)動(dòng)作期間對(duì)發(fā)生不良的該驅(qū)動(dòng)電路進(jìn)行自行修復(fù)，該自行修復(fù)裝置包括比較單元、判 定單元、連接切換單元以及選擇單元，其中，所述比較單元，對(duì)來(lái)自所述各輸出電路的輸出 信號(hào)與來(lái)自所述備用輸出電路的輸出信號(hào)進(jìn)行比較；所述判定單元，基于所述比較單元的 比較結(jié)果，判定所述各輸出電路中是否存在不良；所述連接切換單元，在所述判定單元判定 出所有的所述輸出電路良好的情況下，將第h個(gè)(h為m以下的自然數(shù))所述輸出電路連接 到第h個(gè)所述輸出端子上，在所述判定單元判定出第i個(gè)(i為m以下的自然數(shù))所述輸出 電路不良的情況下，將第j個(gè)(j為i_l以下自然數(shù))所述輸出電路連接到第j個(gè)所述輸出 端子上的同時(shí)，將第k+Ι個(gè)(k為i以上m以下的自然數(shù))所述輸出電路連接到第k個(gè)所述 輸出端子上；所述選擇單元，在所述判定單元判定出所有的所述輸出電路良好的情況下，選 擇第h個(gè)所述輸出電路并將其作為獲取對(duì)應(yīng)于第h個(gè)所述輸出端子的所述輸入信號(hào)的輸出 電路，在所述判定單元判定出第i個(gè)所述輸出電路不良的情況下，選擇第j個(gè)所述輸出電路 并將其作為獲取對(duì)應(yīng)于第j個(gè)所述輸出端子的所述輸入信號(hào)的輸出電路，同時(shí)選擇第k+1 個(gè)所述輸出電路并將其作為獲取對(duì)應(yīng)于第k個(gè)所述輸出端子的所述輸入信號(hào)的輸出電路； 作為所述比較單元使用所述輸出塊的運(yùn)算放大器，所述各輸出電路塊的運(yùn)算放大器，根據(jù)所述控制裝置的切換控制，在進(jìn)行通常動(dòng)作時(shí)，通過(guò)向正極性輸入端子輸入來(lái)自所述各輸 出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子負(fù)反饋來(lái)自自裝置的輸出，而切換到所述輸出 緩沖器，在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，通過(guò)向正極性輸入端子輸入來(lái)自所述各輸出電路的 輸出信號(hào)的同時(shí)向負(fù)極性輸入端子輸入來(lái)自所述備用輸出電路的輸出信號(hào)，而切換到所述 比較單元。根據(jù)上述結(jié)構(gòu)，本發(fā)明所涉及的驅(qū)動(dòng)電路用于驅(qū)動(dòng)顯示面板，包括與顯示面板相 連的m個(gè)(m為2以上的自然數(shù))輸出端子，以及具備輸出電路、輸出緩沖器并對(duì)應(yīng)每個(gè)所 述輸出端子而設(shè)的m+1個(gè)輸出電路塊，所述輸出電路輸出用于驅(qū)動(dòng)所述顯示面板的輸出信 號(hào)，所述輸出緩沖器使用了用于緩沖所述輸出電路的輸出信號(hào)并將其輸出至所述各輸出端 子上的運(yùn)算放大器。在所述輸出電路塊中，第m+1個(gè)輸出電路塊是備用輸出電路塊，該備用輸出電路 塊具備備用輸出電路以及備用輸出緩沖器，其中，所述備用輸出電路輸出用于驅(qū)動(dòng)所述顯 示面板的輸出信號(hào)，所述備用輸出緩沖器使用了用于緩沖所述備用輸出電路的輸出信號(hào)并 將其輸出至所述多個(gè)輸出端子上的運(yùn)算放大器。所述控制裝置，用于控制該驅(qū)動(dòng)電路的通常動(dòng)作與自行檢測(cè)修復(fù)動(dòng)作的切換，當(dāng) 進(jìn)行通常動(dòng)作時(shí)，將輸入信號(hào)輸入至所述多個(gè)輸出電路中，當(dāng)進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將 測(cè)試用第1輸入信號(hào)輸入至所述多個(gè)輸出電路中的同時(shí)，將測(cè)試用第2輸入信號(hào)輸入至所 述備用輸出電路中。所述自行修復(fù)裝置，在該驅(qū)動(dòng)電路被所述控制裝置切換到所述自行檢測(cè)修復(fù)動(dòng)作 期間對(duì)發(fā)生不良的該驅(qū)動(dòng)電路進(jìn)行自行修復(fù)。該自行修復(fù)裝置包括比較單元、判定單元、連 接切換單元以及選擇單元，其中，所述比較單元，對(duì)來(lái)自所述各輸出電路的輸出信號(hào)與來(lái)自 所述備用輸出電路的輸出信號(hào)進(jìn)行比較；所述判定單元，基于所述比較單元的比較結(jié)果，判 定所述各輸出電路中是否存在不良。所述連接切換單元，在所述判定單元判定出所有的所述輸出電路良好的情況下， 將第h個(gè)(h為m以下的自然數(shù))所述輸出電路連接到第h個(gè)所述輸出端子上。也就是說(shuō)， 來(lái)自第1個(gè)圖像信號(hào)輸出部的圖像信號(hào)被輸出到第1個(gè)輸出端子上，來(lái)自第2個(gè)圖像信號(hào) 信號(hào)輸出部的圖像信號(hào)被輸出到第2個(gè)輸出端子上。以此類推，來(lái)自第3個(gè) 第m個(gè)各圖 像信號(hào)輸出部的圖像信號(hào)分別被輸出到第3個(gè) 第m個(gè)的各輸出端子上。另一方面，所述連接切換單元，在所述判定單元判定出第i個(gè)(i為m以下的自然 數(shù))所述輸出電路不良的情況下，將第j個(gè)(j為i_l以下自然數(shù))所述輸出電路連接到第 j個(gè)所述輸出端子上的同時(shí)，將第k+Ι個(gè)(k為i以上m以下的自然數(shù))所述輸出電路連接 到第k個(gè)所述輸出端子上。從而，被判定為不良的圖像信號(hào)輸出部不會(huì)連接到任何輸出端 子上。例如，判定第7個(gè)圖像信號(hào)輸出部不良的情況下，來(lái)自第1個(gè) 第6個(gè)圖像信號(hào)輸出 部的各圖像信號(hào)分別輸出到第1個(gè) 第6個(gè)中的各輸出端子上，來(lái)自第8個(gè) 第m+1個(gè)圖 像信號(hào)輸出部的圖像信號(hào)分別輸出到第7個(gè) 第m個(gè)中的各輸出端子上。從而，被判定單 元判定為不良的來(lái)自第7個(gè)圖像信號(hào)輸出部的圖像信號(hào)不會(huì)輸出到任何輸出端子上。并且，判定出第i個(gè)輸出電路不良的情況下，在第k個(gè)輸出端子上連接第k+Ι個(gè)所 述輸出電路。也就是說(shuō)，連接切換單元將各輸出端子的連接對(duì)象從所有輸出電路被判定為 良好時(shí)所連接的輸出電路切換成相鄰于該輸出電路的輸出電路。由此，可以抑制輸出電路與輸出端子之間的配線的復(fù)雜化，從而能夠抑制電路基板的大型化。而且，所述選擇單元，在所述判定單元判定出所有的輸出電路良好的情況下，選擇 第h個(gè)所述輸出電路并將其作為獲取對(duì)應(yīng)于第h個(gè)所述輸出端子的所述輸入信號(hào)的輸出電 路。由此，由判定單元判定出所有輸出電路良好時(shí)，第h個(gè)輸出端子上連接第h個(gè)所述輸出 電路，因此在輸出端子中，對(duì)應(yīng)于各輸出端子的圖像信號(hào)通過(guò)各輸出電路被輸出。也就是 說(shuō)，由第1個(gè)輸出電路獲取對(duì)應(yīng)于第1個(gè)輸出端子的輸入信號(hào)，由第2個(gè)輸出電路獲取對(duì)應(yīng) 于第2個(gè)輸出端子的輸入信號(hào)，以此類推，由第3個(gè) 第m個(gè)中的各輸出電路分別獲取對(duì)應(yīng) 于第3個(gè) 第m個(gè)中的各輸出端子的輸入信號(hào)。另外，此時(shí)，第1個(gè) 第m個(gè)中的各輸出端 子分別連接到第1個(gè) 第m個(gè)中的各輸出電路上，因此，在第1個(gè) 第m個(gè)中的各輸出端子 中，各自對(duì)應(yīng)的輸入信號(hào)通過(guò)各輸出電路被輸出。另一方面，第i個(gè)輸出電路被判定為不良時(shí)，作為獲取與第j個(gè)(j為i以下的自 然數(shù))輸出端子對(duì)應(yīng)的輸入信號(hào)的輸出電路，選擇單元選擇第j個(gè)輸出電路，同時(shí)，作為獲 取與第k個(gè)輸出端子對(duì)應(yīng)的輸入信號(hào)的輸出電路，選擇單元選擇第k+Ι個(gè)輸出電路。例如，判定單元判定出第7個(gè)輸出電路不良時(shí)，作為獲取與第1個(gè) 第7個(gè)中的 各輸出端子對(duì)應(yīng)的輸入信號(hào)的輸出電路，選擇單元選擇第1個(gè) 第7個(gè)中的各輸出電路， 同時(shí)，作為獲取與第7個(gè) 第m個(gè)輸出端子對(duì)應(yīng)的輸入信號(hào)的輸出電路，選擇單元選擇第8 個(gè) 第m+1個(gè)輸出電路。而且，根據(jù)所述，由于通過(guò)連接切換單元可以切換輸出電路與輸出端子之間的連 接，因此，在各輸出端子上，對(duì)應(yīng)于各輸出端子的圖像信號(hào)通過(guò)除第7個(gè)輸出電路之外的輸 出電路被輸出。如以上所述，本發(fā)明所涉及的驅(qū)動(dòng)電路包括判定各輸出電路是否良好的判定單 元，而且上述連接切換單元根據(jù)判定單元的判定結(jié)果來(lái)切換各輸出端子與各輸出電路之間 的連接。即，本發(fā)明所涉及的驅(qū)動(dòng)電路判定自電路所具備的輸出電路是否良好，當(dāng)檢測(cè)出輸 出電路有故障時(shí)，驅(qū)動(dòng)電路進(jìn)行自行修復(fù)，換句話說(shuō)，不需要進(jìn)行人工修理，從而，能夠使用 正常的輸出電路向各輸出端子輸出圖像信號(hào)。由此，本發(fā)明所提供的驅(qū)動(dòng)電路，能夠自行修復(fù)被檢測(cè)出缺陷的輸出電路，從而實(shí) 現(xiàn)能簡(jiǎn)化連接至輸出電路上的配線的效果。優(yōu)選的，本發(fā)明提供的驅(qū)動(dòng)電路還包括分別與所述各輸出電路相連接的m+1個(gè)鎖 存電路，該些鎖存電路用于鎖存所述輸出電路所獲取的所述輸入信號(hào)；所述選擇單元是移 位寄存器，該移位寄存器具備與所述各鎖存電路相連接的m+1個(gè)端子，并輸出用于選擇對(duì) 所述輸入信號(hào)進(jìn)行鎖存電路的選擇信號(hào)；所述移位寄存器，在所述判定單元判定出所有的 所述輸出電路良好的情況下，選擇第h個(gè)所述鎖存電路并將其作為鎖存對(duì)應(yīng)于第h個(gè)所述 輸出端子的所述輸入信號(hào)的鎖存電路，在所述判定單元判定出第i個(gè)所述輸出電路不良的 情況下，選擇第j個(gè)所述鎖存電路并將其作為鎖存對(duì)應(yīng)于第j個(gè)所述輸出端子的所述輸入 信號(hào)的鎖存電路，同時(shí)選擇第k+Ι個(gè)所述鎖存電路并將其作為鎖存對(duì)應(yīng)于第k個(gè)所述輸出 端子的所述輸入信號(hào)的鎖存電路。根據(jù)上述結(jié)構(gòu)，驅(qū)動(dòng)電路具備對(duì)上述輸出電路所獲取的輸入信號(hào)進(jìn)行鎖存的m+1 個(gè)鎖存電路。各鎖存電路分別連接到m+1個(gè)輸出電路上。作為選擇單元的移位寄存器，根 據(jù)選擇信號(hào)來(lái)選擇與獲取輸入信號(hào)的輸出電路相連接的鎖存電路。還有，移位寄存器根據(jù)選擇信號(hào)所選擇的鎖存電路，鎖存輸入信號(hào)并將其輸出到與其相連的輸出電路中。由此，能夠獲得根據(jù)移位寄存器的內(nèi)部動(dòng)作來(lái)選擇輸出電路的結(jié)構(gòu)。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述各輸出端子由個(gè)數(shù)與所述顯示面板所 具備的顯示像素的原色數(shù)相同的多個(gè)子輸出端子所構(gòu)成；所述各輸出電路由個(gè)數(shù)與所述原 色數(shù)相同的多個(gè)子輸出電路所構(gòu)成；所述判定單元，在判定出構(gòu)成所述各輸出電路的所述 多個(gè)子輸出電路中的至少任意一個(gè)子輸出電路不良的情況下，判定該輸出電路不良。根據(jù)上述結(jié)構(gòu)，各輸出端子由個(gè)數(shù)與原色數(shù)相等的多個(gè)子輸出端子所構(gòu)成，各輸 出電路由個(gè)數(shù)與原色數(shù)相等的子輸出電路所構(gòu)成。例如，顯示顏色由RGB的3原色構(gòu)成時(shí)， 各輸出端子則由3根子輸出端子組成的組所構(gòu)成，各輸出電路由3根子輸出電路組成的組 所構(gòu)成。而且，在構(gòu)成各輸出電路的子輸出電路中，至少有任意一個(gè)電路被判定單元判定 為不良時(shí)，包含該不良的子輸出電路的輸出電路會(huì)斷開與任意輸出端子以及連接端子的連 接，輸出端子及連接端子與輸出電路之間的連接，將被切換成與在檢測(cè)不良之前所連接的 輸出電路相鄰的輸出電路之間的連接。由此，以構(gòu)成顯示顏色的原色數(shù)為單位，可以切換輸出端子及連接端子與輸出電 路之間的連接，因此，即使是在驅(qū)動(dòng)彩色顯示裝置的驅(qū)動(dòng)電路中，也能避免電路基板的配線 的復(fù)雜化而又具備自行修復(fù)功能。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述原色數(shù)為3。根據(jù)上述特征，可以驅(qū)動(dòng)顯示顏色例如由RGB的3原色所構(gòu)成的顯示裝置。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述各輸出端子由個(gè)數(shù)與所述顯示面板所 具備的顯示像素的原色數(shù)的自然數(shù)倍數(shù)相同的多個(gè)子輸出端子所構(gòu)成；所述各鎖存電路由 個(gè)數(shù)與所述原色數(shù)的自然數(shù)倍數(shù)相同的多個(gè)子鎖存電路所構(gòu)成；所述各輸出電路由個(gè)數(shù)與 所述原色數(shù)的自然數(shù)倍數(shù)相同的多個(gè)子輸出電路所構(gòu)成；所述判定單元，在判定出構(gòu)成所 述各輸出電路的所述多個(gè)子輸出電路中的至少任意一個(gè)子輸出電路不良的情況下，判定該 輸出電路不良。根據(jù)上述結(jié)構(gòu)，各輸出端子由個(gè)數(shù)與原色數(shù)的自然數(shù)倍數(shù)相等的多個(gè)子輸出端子 所構(gòu)成，各輸出電路及各鎖存電路分別由個(gè)數(shù)與原色數(shù)的自然數(shù)倍數(shù)相等的多個(gè)子輸出電 路及子鎖存電路所構(gòu)成。例如，顯示顏色由RGB的3原色構(gòu)成，且作為對(duì)應(yīng)于各原色的圖像信號(hào)輸出2種灰 階電壓時(shí)，各輸出端子由6根子輸出端子組成的組所構(gòu)成，各輸出電路由6根子輸出電路組 成的組所構(gòu)成。而且，在構(gòu)成各輸出電路的子輸出電路中，至少任意一個(gè)電路被判定單元判定為 不良時(shí)，包含該不良的子輸出電路的輸出電路會(huì)斷開與任意輸出端子以及連接端子的連 接，輸出端子及連接端子與輸出電路之間的連接，將被切換成與在檢測(cè)不良之前所連接的 輸出電路相鄰的輸出電路之間的連接。由此，以構(gòu)成顯示顏色的原色數(shù)的自然倍數(shù)為單位，可以切換輸出端子及連接端 子與輸出電路之間的連接，因此，即使是在驅(qū)動(dòng)根據(jù)多個(gè)信號(hào)來(lái)設(shè)定對(duì)應(yīng)于原色的灰階電 壓的彩色顯示裝置的驅(qū)動(dòng)電路中，也能避免電路基板的配線的復(fù)雜化而又具備自行修復(fù)功 能。
13
優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述原色數(shù)為3，且所述自然數(shù)為2。根據(jù)上述特征，可以對(duì)例如顯示顏色由RGB的3原色所構(gòu)成，且具有分別對(duì)應(yīng)于 RGB的灰階電壓依據(jù)2個(gè)信號(hào)被設(shè)定的結(jié)構(gòu)的彩色顯示裝置進(jìn)行驅(qū)動(dòng)。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述選擇單元具備以所述原色數(shù)為單位與 所述各子輸出電路相連接的多個(gè)連接端子；所述多個(gè)子輸出電路是以所述基色數(shù)為單位與 所述多個(gè)連接端子中的任意一個(gè)連接端子相連接的電路。根據(jù)上述結(jié)構(gòu)，例如可以進(jìn)行顯示裝置的點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)。優(yōu)選的，本發(fā)明提供的驅(qū)動(dòng)電路包括分別與所述各輸出電路相連接的m+1個(gè)鎖存 電路，該些鎖存電路用于鎖存所述輸出電路所獲取的所述輸入信號(hào)；所述選擇單元是指示 電路，該指示電路具備用于與所述各鎖存電路相連接的m個(gè)端子，通過(guò)切換該m個(gè)端子與所 述鎖存電路的連接來(lái)選擇鎖存所述輸入信號(hào)的鎖存電路；所述指示電路，在所述判定單元 判定出所有的所述輸出電路良好的情況下，選擇第h個(gè)所述鎖存電路并將其作為鎖存對(duì)應(yīng) 于第h個(gè)所述輸出端子的所述輸入信號(hào)的鎖存電路，在所述判定單元判定出第i個(gè)所述輸 出電路不良的情況下，選擇第j個(gè)所述鎖存電路并將其作為鎖存對(duì)應(yīng)于第j個(gè)所述輸出端 子的所述輸入信號(hào)的鎖存電路，同時(shí)選擇第k+Ι個(gè)所述鎖存電路并將其作為鎖存對(duì)應(yīng)于第 k個(gè)所述輸出端子的所述輸入信號(hào)的鎖存電路。根據(jù)上述結(jié)構(gòu)，驅(qū)動(dòng)電路具備用于鎖存所述輸出電路所獲取的輸入信號(hào)的m+1個(gè) 鎖存電路。各鎖存電路分別連接于m+1個(gè)輸出電路上。作為選擇單元的指示電路，具備用 于與所述m+1個(gè)輸出電路相連的m個(gè)端子，通過(guò)切換該m個(gè)端子與所述m+1個(gè)鎖存電路之 間的連接，來(lái)選擇與獲取輸入信號(hào)的輸出電路相連的鎖存電路。而且，通過(guò)與指示電路的連 接而被選擇的鎖存電路，對(duì)輸入信號(hào)進(jìn)行鎖存，并將其提供給與其相連的輸出電路。根據(jù)選擇信號(hào)來(lái)選擇與獲取輸入信號(hào)的輸出電路相連接的鎖存電路。還有，移位 寄存器根據(jù)選擇信號(hào)所選擇的鎖存電路，鎖存輸入信號(hào)并將其輸出到與其相連的輸出電路 中。由此，能夠獲得通過(guò)進(jìn)行指示電路與鎖存電路的連接切換來(lái)選擇輸出電路的結(jié) 構(gòu)。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述各輸出端子由個(gè)數(shù)與所述顯示面板所 具備的顯示像素的原色數(shù)相同的多個(gè)子輸出端子所構(gòu)成；所述各鎖存電路由個(gè)數(shù)與所述原 色數(shù)相同的多個(gè)子鎖存電路所構(gòu)成；所述各輸出電路由個(gè)數(shù)與所述原色數(shù)相同的多個(gè)子輸 出電路所構(gòu)成；所述判定單元，在判定出構(gòu)成所述各輸出電路的所述多個(gè)子輸出端子中的 至少任意一個(gè)為不良的情況下，判定該輸出電路不良。根據(jù)上述結(jié)構(gòu)，各輸出端子由個(gè)數(shù)與原色數(shù)相等的多個(gè)子輸出端子所構(gòu)成，各輸 出電路由個(gè)數(shù)與原色數(shù)相等的多個(gè)輸出電路所構(gòu)成。例如，顯示顏色由RGB的3原色構(gòu)成時(shí)，各輸出端子則由3根子輸出端子組成的組 所構(gòu)成，各輸出電路則由3根輸出部組成的組所構(gòu)成。更為具體地說(shuō)，各輸出端子由對(duì)應(yīng)于 R的子輸出端子、對(duì)應(yīng)于G的子輸出端子以及對(duì)應(yīng)于B的子輸出端子所構(gòu)成，各輸出電路由 對(duì)應(yīng)于R的子輸出電路、對(duì)應(yīng)于G的子輸出電路以及對(duì)應(yīng)于B的子輸出電路所構(gòu)成。而且，在構(gòu)成各輸出電路的子輸出電路中，至少任意一個(gè)子輸出電路被判定單元 判定為不良時(shí)，包含不良的子輸出電路的輸出電路會(huì)從任意的輸出端子以及連接端子上斷開，并且，輸出端子及連接端子與輸出電路之間的連接，將被依次切換成與檢測(cè)不良之前所 連接的輸出電路相鄰的輸出電路之間的連接。由此，以構(gòu)成顯示顏色的原色數(shù)的自然倍數(shù)為單位，可以切換輸出端子及連接端 子與輸出電路之間的連接，因此，即使在驅(qū)動(dòng)彩色顯示裝置的驅(qū)動(dòng)電路中，也能避免電路基 板的配線的復(fù)雜化而又具備自行修復(fù)功能。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述原色數(shù)為3。根據(jù)上述特征，可以驅(qū)動(dòng)顯示顏色例如由RGB的3原色所構(gòu)成的顯示裝置。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述各輸出端子由個(gè)數(shù)與所述顯示面板所 具備的顯示像素的原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子輸出端子所構(gòu)成；所述各鎖存電路由個(gè) 數(shù)與所述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子鎖存電路所構(gòu)成；所述各輸出電路由個(gè)數(shù)與所述 原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子輸出電路所構(gòu)成；所述判定部，在判定出構(gòu)成所述各輸出 電路的所述多個(gè)子輸出電路中的至少任意一個(gè)子輸出電路不良的情況下，判定該輸出電路 不良。根據(jù)上述結(jié)構(gòu)，各輸出端子由個(gè)數(shù)與原色數(shù)的整數(shù)倍數(shù)相等的多個(gè)子輸出端子所 構(gòu)成，各輸出電路及各鎖存電路分別由個(gè)數(shù)與原色數(shù)的整數(shù)倍數(shù)相等的多個(gè)子輸出電路及 子鎖存電路所構(gòu)成。例如，顯示顏色由RGB的3原色構(gòu)成，且作為對(duì)應(yīng)于各原色的圖像信號(hào)輸出2種灰 階電壓時(shí)，各輸出端子可以由6根子輸出端子組成的組所構(gòu)成，各輸出電路可以由6根子輸 出部組成的組所構(gòu)成。而且，在構(gòu)成各輸出電路的子輸出電路中，至少任意一個(gè)子輸出電路被判定單元 判定為不良時(shí)，包含該不良的子輸出電路的輸出電路會(huì)斷開與任意輸出端子以及連接端子 的連接，輸出端子及連接端子與輸出電路之間的連接，將被依次切換成與在檢測(cè)不良之前 所連接的輸出電路相鄰的輸出電路之間的連接。由此，以構(gòu)成顯示顏色的原色數(shù)的自然倍數(shù)為單位，可以切換輸出端子及連接端 子與輸出電路之間的連接，因此，即使在驅(qū)動(dòng)根據(jù)多個(gè)信號(hào)來(lái)設(shè)定對(duì)應(yīng)于原色的灰階電壓 的彩色顯示裝置的驅(qū)動(dòng)電路中，也能避免電路基板的配線的復(fù)雜化而又具備自行修復(fù)功 能。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述原色數(shù)為3，且所述整數(shù)為2。根據(jù)上述特征，可以對(duì)例如顯示顏色由RGB的3原色所構(gòu)成，且具有分別對(duì)應(yīng)于 RGB的灰階電壓依據(jù)2個(gè)信號(hào)被設(shè)定的結(jié)構(gòu)的彩色顯示裝置進(jìn)行驅(qū)動(dòng)。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述選擇單元具備以所述原色數(shù)為單位與 所述各子鎖存電路相連接的多個(gè)連接端子；所述多個(gè)子鎖存電路是以所述原色數(shù)為單位與 所述多個(gè)連接端子中的任意一個(gè)連接端子相連接的電路。根據(jù)上述結(jié)構(gòu)，例如可以進(jìn)行顯示裝置的點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)。優(yōu)選的，本發(fā)明提供的驅(qū)動(dòng)電路還包括m個(gè)鎖存電路以及m個(gè)保持電路，其中，所 述m個(gè)鎖存電路，獲取與所述各輸出端子相對(duì)應(yīng)的所述輸入信號(hào)；所述m個(gè)保持電路分別與 所述各鎖存電路相連接，在所有的所述鎖存電路獲取所述輸入信號(hào)后，所述保持電路將來(lái) 自所述鎖存電路的所述輸入信號(hào)輸出至所述輸出電路中；所述選擇單元，在所述判定單元 判定出所有的所述輸出電路良好的情況下，將第h個(gè)所述保持電路連接到所述第h個(gè)輸出電路上，在所述判定單元判定出第i個(gè)所述輸出電路不良的情況下，將第j個(gè)所述保持電路 連接到所述第j個(gè)輸出電路上的同時(shí)，將第k個(gè)所述保持電路連接到第k+Ι個(gè)所述輸出電 路上。根據(jù)上述結(jié)構(gòu)，鎖存電路以及保持電路獲取并存儲(chǔ)輸入信號(hào)，并且可以將其輸出 給輸出電路。m個(gè)鎖存電路分別與m個(gè)保持電路相連接，m個(gè)保持電路可以切換與m+1個(gè) 輸出電路的連接。各鎖存電路鎖存輸入信號(hào)，各保持電路存儲(chǔ)被鎖存電路鎖存的輸入信號(hào)。 而且，所有鎖存電路以及保持電路鎖存并存儲(chǔ)輸入信號(hào)之后，按照控制信號(hào)，向分別連接的 輸出電路輸出存儲(chǔ)的輸入信號(hào)。由此，可以通過(guò)進(jìn)行保持電路與輸出電路之間的連接切換來(lái)選擇輸出電路。
優(yōu)選的，本發(fā)明提供的驅(qū)動(dòng)電路還包括m個(gè)鎖存電路以及m+1個(gè)保持電路，其中， 所述m個(gè)鎖存電路，獲取與所述各輸出端子相對(duì)應(yīng)的所述輸入信號(hào)；所述m+1個(gè)保持電路分 別與所述各輸出電路相連接，在所有的所述鎖存電路獲取所述輸入信號(hào)后，所述保持電路 將來(lái)自所述鎖存電路的所述輸入信號(hào)輸出至所述輸出電路中；所述選擇單元，在所述判定 單元判定出所有的所述輸出電路良好的情況下，將第h個(gè)所述鎖存電路連接到所述第h個(gè) 保持電路上，在所述判定單元判定出第i個(gè)所述輸出電路不良的情況下，將第j個(gè)所述鎖存 電路連接到所述第j個(gè)保持電路上的同時(shí)，將第k個(gè)所述鎖存電路連接到第k+Ι個(gè)所述保 持電路上。根據(jù)上述結(jié)構(gòu)，鎖存電路以及保持電路獲取并存儲(chǔ)輸入信號(hào)，并且可以將其輸出 給輸出電路。m+1個(gè)保持電路分別與m+1各輸出電路相連接，m個(gè)鎖存電路可以切換與m+1 個(gè)保持電路的連接。各鎖存電路鎖存輸入信號(hào)，各保持電路存儲(chǔ)被鎖存電路鎖存的輸入信 號(hào)。而且，所有鎖存電路以及保持電路鎖存并存儲(chǔ)輸入信號(hào)之后，按照控制信號(hào)，向分別連 接的輸出電路輸出存儲(chǔ)的輸入信號(hào)。由此，可以通過(guò)進(jìn)行鎖存電路與保持電路之間的連接切換來(lái)選擇輸出電路。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述各輸出端子由個(gè)數(shù)與所述顯示面板所 具備的顯示像素的原色數(shù)相同的多個(gè)子輸出端子所構(gòu)成；所述各輸出電路由個(gè)數(shù)與所述原 色數(shù)相同的多個(gè)子輸出電路所構(gòu)成；所述各鎖存電路由個(gè)數(shù)與所述原色數(shù)相同的多個(gè)子鎖 存電路所構(gòu)成；所述各保持電路由個(gè)數(shù)與所述原色數(shù)相同的多個(gè)子保持電路所構(gòu)成；所述 判定單元，在判定出構(gòu)成所述各輸出電路的所述多個(gè)子輸出電路中的至少任意一個(gè)子輸出 電路不良的情況下，判定該輸出電路不良。根據(jù)上述結(jié)構(gòu)，各輸出端子由個(gè)數(shù)與原色數(shù)相等的多個(gè)子輸出端子所構(gòu)成，各圖 像信號(hào)輸出部由個(gè)數(shù)與原色數(shù)相等的多個(gè)輸出部所構(gòu)成，各鎖存電路由個(gè)數(shù)與原色數(shù)相等 的多個(gè)子鎖存電路所構(gòu)成，各保持電路由個(gè)數(shù)與原色數(shù)相等的多個(gè)子保持電路所構(gòu)成。例如，顯示顏色由RGB的3原色構(gòu)成時(shí)，各輸出端子則由3根子輸出端子組成的組 所構(gòu)成，各輸出電路則由3根子輸出電路組成的組所構(gòu)成。更為具體地說(shuō)，各輸出端子由對(duì) 應(yīng)于R的子輸出端子、對(duì)應(yīng)于G的子輸出端子以及對(duì)應(yīng)于B的子輸出端子所構(gòu)成，各輸出電 路由對(duì)應(yīng)于R的子輸出電路、對(duì)應(yīng)于G的子輸出電路以及對(duì)應(yīng)于B的子輸出電路所構(gòu)成，各 鎖存電路由對(duì)應(yīng)于R的子鎖存電路、對(duì)應(yīng)于G的子鎖存電路以及對(duì)應(yīng)于B的子鎖存電路所 構(gòu)成。而且，在構(gòu)成各輸出電路的子輸出電路中，至少任意一個(gè)子輸出電路被判定單元
16判定為不良時(shí)，包含不良的子輸出電路的輸出電路會(huì)從任意的輸出端子以及連接端子上斷 開，并且，輸出端子及連接端子與輸出電路之間的連接，將被依次切換成與檢測(cè)不良之前所 連接的輸出電路相鄰的輸出電路之間的連接。由此，以構(gòu)成顯示顏色的原色數(shù)的自然倍數(shù)為單位，可以切換輸出端子及連接端 子與輸出電路之間的連接，因此，即使在驅(qū)動(dòng)彩色顯示裝置的驅(qū)動(dòng)電路中，也能避免電路基 板的配線的復(fù)雜化而又具備自行修復(fù)功能。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述原色數(shù)為3。根據(jù)上述特征，可以驅(qū)動(dòng)顯示顏色例如由RGB的3原色所構(gòu)成的顯示裝置。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述各輸出端子由個(gè)數(shù)與所述顯示面板所 具備的顯示像素的原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子輸出端子所構(gòu)成；所述各鎖存電路由個(gè) 數(shù)與所述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子鎖存電路所構(gòu)成；所述各保持電路由個(gè)數(shù)與所述 原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子保持電路所構(gòu)成；所述各輸出電路由個(gè)數(shù)與所述原色數(shù)的 整數(shù)倍數(shù)相同的多個(gè)子輸出電路所構(gòu)成；所述判定單元，在判定出構(gòu)成所述各輸出電路的 所述多個(gè)子輸出電路中的至少任意一個(gè)子輸出電路不良的情況下，判定該輸出電路不良。根據(jù)上述結(jié)構(gòu)，各輸出端子由個(gè)數(shù)與原色數(shù)的整數(shù)倍數(shù)相等的多個(gè)子輸出端子所 構(gòu)成，各輸出電路由個(gè)數(shù)與原色數(shù)的整數(shù)倍數(shù)相等的多個(gè)子輸出電路所構(gòu)成，各鎖存電路 由個(gè)數(shù)與原色數(shù)的整數(shù)倍數(shù)相等的多個(gè)子鎖存電路所構(gòu)成，各保持電路由個(gè)數(shù)與原色數(shù)的 整數(shù)倍數(shù)相等的多個(gè)保持電路所構(gòu)成。例如，顯示顏色由RGB的3原色構(gòu)成，且作為對(duì)應(yīng)于各原色的圖像信號(hào)輸出2種灰 階電壓時(shí)，各輸出端子可以由6根子輸出端子組成的組所構(gòu)成，各輸出電路可以由6根子輸 出電路組成的組所構(gòu)成，各鎖存電路可以由6根子鎖存電路組成的組所構(gòu)成，各保持電路 可以由6根子保持電路組成的組所構(gòu)成。而且，在構(gòu)成各輸出電路的子輸出電路中，至少任意一個(gè)子輸出電路被判定單元 判定為不良時(shí)，包含該不良的子輸出電路的輸出電路會(huì)斷開與任意輸出端子以及連接端子 的連接，輸出端子及連接端子與輸出電路之間的連接，將被依次切換成與在檢測(cè)不良之前 所連接的輸出電路相鄰的輸出電路之間的連接。由此，以構(gòu)成顯示顏色的原色數(shù)的自然倍數(shù)為單位，可以切換輸出端子及連接端 子與輸出電路之間的連接，因此，即使在驅(qū)動(dòng)根據(jù)多個(gè)信號(hào)來(lái)設(shè)定對(duì)應(yīng)于原色的灰階電壓 的彩色顯示裝置的驅(qū)動(dòng)電路中，也能避免電路基板的配線的復(fù)雜化而又具備自行修復(fù)功 能。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述原色數(shù)為3，且所述整數(shù)為2。根據(jù)上述特征，可以對(duì)例如顯示顏色由RGB的3原色所構(gòu)成，且具有分別對(duì)應(yīng)于 RGB的灰階電壓依據(jù)2個(gè)信號(hào)被設(shè)定的結(jié)構(gòu)的彩色顯示裝置進(jìn)行驅(qū)動(dòng)。優(yōu)選的，在本發(fā)明提供的驅(qū)動(dòng)電路中，所述選擇單元具備以所述原色數(shù)為單位與 所述各子鎖存電路相連接的多個(gè)連接端子；所述多個(gè)子鎖存電路是以所述原色數(shù)為單位與 所述多個(gè)連接端子中的任意一個(gè)連接端子相連接的電路。根據(jù)上述結(jié)構(gòu)，可以進(jìn)行如顯示裝置的點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)。本發(fā)明還提供一種顯示裝置，其具備上述驅(qū)動(dòng)裝置。根據(jù)上述結(jié)構(gòu)，本發(fā)明所涉及的顯示裝置，在輸出電路中發(fā)生不良時(shí)，可以斷開發(fā)生不良的輸出電路，而只使用正常的輸出電路來(lái)重新構(gòu)成驅(qū)動(dòng)電路，即能夠進(jìn)行自行修復(fù)。并且，本發(fā)明所涉及的顯示裝置，輸出端子及鎖存電路與輸出電路之間的連接可 以依次切換成與檢測(cè)不良之前所連接的輸出電路相鄰的輸出電路之間的連接，并能避免配 線的復(fù)雜化，因此，在不導(dǎo)致電路基板的大型化的基礎(chǔ)上能夠具備自行修復(fù)功能。本發(fā)明的其他目的、特征和優(yōu)點(diǎn)在以下的描述中會(huì)變得十分明了。此外，以下參照 附圖來(lái)明確本發(fā)明的優(yōu)點(diǎn)。


圖1是涉及本發(fā)明實(shí)施方式1的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊圖。圖2是涉及本發(fā)明實(shí)施方式1的、表示集成電路中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖3是涉及本發(fā)明實(shí)施方式1的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方 塊圖。圖4是涉及本發(fā)明實(shí)施方式1的、表示集成電路中出現(xiàn)了不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖5是涉及本發(fā)明實(shí)施方式1的、表示利用備用輸出電路檢測(cè)通常的輸出電路中 的故障時(shí)的結(jié)構(gòu)的方塊圖。圖6是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第1故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 1個(gè)過(guò)程的流程圖。圖7是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第1故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 2個(gè)過(guò)程的流程圖。圖8是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第1故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 3個(gè)過(guò)程的流程圖。圖9是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第1故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 4個(gè)過(guò)程的流程圖。圖10是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第1故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 5個(gè)過(guò)程的流程圖。圖11是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第1故障檢測(cè)方法之后進(jìn)行自行修復(fù)時(shí)的 順序的流程圖。圖12是涉及本發(fā)明實(shí)施方式1的、說(shuō)明顯示裝置的自接通電源到進(jìn)行動(dòng)作確認(rèn)測(cè) 試而轉(zhuǎn)入通常工作為止的處理順序的流程圖。圖13是涉及本發(fā)明實(shí)施方式1的、表示在輸出電路中以相鄰的2個(gè)輸出電路為一 組進(jìn)行故障檢測(cè)的結(jié)構(gòu)的方塊圖。圖14是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 1個(gè)過(guò)程的流程圖。圖15是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 2個(gè)過(guò)程的流程圖。圖16是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 3個(gè)過(guò)程的流程圖。
圖17是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 4個(gè)過(guò)程的流程圖。圖18是涉及本發(fā)明實(shí)施方式1的、說(shuō)明第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試的第 5個(gè)過(guò)程的流程圖。圖19是涉及本發(fā)明實(shí)施方式1的、表示將判定為不良的輸出電路作為無(wú)效電路進(jìn) 行自行修復(fù)時(shí)的順序的流程圖。圖20是涉及本發(fā)明實(shí)施方式2的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖21是涉及本發(fā)明實(shí)施方式2的、表示集成電路中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖22是涉及本發(fā)明實(shí)施方式2的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖23是涉及本發(fā)明實(shí)施方式2的、表示集成電路中出現(xiàn)了不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖24是涉及本發(fā)明實(shí)施方式3的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖25是涉及本發(fā)明實(shí)施方式3的、表示集成電路中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖26是涉及本發(fā)明實(shí)施方式3的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖27是涉及本發(fā)明實(shí)施方式3的、表示集成電路中出現(xiàn)了不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖28是涉及本發(fā)明實(shí)施方式4的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖29是涉及本發(fā)明實(shí)施方式4的、表示集成電路中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖30是涉及本發(fā)明實(shí)施方式4的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖31是涉及本發(fā)明實(shí)施方式4的、表示集成電路中出現(xiàn)了不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖32是涉及本發(fā)明實(shí)施方式5的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖33是涉及本發(fā)明實(shí)施方式5的、表示指示用電路的結(jié)構(gòu)圖。圖34是涉及本發(fā)明實(shí)施方式5的、表示集成電路中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖35是涉及本發(fā)明實(shí)施方式5的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖36是涉及本發(fā)明實(shí)施方式5的、表示集成電路中發(fā)生了不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。
19
圖37是涉及本發(fā)明實(shí)施方式6的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖38是涉及本發(fā)明實(shí)施方式6的、表示集成電路中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖39是涉及本發(fā)明實(shí)施方式6的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖40是涉及本發(fā)明實(shí)施方式6的、表示集成電路中出現(xiàn)了不良輸出電路時(shí)的動(dòng)作 的時(shí)序圖。圖41是涉及本發(fā)明實(shí)施方式7的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖42是涉及本發(fā)明實(shí)施方式7的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖43是涉及本發(fā)明實(shí)施方式8的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖44是涉及本發(fā)明實(shí)施方式8的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖45是涉及本發(fā)明實(shí)施方式9的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖46是涉及本發(fā)明實(shí)施方式9的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的方 塊圖。圖47是涉及本發(fā)明實(shí)施方式10的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖48是涉及本發(fā)明實(shí)施方式10的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的 方塊圖。圖49是涉及本發(fā)明實(shí)施方式11的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖50是涉及本發(fā)明實(shí)施方式11的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的 方塊圖。圖51是涉及本發(fā)明實(shí)施方式12的、表示進(jìn)行通常動(dòng)作時(shí)的集成電路結(jié)構(gòu)的方塊 圖。圖52是涉及本發(fā)明實(shí)施方式12的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路狀態(tài)的 方塊圖。圖53是表示現(xiàn)有技術(shù)中的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路結(jié)構(gòu)的方塊圖。圖54是表示現(xiàn)有例中具備移位寄存器、鎖存電路、保持電路以及輸出電路的液晶 驅(qū)動(dòng)用半導(dǎo)體集成電路的具體結(jié)構(gòu)的方塊圖。圖55是表示現(xiàn)有技術(shù)中的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的動(dòng)作的時(shí)序圖。圖56是表示現(xiàn)有技術(shù)中的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路結(jié)構(gòu)的方塊圖。圖57是具備指示用電路、鎖存電路、保持電路的液晶驅(qū)動(dòng)用半導(dǎo)體集成電路的具 體結(jié)構(gòu)的圖。
圖58是表示指示用電路結(jié)構(gòu)的圖。
圖59是表示指示用電路動(dòng)作的時(shí)序圖。
[附圖標(biāo)記說(shuō)明]
1_1 1_20 運(yùn)算放大器(比較單元)
2a、2b開關(guān)
3_1 3_20 判定電路(判定單元)
4_1 4_20 判定標(biāo)記
5_1 5_20 上拉電路/下拉電路
10集成電路(驅(qū)動(dòng)電路)
20,20'>20"移位寄存器(選擇單元)
11_1 ‘11_24 輸出電路(輸出部)
DAC_1 ‘ DAC_18數(shù)模轉(zhuǎn)換器
DF_1DF_27 D-觸發(fā)器
DLA_1 ‘ DLA_19鎖存電路
DLA_R1 DLA_R8鎖存電路
DLA_G1 DLA_G8鎖存電路
DLA_B1 DLA_B8鎖存電路
DLB_1 ‘-DLB_19保持電路
DLB_R1 DLB_R8保持電路
DLB_G1 DLB_G8保持電路
DLB_B1 DLB_B8保持電路
OUTl0UT18 輸出端子(輸出端子、子輸出端子)
SffAl ‘SWA28 開關(guān)
SffBl .SffB 18 開關(guān)
具體實(shí)施例方式下面參照附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明，然而本發(fā)明的范圍并不受這些說(shuō)明約束， 對(duì)于以下的例示以外，也可以在不損害本發(fā)明的主旨的范圍中適當(dāng)?shù)刈兏鴮?shí)施。[實(shí)施方式1]以下，參照?qǐng)D1 圖19對(duì)本發(fā)明的實(shí)施方式1進(jìn)行說(shuō)明。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D1說(shuō)明本實(shí)施方式所涉及的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下稱“集 成電路”)10的結(jié)構(gòu)。另外，為了便于說(shuō)明，作為示例，集成電路10采用的是，使用相當(dāng)于圖 53所示出的，作為現(xiàn)有例進(jìn)行說(shuō)明的具有18個(gè)輸出的集成電路，當(dāng)然，集成電路10的輸出 并不局限于18個(gè)。圖1是表示進(jìn)行通常動(dòng)作時(shí)的集成電路10(驅(qū)動(dòng)電路)的結(jié)構(gòu)的方塊圖。如圖 1所示，集成電路10包括液晶驅(qū)動(dòng)用信號(hào)輸出端子OUTl 0UT18(以下簡(jiǎn)稱輸出端子 OUTl 0UT18，統(tǒng)稱時(shí)稱為輸出端子OUT) ；D-觸發(fā)器_1 D-觸發(fā)器_19(以下簡(jiǎn)稱DF_1 DF_27,統(tǒng)稱時(shí)稱為DF)；鎖存電路DLA_1 DLA_18與備用的鎖存電路DLA_19 (以下，統(tǒng)稱包含備用的所有鎖存電路時(shí)稱為鎖存電路DLA)；保持電路DLB_1 DLA_18與備用的保持 電路DLB_19(以下，統(tǒng)稱包含備用的所有保持電路時(shí)稱為保持電路DLB)；輸出電路11_1 11_18與備用的輸出電路11_19(以下，統(tǒng)稱包含備用的所有輸出電路時(shí)稱為輸出電路11)； 18個(gè)開關(guān)SWAl SWA18(以下，統(tǒng)稱時(shí)稱為開關(guān)SWA) ；18個(gè)開關(guān)SWBl SWB18(以下，統(tǒng) 稱時(shí)稱為開關(guān)SWB)。另外，集成電路10是，通過(guò)各輸出端子OUT來(lái)驅(qū)動(dòng)顯示裝置所具備的 圖像信號(hào)線的電路，集成電路10也可以包含在顯示裝置中。各DF串聯(lián)連接而構(gòu)成移位寄存器20 (選擇單元)。從而，該移位寄存器20，根據(jù) 從SP信號(hào)線以及CLK信號(hào)線輸入的啟動(dòng)脈沖信號(hào)(以下稱SP信號(hào))以及時(shí)鐘信號(hào)(以下 稱CLK信號(hào))，從各DF向各鎖存電路DLA依次輸出脈沖信號(hào)，并選擇用于獲取灰階數(shù)據(jù)的鎖 存電路DLA。在此，各鎖存電路DLA，根據(jù)的脈沖信號(hào)(以下稱選擇信號(hào))被依次輸入的動(dòng)作， 同步于該選擇信號(hào)的輸入定時(shí)，通過(guò)DATA信號(hào)線依次獲取對(duì)應(yīng)于各輸出端子OUT的灰階數(shù) 據(jù)。各鎖存電路DLA將獲取的灰階數(shù)據(jù)輸出給分別與其相連接的保持電路DLB。各保持電 路DLB對(duì)被輸出的灰階數(shù)據(jù)進(jìn)行保持后，將基于來(lái)自LS信號(hào)線的數(shù)據(jù)負(fù)載信號(hào)(以下稱LS 信號(hào))而保持的灰階數(shù)據(jù)，輸出給分別連接的各輸出電路11。輸出電路11分別包括將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的DAC(Digital Analog Converter ；數(shù)模轉(zhuǎn)換器)電路(未圖示)；具有緩沖電路功能的運(yùn)算放大器(未圖示)；對(duì) 輸出電路的動(dòng)作的良好與否進(jìn)行判定的判定電路；以及，表示由判定電路判定出的動(dòng)作的 良好與否的判定標(biāo)記。各輸出電路11輸出表示自電路是否良好的Flag。舉1個(gè)輸出電路11為例，當(dāng)輸 出電路11_1發(fā)生不良時(shí)，該輸出電路11_1輸出表示為“1”的Flagl，當(dāng)輸出電路11_1正常 時(shí)，該輸出電路11_1則輸出表示為“0”的Flagl。同樣地，輸出電路11_2 10_18也會(huì)分 別輸出表示自電路的良好與否的Flag2 FlaglS。另外，關(guān)于判定每個(gè)輸出電路的動(dòng)作是 否良好的電路結(jié)構(gòu)以及判定動(dòng)作，將在后文中說(shuō)明。如圖1所示，開關(guān)SWAl SWA18是用于切換各DF的輸入對(duì)象的開關(guān)，該開關(guān) SffAl SWA18的各自的切換由各輸出電路11輸出的Flagl Flagl8的值所控制。具體地 說(shuō)，當(dāng)來(lái)自第i個(gè)輸出電路ll_i的Flagi為“1”時(shí)，將第i+Ι個(gè)DF_i的輸入對(duì)象作為第i 個(gè)DF_i的輸入，當(dāng)Flagi為“0”時(shí)，將第i+Ι個(gè)DF_i的輸入對(duì)象作為第i個(gè)DF_i的輸出。 另外，上述i是滿足以下關(guān)系即1 < i < 18的整數(shù)，在下述說(shuō)明中也一樣。以開關(guān)SWA7為 例，開關(guān)SWA7被輸出自輸出電路11_7的Flag7的值所控制，當(dāng)Flag7為“1”時(shí)，開關(guān)SWA7 將DF_8的輸入連接到DF_7的輸入上。另一方面，當(dāng)Flag7為“0”時(shí)，開關(guān)SWA7將DF_8的 輸入連接到DF_7的輸出上。而且，如圖1所示，開關(guān)SWBl SWB18(連接切換單元)用于切換各輸出端子 OUTl 0UT18的連接對(duì)象，這些開關(guān)SWBl SWB18的各自的切換，由根據(jù)Flagl Flagl8 求得的Flag_Xl Flag_X18的值所控制。在此，F(xiàn)lag_Xl Flag_X18是，利用圖1所示的 邏輯式，并通過(guò)未圖示的控制電路所求得的。以下具體地說(shuō)明開關(guān)SWB的動(dòng)作。以邏輯或 (OR)的關(guān)系組合Flagl Flagi而成的Flag_Xi為“ 1”時(shí)，第i個(gè)開關(guān)SWBi將第i個(gè)輸 出端子OUTi連接到第i+Ι個(gè)輸出電路11」+1的輸出上。另一方面，當(dāng)Flag_Xi為“0”時(shí)， 第i個(gè)開關(guān)SWBi將第i個(gè)輸出端子OUTi連接到第i個(gè)輸出電路11」的輸出上。以開關(guān)SWB7為例，在開關(guān)SWB7被Flag_X7的值所控制，且Flag_X7為“ 1 ”時(shí)，開關(guān)SWB7將輸出端 子0UT7連接到輸出電路11_8的輸出上。另一方面，在Flag_X7為“0”時(shí)，開關(guān)SWB7將輸 出端子0UT7連接到輸出電路11_7的輸出上。另外，在圖1示出的集成電路10中，鎖存從外部輸入的灰階數(shù)據(jù)的鎖存電路 DLA_1 DLA_18以及保持電路DLB_1 DLB_18，對(duì)于1個(gè)輸出端子OUT，各分別是1個(gè)電 路，然而，被輸入的灰階數(shù)據(jù)為6比特時(shí)各自需要6個(gè)電路，8比特時(shí)各自需要8個(gè)電路。另 外，在本實(shí)施方式中，考慮到說(shuō)明的簡(jiǎn)潔化，鎖存電路DLA以及保持電路DLB，對(duì)于1個(gè)輸出 端子OUT分別是一個(gè)電路。(通常動(dòng)作)其次，說(shuō)明在集成電路10中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作，即通常的動(dòng)作。未出現(xiàn)不良的輸出電路時(shí)，輸出電路11_1 11_18中的Flag_l Flag_18均為 “0”。從而，以邏輯或的關(guān)系組合Flagl Flagl8而成的Flag_Xl FlagX18也均為“0”。 因此，集成電路10中的開關(guān)SWAl SWA18以及開關(guān)SWBl SWB18的均具有如圖1所示的 連接，集成電路10形成為圖54所示的與現(xiàn)有技術(shù)中的電路相同的結(jié)構(gòu)。以下，參照?qǐng)D2說(shuō)明集成電路10的通常動(dòng)作。圖2是集成電路10中未出現(xiàn)不良 的輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。首先，在DF_1的輸入部D中，有表示集成電路10的動(dòng)作開始的“H”的SP信號(hào)輸 入。DF_1在CLK信號(hào)的上升沿獲取SP信號(hào)的值“H”，并從自身的輸出部Q輸出“H”的選擇 信號(hào)。如圖2所示，在CLK信號(hào)的其次的上升沿中，SP信號(hào)會(huì)變成“L”，因此，DF_1的輸出 部Q也會(huì)變成“L”。另夕卜，在圖2中，將DF_1 DF_18的各自的選擇信號(hào)表示為Q(DF_1) Q(DF_18)。各DF的輸出部Q連接在下一級(jí)DF的輸入部D上，DF_1乃至DF_18構(gòu)成移位寄存 器20。即，在來(lái)自DF_1的選擇信號(hào)Q(DF_1)變成“L”之前，在CLK信號(hào)的下降沿，由DF_2 輸出“H”的Q(DF_2)，其后Q(DF_1)變成“L”。同樣在DF_2 DF_18中也進(jìn)行此種動(dòng)作處 理，如圖2所示，各DF同步于CLK信號(hào)的下降沿向分別連接在自身的輸出部Q上的各個(gè)鎖 存電路DLA依次輸出選擇信號(hào)。其次，鎖存電路DLA_1將來(lái)自DLA_1的選擇信號(hào)輸入至柵極端子Q上。鎖存電路 DLA_1，在其柵極部G中被輸入“H”的期間，通過(guò)自電路的輸入部D獲取灰階數(shù)據(jù)，并將獲取 的灰階數(shù)據(jù)通過(guò)自電路的輸出部Q而輸出給保持電路DLB_1。在此，鎖存電路DLA_1保持被 輸入的選擇信號(hào)的下降沿時(shí)刻的灰階數(shù)據(jù)D1，在被輸入的選擇信號(hào)變成“L”之后，也將所 保持的灰階數(shù)據(jù)Dl通過(guò)輸出部Q輸出給保持電路DLB_1。另外，CLK信號(hào)以及灰階數(shù)據(jù)相 互進(jìn)行同步，集成電路10中，按照每個(gè)CLK信號(hào)的下降沿，依次有與各輸出端子OUT對(duì)應(yīng)的 灰階數(shù)據(jù)輸入。另外，圖2所示的灰階數(shù)據(jù)Dl D18是，分別與輸出端子OUTl 0UT18的 各個(gè)端子相對(duì)應(yīng)的灰階數(shù)據(jù)。并且，在圖2中，將各鎖存電路DLA的輸出部Q的輸出表示為 Q(DLA_1) Q(DLA_18)。而且，鎖存電路DLA_2 DLA_18與鎖存電路DLA_1相同，在被輸入自DF_2 DF_18 的各選擇信號(hào)成為“H”的期間，通過(guò)DATA信號(hào)線，依次獲取各灰階數(shù)據(jù)D2 D18，選擇信號(hào) 變成“L”之后，也將所獲取的各灰階數(shù)據(jù)D2 D18輸出給分別與其連接的保持電路DLB。 此時(shí)，保持電路DLB_2 DLB_18的輸入部D中，輸入有由各鎖存電路DLA輸出的各灰階數(shù)
23據(jù)Dl D18。另外，在圖2中，將鎖存電路DLA_1 DLA_18通過(guò)個(gè)輸出部Q輸出的信號(hào)表 示為 Q(DLA_1) Q(DLA_18)。另外，圖2中未表示上述動(dòng)作之后的動(dòng)作，簡(jiǎn)單地說(shuō)，所有的鎖存電路DLA分別獲 取灰階數(shù)據(jù)Dl D18之后，集成電路10向各保持電路DLB的柵極部G輸出“H”的LS信號(hào)。 各保持電路DLB在有“H”的LS信號(hào)被輸入時(shí)，將輸入到自電路的輸入部D中的各灰階數(shù)據(jù) Dl D8輸出給各輸出部Q。由此，輸出電路11_1 11_18中被輸入由鎖存電路DLA_1 DLA_18依次獲取的各灰階數(shù)據(jù)Dl D18。而且，輸出電路11_1 11_18分別將被輸入的 灰階數(shù)據(jù)Dl D18轉(zhuǎn)換成灰階電壓，緩沖轉(zhuǎn)換的灰階電壓，并將對(duì)應(yīng)于灰階數(shù)據(jù)Dl D18 的灰階電壓分別輸出至輸出端子OUTl 0UT18中。另外，通過(guò)CLK信號(hào)或者LS信號(hào)的輸入，作為備用電路的DF_19、鎖存電路 DLA_19、保持電路DLB_19也進(jìn)行動(dòng)作。然而，輸出電路11_19不與輸出端子OUTl 0UT18 中的任意一個(gè)端子相連接，對(duì)來(lái)自輸出端子OUTl 0UT18的輸出波形不產(chǎn)生影響。因此， 在上述說(shuō)明中，省略了作為備用電路的DF_19、鎖存電路DLA_19、保持電路DLB_19的動(dòng)作的 說(shuō)明。(自行修復(fù)動(dòng)作)以下，參照?qǐng)D3以及圖4，說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常，且Flag7 被該輸出電路11_7所具備的判定電路設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖3是涉及 本實(shí)施方式的、表示進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)的圖，圖4是表示集成電路 10中出現(xiàn)不良輸出電路時(shí)的動(dòng)作的時(shí)序圖。首先，如圖3所示，在集成電路10中，輸出電路11_7發(fā)生不良，F(xiàn)lag7被設(shè)定為 “1”。而且，根據(jù)邏輯或的關(guān)系(參照?qǐng)Dl)，F(xiàn)lag_Xl Flag_X6為“0”，組合Flag7而成的 Flag_X7 Flag_X18 為 “ 1 ”。由于Flag_Xl Flag_X6為“0”，因此開關(guān)SWAl SWA6以及開關(guān)SWBl SWB6進(jìn) 行與已說(shuō)明的通常動(dòng)作相同的動(dòng)作。從而，在此省略說(shuō)明DF_1 DF_6、鎖存電路DLA_1 DLA_6、保持電路DLB_1 DLB_6以及輸出電路11_1 11_6中的動(dòng)作。另一方面，由于Flag7被設(shè)定為“1”，因此，SWA7將DF_8的輸入部D的連接對(duì)象 從DF_7的輸出部Q切換為DF_6的輸出部Q。如圖4所示，通過(guò)進(jìn)行SWA7的切換，DF_7以 及DF_8在同一時(shí)刻，也就是說(shuō)，同步于灰階數(shù)據(jù)D7的輸入定時(shí)，分別向的鎖存電路DLA_7 以及DLA_8輸出選擇信號(hào)。由此，鎖存電路DLA_7以及DLA_8共同獲取灰階數(shù)據(jù)D7。而 且，DF_9 DF_19分別同步于灰階數(shù)據(jù)D8 D18的輸入定時(shí)，將選擇信號(hào)輸出給鎖存電路 DLA_9 DLA_19。由此，鎖存電路DLA_9獲取灰階數(shù)據(jù)D8，鎖存電路DLA_10獲取灰階數(shù)據(jù) D9，以此類推，鎖存電路DLA_11 DLA_19分別獲取灰階數(shù)據(jù)DlO D18。S卩，與進(jìn)行通常動(dòng) 作時(shí)的情況相比，鎖存電路DLA_8 DLA_19分別獲取錯(cuò)開了一個(gè)級(jí)的灰階數(shù)據(jù)D7 D18。 另外，在圖4中，把來(lái)自各DF的選擇信號(hào)表示為Q (DF_1) Q (DF_19)，把來(lái)自各鎖存電路 DLA的輸出部的輸出表示為Q(DLA_1) Q(DLA_18)。而且，由于Flag_X7是“1”，因此，開關(guān)SWB7將輸出端子0UT7的連接對(duì)象從輸出 電路11_7的輸出切換為輸出電路11_8的輸出。從而，輸出自不良的輸出電路11_7的灰 階電壓不會(huì)輸出到任何輸出端子OUT上。并且，輸出端子0UT7上被輸入有來(lái)自輸出電路 11_8的與灰階數(shù)據(jù)D7相對(duì)應(yīng)的灰階電壓。并且，由于Flag_X8 Flag_X18為“1”，因此，開關(guān)SWB8 18分別對(duì)輸出端子0UT8與輸出電路11_9進(jìn)行連接，對(duì)輸出端子0UT9與輸出 電路11_10進(jìn)行連接，以此類推，分別在輸出端子0UT10 輸出端子0UT18上連接輸出電路 11_11 11_19。結(jié)果，分別對(duì)應(yīng)于灰階數(shù)據(jù)Dl D18的灰階電壓將分別被輸出至輸出端 子 OUTl 0UT18 上。如以上說(shuō)明，檢測(cè)出了輸出電路11、鎖存電路DLA以及保持電路DLB的不良時(shí)，切 換各DF的輸入部D的連接對(duì)象的同時(shí)，還切換輸出電路11_1 11_19與輸出端子OUTl 0UT18的連接，以此斷開被判定為不良的輸出電路11、鎖存電路DLA以及保持電路DLB，而 且，通過(guò)依次移位到正常的電路上，并增設(shè)備用電路來(lái)實(shí)現(xiàn)可進(jìn)行自行修復(fù)的結(jié)構(gòu)。(輸出電路的故障檢測(cè))以下，說(shuō)明對(duì)集成電路10中的輸出電路11_1 11_18進(jìn)行故障檢測(cè)的方法。該 故障的檢測(cè)方法是，在輸出電路11_1 11_18各自所具備的運(yùn)算放大器中，通過(guò)對(duì)作為基 準(zhǔn)的電壓與由輸出電路11_1 11_18各自具備的DAC電路所輸出的電壓進(jìn)行比較來(lái)進(jìn)行 的。輸出電路11_1 11_18的故障的檢測(cè)方法包括“第1故障檢測(cè)方法”以及“第2故障 檢測(cè)方法”，所謂“第1故障檢測(cè)方法”是，比較由備用輸出電路11_19具備的DAC電路所輸 出的電壓與由輸出電路11_1 11_18各自具備的DAC電路所輸出的電壓來(lái)進(jìn)行判斷的方 法，所謂“第2故障檢測(cè)方法”是，相互比較由輸出電路11_1 11_18各自具備的DAC電路 所輸出的電壓來(lái)進(jìn)行判斷的方法。(第1故障檢測(cè)方法)以下，參照?qǐng)D5 圖12，對(duì)比較由備用輸出電路11_19具備的DAC電路所輸出的電 壓與由輸出電路11_1 11_18各自具備的DAC電路所輸出的電壓來(lái)進(jìn)行判斷的第1故障 檢測(cè)方法進(jìn)行說(shuō)明。圖5中表示的是，使用備用的輸出電路11_19對(duì)通常的輸出電路11_1 11_18中 的故障進(jìn)行檢測(cè)的結(jié)構(gòu)。在圖5中，由DAC_1、運(yùn)算放大器1_1、開關(guān)2、2b、判定電路3_1、 判定標(biāo)記4_1以及上拉/下拉電路5_1所構(gòu)成的電路塊對(duì)應(yīng)于圖1的輸出電路11_1 ；由 DAC_2、運(yùn)算放大器1_2、開關(guān)2、2b、判定電路3_2、判定標(biāo)記4_2以及上拉/下拉電路5_2所 構(gòu)成的電路塊對(duì)應(yīng)于圖1的輸出電路11_2 ；由DAC_3、運(yùn)算放大器1_3、開關(guān)2、2b、判定電路 3_3、判定標(biāo)記4_3以及上拉/下拉電路5_3所構(gòu)成的電路塊對(duì)應(yīng)于圖1的輸出電路11_3 ； 由DAC_19以及運(yùn)算放大器1_19所構(gòu)成的電路塊對(duì)應(yīng)于圖1的備用的輸出電路11_19。圖5所示的電路作為圖1中進(jìn)行自行修復(fù)動(dòng)作的集成電路10的一部分結(jié)構(gòu)而被 裝配到集成電路10中，而各輸出電路11則連接到可切換相鄰2個(gè)輸出電路的輸出的開關(guān) 上。例如，輸出端子OUTl連接到可切換輸出電路11_1以及輸出電路11_2的輸出的開關(guān)上； 輸出端子0UT2連接到可切換輸出電路11_2以及輸出電路11_3的輸出的開關(guān)上。另外，為了便于說(shuō)明，在圖5中只表示了輸出電路11_1 11_3以及備用的輸出 電路11_19，但是故障的檢測(cè)是對(duì)所有通常的輸出電路11_1 11_18進(jìn)行的，各輸出電路 11_1 11_18也具備與輸出電路11_1 11_3相同的電路。集成電路10具備鎖存電路DLA_1 DLA_3、保持電路DLB_1 DLB_3、輸出電路 11_1 11_3以及開關(guān)2a與2b。而且，集成電路10還具備作為備用電路的鎖存電路DLA_19、 保持電路DLB_19以及輸出電路11_19。鎖存電路DLAl DLA_3中， 過(guò)DATA信號(hào)線有分別對(duì)應(yīng)于輸出端子OUTl 0UT3的灰階數(shù)據(jù)被輸入。而且，灰階數(shù)據(jù)通過(guò)保持電路DLB_1 DLB_3輸入到輸出電路11_1 11_3中，并在輸出電路11_1 11_3中從數(shù)字灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)。而且，多個(gè)開關(guān)2a根據(jù)test信號(hào)切換成ON或OFF，多個(gè)開關(guān)2b根據(jù)test信號(hào)切 換成ON或OFF。另外，開關(guān)2a以及2b在有“H”的信號(hào)輸入時(shí)成為0N，在有“L”的信號(hào)輸 入時(shí)成為OFF。(不進(jìn)行不良判定時(shí)的動(dòng)作)以下，繼續(xù)參照?qǐng)D5，對(duì)不進(jìn)行不良判定時(shí)的動(dòng)作，即顯示裝置輸出灰階電壓的、進(jìn) 行顯示驅(qū)動(dòng)時(shí)的通常動(dòng)作進(jìn)行說(shuō)明。進(jìn)行通常動(dòng)作時(shí)，test信號(hào)為“L”，testB信號(hào)為“H”。此時(shí)，開關(guān)2a處于OFF狀 態(tài)，開關(guān)2b處于ON狀態(tài)。由此，鎖存電路DLA_1 DLA_3中有來(lái)自DF_1 DF_3的選擇信 號(hào)輸入，鎖存電路DLA_19中有來(lái)自DF_19的選擇信號(hào)輸入。鎖存電路DLA_1 DLA_19，同步于被輸入的選擇信號(hào)，并通過(guò)DATA信號(hào)線從灰階 數(shù)據(jù)的輸入端子獲取對(duì)應(yīng)于自電路的灰階數(shù)據(jù)。保持電路DLB_1 DLB_19基于LS信號(hào)輸 出鎖存電路DLA_1 DLA_19所獲取的灰階數(shù)據(jù)。其后，DAC_1 DAC_19分別從保持電路DLB_1 DLB_19那里接收灰階數(shù)據(jù)。之后， DAC_1 DAC_19將數(shù)字灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓，并輸出到運(yùn)算放大器1_1 1_19的正 極性輸入端子中。在此，由于開關(guān)2b處于ON狀態(tài)，因此，運(yùn)算放大器1_1 1_19的輸出會(huì) 負(fù)反饋到自裝置的負(fù)極性輸入端子中。由此，運(yùn)算放大器1_1 1_19作為電壓跟隨器進(jìn)行 動(dòng)作。從而，針對(duì)來(lái)自DAC_1 DAC_19的灰階電壓，運(yùn)算放大器1_1 1_19起到緩沖器的 作用，并將輸入到自裝置的正極性輸入端子中的灰階電壓輸出到對(duì)應(yīng)的輸出端子OUTl OUT 19 中。根據(jù)以上說(shuō)明，將包含串聯(lián)連接在每個(gè)輸出端子OUT上的鎖存電路DLA與保持電 路DLB與DAC與運(yùn)算放大器的電路塊作為輸出電路塊(圖像信號(hào)輸出部)的情況下，各輸 出電路塊的作用目的在于，將從灰階數(shù)據(jù)的輸入端子輸入的灰階數(shù)據(jù)轉(zhuǎn)換為用于驅(qū)動(dòng)顯示 裝置的灰階電壓，并將轉(zhuǎn)換的灰階電壓通過(guò)輸出端子OUT輸出到顯示裝置中。(向動(dòng)作確認(rèn)測(cè)試的切換)切換向進(jìn)行DAC_1 DAC_3的動(dòng)作確認(rèn)的動(dòng)作確認(rèn)測(cè)試時(shí)，將test信號(hào)設(shè)定為 “H”，將testB設(shè)定為“L”。首先，開關(guān)2a處于ON狀態(tài)，備用的鎖存電路DLA_19中會(huì)輸入作 為動(dòng)作確認(rèn)測(cè)試用STR信號(hào)的TSTRl信號(hào)，鎖存電路DLA_1 DLA_3中會(huì)輸入作為動(dòng)作確 認(rèn)測(cè)試用STR信號(hào)的TSTR2信號(hào)。而且，運(yùn)算放大器1_1 1_3的負(fù)極性輸入端子上會(huì)輸 入來(lái)自備用的DAC_19的灰階電壓。還有，開關(guān)2b處于OFF狀態(tài)后，運(yùn)算放大器1_1 1_3 的輸出向自裝置的負(fù)極性輸入端子的負(fù)反饋被切斷。其結(jié)果，運(yùn)算放大器1_1 1_3成為 對(duì)來(lái)自串聯(lián)連接于自裝置的正極性輸入端子上的DAC_1 DAC_3的輸出電壓與來(lái)自作為備 用DAC電路的DAC_19的輸出電壓進(jìn)行比較的比較器。此外，test信號(hào)以及testB信號(hào)是由控制電路(未圖示)所輸出的，該控制電路 可進(jìn)行動(dòng)作確認(rèn)測(cè)試的切換，以及對(duì)動(dòng)作確認(rèn)測(cè)試的動(dòng)作進(jìn)行控制。而且，該控制電路也是 在動(dòng)作確認(rèn)測(cè)試中對(duì)通過(guò)DATA信號(hào)線輸入的灰階數(shù)據(jù)以及LS進(jìn)行控制的電路。并且，該 控制電路可以是與控制通常動(dòng)作中的灰階數(shù)據(jù)、LS信號(hào)、CLK信號(hào)的控制電路相同的電路， 也可以是不同的電路。
(第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試1)以下，參照?qǐng)D6說(shuō)明動(dòng)作確認(rèn)測(cè)試的第1個(gè)過(guò)程。圖6是說(shuō)明第1故障檢測(cè)方法 中第1個(gè)過(guò)程的流程圖。如上所述，圖5中只示出了輸出電路11_1 11_3以及備用的輸出電路11_19，但 故障的檢測(cè)是針對(duì)圖1所示的所有通常的輸出電路11_1 11_18進(jìn)行的。下面，說(shuō)明一下 進(jìn)行輸出電路11_1 11_18所包含的DACl DAC18的不良判定，并檢測(cè)輸出電路11_1 11_18的故障的方法。另外，圖1所示的輸出電路11_1 11_18分別由運(yùn)算放大器1_1 1_18、判定電 路3_1 3_18、判定標(biāo)記4_1 4_18以及上拉/下拉電路5_1 5_18所構(gòu)成。在圖6所示的步驟S21(以下簡(jiǎn)稱“S21”)中，將test信號(hào)設(shè)定為“H”，將testB 設(shè)定為“L”。如上所述，從S21開始，運(yùn)算放大器1_1 1_18起到比較器的作用。接著，在S22中，對(duì)未圖示的控制電路所具備的計(jì)數(shù)器m進(jìn)行初始化使之對(duì)零。而 且，控制電路激活TSTRl信號(hào)，并通過(guò)DATA信號(hào)線將計(jì)數(shù)器m的值所對(duì)應(yīng)的m級(jí)的灰階數(shù) 據(jù)，即在此是0級(jí)的灰階數(shù)據(jù)，導(dǎo)入至備用的鎖存電路DAL_19中。并且，控制電路激活TSTR2 信號(hào)，并通過(guò)DATA信號(hào)線將對(duì)計(jì)數(shù)器m的值進(jìn)行加1計(jì)數(shù)所獲得的m+1級(jí)的灰階數(shù)據(jù)，即 在此是1級(jí)的灰階數(shù)據(jù)，保存至鎖存電路DLA_1 DLA_18中。接著，備用的保持電路DLB_19基于LS信號(hào)從鎖存電路DAL_19中獲取0級(jí)的灰階 數(shù)據(jù)。并且，DAC_19從保持電路DLB_19輸入灰階數(shù)據(jù)，并將0級(jí)的灰階電壓輸出到運(yùn)算放 大器1_1 1_18的負(fù)極性輸入端子中(S23)。另一方面，保持電路DLB_1 DLB_18基于 LS從鎖存電路DLA_1 DLA_18獲取1級(jí)的灰階數(shù)據(jù)。并且，DAC_1 DAC_18從保持電路 DLB_1 DLB_18輸入灰階數(shù)據(jù)。DAC_1 DAC_18向串聯(lián)連接于自電路上的各運(yùn)算放大器 1_1 1_18的正極性輸入端子輸出1級(jí)的灰階電壓(S23)。另外，本發(fā)明的集成電路是輸 出η級(jí)的灰階電壓的電路，0級(jí)的灰階電壓是最低的電壓值，灰階η的灰階電壓是最高的電 壓值。接著，運(yùn)算放大器1_1 1_18對(duì)輸入到正極性輸入端子上的來(lái)自DAC_1 DAC_18 的灰階電壓與輸入到負(fù)極性輸入端子上的來(lái)自DAC_19的灰階電壓進(jìn)行比較(S24)。具體 地，運(yùn)算放大器1_1 1_18向自身的正極性輸入端子輸入1級(jí)的灰階電壓，向自身的負(fù)極 性輸入端子輸入0級(jí)的灰階電壓。在此，DAC_1 DAC_18處于正常時(shí)，由于1級(jí)的灰階電 壓高于0級(jí)的灰階電壓，因此，運(yùn)算放大器1_1 1_18輸出“H”電平的信號(hào)。此時(shí)，若運(yùn)算 放大器1_1 1_18的輸入是“L”電平的信號(hào)，則DAC_1 DAC_18為不良電路。接著，判定電路3_1 3_18輸入來(lái)自運(yùn)算放大器1_1 1_18的輸出信號(hào)，并對(duì)被 輸入的信號(hào)的電平與自電路所存儲(chǔ)的預(yù)期值進(jìn)行比較。另外，判定電路3_1 3_18所存儲(chǔ) 的預(yù)期值是由控制電路提供的。在該動(dòng)作確認(rèn)測(cè)試1中，判定電路3_1 3_18把預(yù)期值作 為“H”電平進(jìn)行存儲(chǔ)。此時(shí)，當(dāng)從運(yùn)算放大器1_1 1_18輸入的信號(hào)與存儲(chǔ)于判定電路3_1 3_18中 的預(yù)期值相同且為“H”電平時(shí)，判定電路3_1 3_18將判定DAC_1 DAC_18為正常電路。 另一方面，當(dāng)從運(yùn)算放大器1_1 1_18輸入的信號(hào)為“L”電平時(shí)，判定電路3_1 3_18將 判定DAC_1 DAC_18為不良電路，并向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記。在有判定電 路3_1 3_18所輸出的“H”標(biāo)記輸入時(shí)，判定標(biāo)記4_1 4_18將被輸入的“H”標(biāo)記存儲(chǔ)到自裝置的內(nèi)部存儲(chǔ)器中(S25)。另外，也可以是判定電路3_1 3_18輸入來(lái)自運(yùn)算放大器1_1 1_18的輸出信 號(hào)，在被輸入的信號(hào)為“H”電平時(shí)，向判定標(biāo)記4_1 4_18輸出“L”標(biāo)記；在被輸入的信號(hào) 為“L”電平時(shí)，向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記。這種情況下，判定標(biāo)記4_1 4_18 只要從判定電路3_1 3_18中被輸入過(guò)一次“H”標(biāo)記，則在其后即使判定電路3_1 3_18 輸入“L”標(biāo)記，判定標(biāo)記4_1 4_18也會(huì)繼續(xù)保持“H”標(biāo)記。而且，在被判斷為不良，且判 斷指示器4_1 4_18成為“H”時(shí)，也可以不進(jìn)行之后的判定動(dòng)作。其后，控制電路判定計(jì)數(shù)器m的值是否為n-l(S26)。在計(jì)數(shù)器m的值為n_l以下 時(shí)，對(duì)計(jì)數(shù)器m的值進(jìn)行加1計(jì)數(shù)，并重復(fù)進(jìn)行S23 S25步驟直到m值達(dá)到n_l為止。另 外，這里的η是可以由集成電路10輸出的灰階數(shù)。(第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試2)以下，參照?qǐng)D7說(shuō)明動(dòng)作確認(rèn)測(cè)試的第2個(gè)過(guò)程。圖7是涉及第1故障檢測(cè)方法 的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第2個(gè)過(guò)程的流程圖。首先，在動(dòng)作確認(rèn)測(cè)試1中，通常輸入到運(yùn)算放大器1_1 1_18的正極性輸入端 子上的灰階電壓比輸入到負(fù)極性輸入端子上的灰階電壓高，因此，在發(fā)生對(duì)DAC19只輸出 低電壓的故障或者對(duì)DAC_1 DAC_18只輸出高電壓的故障時(shí)，判定電路3_1 3_18就會(huì) 輸出表示正常的“L”標(biāo)記。從而，在動(dòng)作確認(rèn)測(cè)試2中進(jìn)行動(dòng)作確認(rèn)時(shí)，使輸入到運(yùn)算放大器1_1 1_18的 正極性輸入端子的灰階電壓低于輸入到負(fù)極性輸入端子的灰階電壓。首先，動(dòng)作確認(rèn)測(cè)試1終止后，對(duì)計(jì)數(shù)器m的值進(jìn)行初始化使其對(duì)零(S31)。其次， 控制電路激活TSTRl信號(hào)，并通過(guò)DATA信號(hào)線，將計(jì)數(shù)器m的值加1計(jì)數(shù)所獲得的m+1級(jí) 的灰階數(shù)據(jù)，即在此是1級(jí)的灰階數(shù)據(jù)，導(dǎo)入至備用的鎖存電路DLA_19中。并且，控制電路 激活TSTR2信號(hào)，并通過(guò)DATA信號(hào)線，將對(duì)計(jì)數(shù)器m所對(duì)應(yīng)的m級(jí)的灰階數(shù)據(jù)，即在此是0 級(jí)的灰階數(shù)據(jù)，導(dǎo)入至鎖存電路DLA_1 DLA_18中。 在此，與動(dòng)作確認(rèn)測(cè)試1的S23相同，DAC_19通過(guò)保持電路DLB_19輸入鎖存電路 DLA_19所保存的灰階數(shù)據(jù)。并且，DAC_19將被輸入的灰階數(shù)據(jù)所對(duì)應(yīng)的m+1級(jí)的灰階電 壓，即在此是1級(jí)的灰階電壓，輸出至運(yùn)算放大器1_1 1_18的負(fù)極性輸入端子中。另一 方面，DAC_1 DAC_18通過(guò)保持電路DLB_1 DLB_18輸入鎖存電路DLA_1 DLA_18所保 存的灰階數(shù)據(jù)。并且，DAC_1 DAC_18將被輸入的灰階數(shù)據(jù)所對(duì)應(yīng)的m級(jí)的灰階電壓，即 在此是0級(jí)的灰階電壓，輸出至串聯(lián)連接于自身上的運(yùn)算放大器1_1 1_18的正極性輸入 端子中(S32)。接著，運(yùn)算放大器1_1 1_18，對(duì)被輸入到正極性輸入端子中的來(lái)自DAC_1 DAC_18的0級(jí)的灰階電壓與被輸入到負(fù)極性輸入端子中的來(lái)自DAC_19的1級(jí)的灰階電壓 進(jìn)行比較(S33)。此時(shí)，若DAC_1 DAC_18為正常，則由于1級(jí)的灰階電壓高于0級(jí)的灰階 電壓，因此，運(yùn)算放大器1_1 1_18輸出“L”標(biāo)記的信號(hào)。此時(shí)，若運(yùn)算放大器1_1 1_18 輸出的是“H”電平的信號(hào)，則DAC_1 DAC_18為不良電路。接著，判定電路3_1 3_18對(duì)來(lái)自運(yùn)算放大器1_1 1_18的輸出信號(hào)的電平與 存儲(chǔ)于自電路中的預(yù)期值進(jìn)行比較。在該動(dòng)作確認(rèn)測(cè)試1中，判定電路3_1 3_18將預(yù)期 值作為“L”電平進(jìn)行存儲(chǔ)。此時(shí)，當(dāng)從運(yùn)算放大器1輸入的信號(hào)與存儲(chǔ)于判定電路3_1 3_18中的預(yù)期值相同且為“L”電平時(shí)，判定電路3_1 3_18將判定DAC_1 DAC_18為正 常電路。另一方面，當(dāng)從運(yùn)算放大器1_1 1_18輸入的信號(hào)為“H”時(shí)，判定電路3_1 3_18 將判定DAC_1 DAC_18為不良電路，并向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記。在有判定 電路3_1 3_18所輸出的“H”標(biāo)記輸入時(shí)，判定標(biāo)記4_1 4_18將被輸入的“H”標(biāo)記存 儲(chǔ)到自裝置的內(nèi)部存儲(chǔ)器中(S34)。之后，重復(fù)進(jìn)行S33 S34步驟直到m的值達(dá)到n-1為 止(S35，S36)。(第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試3)以下，參照?qǐng)D8說(shuō)明動(dòng)作確認(rèn)測(cè)試的第3個(gè)過(guò)程。圖8是涉及第1故障檢測(cè)方法 的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第3個(gè)過(guò)程的流程圖。在DAC_1 DAC_18中，發(fā)生輸出為斷路的故障時(shí)，運(yùn)算放大器1_1 1_18會(huì)持續(xù) 保持根據(jù)執(zhí)行完了的確認(rèn)測(cè)試的，輸入到運(yùn)算放大器1_1 1_18中的灰階電壓，因此在動(dòng) 作確認(rèn)測(cè)試1以及2中有時(shí)會(huì)檢測(cè)不出故障。從而，在動(dòng)作確認(rèn)測(cè)試3中，在運(yùn)算放大器 1_1 1_18的正極性輸入端子上連接了上拉/下拉電路5_1 5_18。由此，在DAC_1 DAC_18的輸出處于斷路狀態(tài)時(shí)，可以向運(yùn)算放大器1_1 1_18的正極性輸入端子輸入 低電壓。其結(jié)果，在DAC_1 DAC_18的輸出處于斷路狀態(tài)的情況下，換句話說(shuō)，不存在自 DAC_1 DAC_18的輸出的情況下，能夠防止運(yùn)算放大器1持續(xù)保持根據(jù)執(zhí)行完了的確認(rèn)測(cè) 試的，輸入到運(yùn)算放大器1中的灰階電壓的情況。動(dòng)作確認(rèn)測(cè)試3的具體過(guò)程如8所示。即，首先，對(duì)計(jì)數(shù)器m進(jìn)行初始化使其對(duì)零 (S41)。其次，上拉/下拉電路5_1 5_18對(duì)運(yùn)算放大器1_1 1_18的正極性輸入端子進(jìn) 行下拉(S42)。之后的S43 S47步驟，與上述已說(shuō)明的動(dòng)作確認(rèn)測(cè)試1的S23 S27步驟 相同，在此就省略其說(shuō)明。如以上所述，通過(guò)對(duì)運(yùn)算放大器1_1 1_18的正極性輸入端子進(jìn)行下拉，并進(jìn)行 動(dòng)作確認(rèn)測(cè)試1，在DAC_1 DAC_18的輸出處于斷路狀態(tài)的情況下，運(yùn)算放大器1_1 1_18 輸出“L”電平的信號(hào)。其結(jié)果，判定電路3_1 3_18根據(jù)被輸入的“L”電平的信號(hào)判定 DAC_1 DAC_18中存在故障，并由判定標(biāo)記4_1 4_18存儲(chǔ)“H”標(biāo)記。(第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試4)以下，參照?qǐng)D9說(shuō)明動(dòng)作確認(rèn)測(cè)試的第4個(gè)過(guò)程。圖9是涉及第1故障檢測(cè)方法 的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第4個(gè)過(guò)程的流程圖。動(dòng)作確認(rèn)測(cè)試4與動(dòng)作確認(rèn)測(cè)試3 —樣，也是為了對(duì)應(yīng)DAC_1 DAC_18的輸出處 于斷路狀態(tài)時(shí)的故障而進(jìn)行的。如同圖所示，首先對(duì)計(jì)數(shù)器m進(jìn)行初始化使其對(duì)零(S51)。 其次，上拉/下拉電路5_1 5_18對(duì)運(yùn)算放大器1_1 1_18的正極性輸入端子進(jìn)行上拉 (S52)。之后的S53 S57步驟，與上述已說(shuō)明的動(dòng)作確認(rèn)測(cè)試2的S32 S36步驟相同， 在此就省略其說(shuō)明。如以上所述，通過(guò)對(duì)運(yùn)算放大器1_1 1_18的正極性輸入端子進(jìn)行上拉，并進(jìn)行 動(dòng)作確認(rèn)測(cè)試2，在DAC_1 DAC_18的輸出處于斷路狀態(tài)的情況下，運(yùn)算放大器1_1 1_18 輸出“H”電平的信號(hào)。其結(jié)果，判定電路3_1 3_18根據(jù)被輸入的“H”電平的信號(hào)判定 DAC_1 DAC_18中存在故障，并由判定標(biāo)記4_1 4_18存儲(chǔ)“H”標(biāo)記。(第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試5)以下，參照?qǐng)D10說(shuō)明動(dòng)作確認(rèn)測(cè)試的第5個(gè)過(guò)程。圖10是涉及第1故障檢測(cè)方
29法的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第5個(gè)過(guò)程的流程圖。在DAC_1 DAC_18中，自裝置中相鄰的2個(gè)灰階有時(shí)會(huì)發(fā)生所謂短路的故障。若 相鄰的2個(gè)灰階發(fā)生短路，則DAC_1 DAC_18會(huì)輸出短路的2個(gè)灰階的中間電壓。發(fā)生這 種故障時(shí)，DAC_1 DAC_18所輸出的灰階電壓與正常情況相比，不會(huì)錯(cuò)開1灰階以上的電 壓。從而，在動(dòng)作確認(rèn)測(cè)試1 4中，無(wú)法檢測(cè)出這種故障。對(duì)此，動(dòng)作確認(rèn)測(cè)試5的目的 在于，檢測(cè)出這種DAC_1 DAC_18中的相鄰的2個(gè)灰階的短路。如同圖所示，控制電路首先對(duì)計(jì)數(shù)器m進(jìn)行初始化使其對(duì)零(S61)。其次，激活 TSTRl以及TSTR2，并通過(guò)DATA信號(hào)線由鎖存電路DLA_19以及鎖存電路DLA_1 DLA_18 輸入m級(jí)的灰階數(shù)據(jù)，即在此是0級(jí)的灰階數(shù)據(jù)。接著，DAC_19以及DAC_1 DAC_18通過(guò) 保持電路DLB_19以及保持電路DLB_1 DLB_18，從鎖存電路DLA_19以及DLA_1 DLB_18 獲取0級(jí)的灰階數(shù)據(jù)。并且，DAC_19以及DAC_1 DAC_18向運(yùn)算放大器1_1 1_18的正 極性輸入端子以及負(fù)極性輸入端子輸出0級(jí)的灰階電壓(S62)。接著，通過(guò)開關(guān)(未圖示)，使各個(gè)運(yùn)算放大器1_1 1_18的正極性輸入端子與負(fù) 極性輸入端子短路。另外，在動(dòng)作確認(rèn)測(cè)試1以及2中，判定DAC_1 DAC_18未發(fā)生故障 的情況下，輸入到正極性輸入端子與負(fù)極性輸入端子上的灰階電壓之差不會(huì)有1灰階以上 的電壓差。從而，通過(guò)短路正極性輸入端子與負(fù)極性輸入端子，不會(huì)發(fā)生有大電流流過(guò)的問(wèn)題。在此，在各個(gè)運(yùn)算放大器1_1 1_18中，通過(guò)短路正極性輸入端子與負(fù)極性輸入 端子，運(yùn)算放大器1_1 1_18中的2個(gè)輸入端子上會(huì)輸入有相同的灰階電壓。此時(shí)，由于 運(yùn)算放大器1_1 1_18原本具有輸入輸出的偏置電壓，因此，即使自身的2個(gè)輸入端子上 輸入有相同的灰階電壓，運(yùn)算放大器1_1 1_18的輸出也會(huì)是“H”或“L”中的一個(gè)。判定 電路3_1 3_18把運(yùn)算放大器1_1 1_18的正極性輸入端子與負(fù)極性輸入端子短路時(shí)的 運(yùn)算放大器1_1 1_18的輸出電平作為預(yù)期值進(jìn)行存儲(chǔ)(S63)。接著，使開關(guān)(未圖示)處于OFF狀態(tài)，以此解除運(yùn)算放大器1_1 1_18的正極 性輸入端子與負(fù)極性輸入端子的短路。此時(shí)，運(yùn)算放大器1_1 1_18的正極性輸入端子上 輸入有來(lái)自DAC_1 DAC_18的0級(jí)的灰階電壓，負(fù)極性輸入端子上輸入有來(lái)自DAC_19的 0級(jí)的灰階電壓。此時(shí)，若DAC_19以及DAC_1 DAC_18中不存在不良電路，則運(yùn)算放大器 1_1 1_18的輸出便與S63中由判定電路3_1 3_18所存儲(chǔ)的預(yù)期值的輸出相同。從而， 判定電路3_1 3_18對(duì)來(lái)自運(yùn)算放大器1_1 1_18的輸出與存儲(chǔ)于自電路中的預(yù)期值進(jìn) 行比較(S64)。在來(lái)自運(yùn)算放大器1_1 1_18的輸出值與預(yù)期值不同時(shí)，判定電路3_1 3_18向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記(S65)。接著，通過(guò)開關(guān)(未圖示)切換運(yùn)算放大器1_1 1_18的輸入，使得向運(yùn)算放大 器1_1 1_18的正極性輸入端子輸入來(lái)自DAC_19的灰階電壓，且向其負(fù)極性輸入端子輸 入來(lái)自DAC_1 DAC_18的灰階電壓(S66)。在此，進(jìn)行與S64相同的處理(S67)。在S67 中，在來(lái)自運(yùn)算放大器1_1 1_18的輸出值與存儲(chǔ)于判定電路3_1 3_18中的預(yù)期值不同 時(shí)，判定電路3_1 3_18向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記(S68)。如以上說(shuō)明，通過(guò) 切換正極性輸入端子與負(fù)極性輸入端子，不管判定電路3_1 3_18所存儲(chǔ)的預(yù)期值是“H” 電平還是“L”電平，均能檢測(cè)DAC_1 DAC_18的故障。對(duì)計(jì)數(shù)器m的值進(jìn)行加1計(jì)數(shù)并重復(fù)進(jìn)行上述S62 S68步驟，直到計(jì)數(shù)器m的
30值達(dá)到 n(S69，S70)。(涉及第1故障檢測(cè)方法的自行修復(fù))以下，參照?qǐng)D11說(shuō)明判定標(biāo)記4_1 4_18中存儲(chǔ)有“H”標(biāo)記時(shí)的修復(fù)，換句話說(shuō)， 在上述動(dòng)作確認(rèn)測(cè)試1 5中由判定電路3_1 3_18判定出DAC_1 DAC_18中出現(xiàn)故障 時(shí)的修復(fù)。圖11是說(shuō)明通過(guò)上述的自行修復(fù)單元進(jìn)行自行修復(fù)動(dòng)作時(shí)的過(guò)程的流程圖。在判定出DAC_1 DAC_18中存在不良時(shí)，判定電路3_1 3_18向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記。并且，判定標(biāo)記4_1 4_18輸入來(lái)自判定電路3_1 3_18的“H”標(biāo) 記，并將其存儲(chǔ)到自裝置的內(nèi)部。此時(shí)，控制電路檢測(cè)判定標(biāo)記4_1 4_18是否存儲(chǔ)了 “H” (S71)。控制電路檢測(cè)出判定標(biāo)記4_1 4_18中未存儲(chǔ)有“H”時(shí)，轉(zhuǎn)移進(jìn)行S75的處 理。另一方面，控制電路檢測(cè)出判定標(biāo)記4_1 4_18存儲(chǔ)有“H”時(shí)，確認(rèn)分別存儲(chǔ)于判定 標(biāo)記4_1 4_18中的“H”標(biāo)記個(gè)數(shù)。此時(shí)，判定標(biāo)記4_1 4_18中所存儲(chǔ)的“H”標(biāo)記為 多個(gè)時(shí)，轉(zhuǎn)移進(jìn)行S73的處理。另一方面，判定標(biāo)記4所存儲(chǔ)的“H”標(biāo)記為1個(gè)時(shí)，轉(zhuǎn)移進(jìn) 行S74的處理(S72)。在S74中，使存儲(chǔ)有“H”標(biāo)記的判定標(biāo)記4_1 4_18所對(duì)應(yīng)的DAC_1 DAC_18 處于無(wú)效狀態(tài)，進(jìn)行修復(fù)整個(gè)輸出電路的處理(S74)。具體地說(shuō)，判定標(biāo)記4_1 4_18分別 將各自所存儲(chǔ)的標(biāo)記作為Flagl FlaglS輸出給開關(guān)SWAl SWA18的同時(shí)，還輸出給求 出Flag_Xl Flag_X18的控制電路。下面說(shuō)明一下S73的處理。判定標(biāo)記4_1 4_18所存儲(chǔ)的“H”標(biāo)記個(gè)數(shù)為多個(gè)時(shí)， 隨機(jī)推測(cè)備用的DAC_19為不良。從而，在S73中，控制電路使存儲(chǔ)在判定標(biāo)記4_1 4_18 中的標(biāo)記全部變成“L”，并轉(zhuǎn)移進(jìn)行S75的處理。接著，在S71中判定為NO時(shí)，進(jìn)行S73的 處理之后，或者進(jìn)行S74的處理之后，控制電路將test信號(hào)切換為“L”，將testB信號(hào)切換 為“H”，并轉(zhuǎn)移進(jìn)行通常動(dòng)作(S75)。以下，參照?qǐng)D12說(shuō)明從搭載有集成電路10的顯示裝置接通電源起到進(jìn)行動(dòng)作確 認(rèn)測(cè)試，并直到進(jìn)行通常動(dòng)作為止的過(guò)程。圖12是說(shuō)明從顯示裝置接通電源起到進(jìn)行動(dòng)作 確認(rèn)測(cè)試并轉(zhuǎn)移進(jìn)行通常動(dòng)作為止的處理過(guò)程的流程圖。如同圖所示，首先，對(duì)顯示裝置接通電源后，通過(guò)進(jìn)行集成電路10的初始化，所有 判定標(biāo)記4_1 4_18中的標(biāo)記成為“L”標(biāo)記(S81)。其次，控制電路使test信號(hào)成為“H”， 使testB信號(hào)成為“L”，并切換集成電路10處于動(dòng)作確認(rèn)測(cè)試的狀態(tài)(S82)。接著，控制電 路以及集成電路10進(jìn)行上述的動(dòng)作確認(rèn)測(cè)試(S83)。而且，控制電路確認(rèn)所有的動(dòng)作確認(rèn) 測(cè)試1 5是否已終止，當(dāng)存在不良電路時(shí)則進(jìn)行自行修復(fù)，并轉(zhuǎn)移到通常動(dòng)作中(S84)。(第2故障檢測(cè)方法)以下，參照?qǐng)D13 圖19說(shuō)明對(duì)輸出自輸出電路的電壓相互進(jìn)行比較而進(jìn)行不良 判斷的“第2故障檢測(cè)方法”。另外，關(guān)于第2故障檢測(cè)方法的說(shuō)明，在此僅說(shuō)明不同于第1 故障檢測(cè)方法的內(nèi)容，即省略重復(fù)內(nèi)容的說(shuō)明。首先，對(duì)第1故障檢測(cè)方法與第2故障檢測(cè)方法的不同之處進(jìn)行簡(jiǎn)單說(shuō)明。第1 故障檢測(cè)方法是，在運(yùn)算放大器1_1 1_18中，對(duì)DAC_1 DAC_18的輸出與備用的DAC_19 的輸出進(jìn)行比較。而第2故障檢測(cè)方法是，把相互鄰接的2個(gè)DAC作為一組，并在運(yùn)算放大 器1_1 1_20中對(duì)相互鄰接的DAC的輸出進(jìn)行比較的方法。圖13是表示在輸出電路11_1 11_20中以相互鄰接的2個(gè)輸出電路為一組進(jìn)行故障檢測(cè)的結(jié)構(gòu)的圖。在圖13中，由DAC_1、運(yùn)算放大器1_1、開關(guān)2、2b、判定電路3_1、判 定標(biāo)記4_1以及上拉/下拉電路5_1所構(gòu)成的電路塊與圖1所示的輸出電路1相對(duì)應(yīng)；由 DAC_2、運(yùn)算放大器1_2、開關(guān)2、2b、判定電路3_2、判定標(biāo)記4_2以及上拉/下拉電路5_2所 構(gòu)成的電路塊與圖1所示的輸出電路2相對(duì)應(yīng)；由DAC_3、運(yùn)算放大器1_3、開關(guān)2、2b、判定 電路3_3、判定標(biāo)記4_3以及上拉/下拉電路5_3所構(gòu)成的電路塊與圖1所示的輸出電路3 相對(duì)應(yīng)；由DAC_4、運(yùn)算放大器1_4、開關(guān)2、2b、判定電路3_4、判定標(biāo)記4_4以及上拉/下拉 電路5_4所構(gòu)成的電路塊與圖1所示的輸出電路4相對(duì)應(yīng)；由DAC_19、運(yùn)算放大器1_19、開 關(guān)2、2b、判定電路3A、判定標(biāo)記4A以及上拉/下拉電路25A所構(gòu)成的電路塊與圖1所示的 備用的輸出電路11_19相對(duì)應(yīng)。另外，圖1中未示出鎖存電路DLA_20、保持電路DLB_20以及輸出電路20，但是， 在施行第2故障檢測(cè)方法時(shí)，圖1所示的集成電路10中包括由鎖存電路DLA_20、保持電 路DLB_20以及輸出電路11_20所構(gòu)成的電路塊。輸出電路1_20包括DLC_20、運(yùn)算放大器 1_20、開關(guān)2、2b、判定電路3B、判定標(biāo)記4B以及上拉/下拉電路25B所構(gòu)成。圖13所示的電路作為圖1所示的進(jìn)行自行修復(fù)動(dòng)作的集成電路10的一部分而 被編入其中，各輸出電路連接到可對(duì)來(lái)自相鄰的2個(gè)輸出電路11的輸出進(jìn)行切換的開關(guān) 上，例如，輸出端子OUTl連接到可切換輸出電路1與輸出電路2的輸出的開關(guān)上，輸出端子 0UT2連接到輸出電路2與輸出電路3的輸出的開關(guān)上。另外，為了便于說(shuō)明，在圖13中，只示出了輸出電路11_1 11_4以及備用的輸出 電路11_19、11_20，但是故障的檢測(cè)是針對(duì)所有通常的輸出電路11_1 11_20進(jìn)行的。集成電路10具備鎖存電路DLA_1 DLA_4 ；保持電路DLB_1 DLB_4 ；輸出電路 11_1 11_4 ；多個(gè)開關(guān)2a以及2b。而且，集成電路10還具備包含備用的鎖存電路DLA19 以及DLA20、備用的保持電路DLB_19以及DLB_20、運(yùn)算放大器1_19以及1_20、上拉/下拉 電路25A以及25B的輸出電路11_19以及11_20。運(yùn)算放大器1_1 1_20向自裝置的正極性輸入端子輸入來(lái)自串聯(lián)連接于自裝置 上的DAC_1 DAC_20的輸出。并且，運(yùn)算放大器1_1 1_20向自裝置的負(fù)極性輸入端子輸 入來(lái)自串聯(lián)連接于與自裝置相鄰的運(yùn)算放大器上的DAC_1 DAC_20的輸出。具體地說(shuō)，如 同圖所示，運(yùn)算放大器1_1將來(lái)自DAC_1的輸出輸入到自裝置的正極性輸入端子中，并將來(lái) 自DAC_2的輸出通過(guò)開關(guān)2a輸入到自裝置的負(fù)極性輸入端子中。相同地，運(yùn)算放大器1_2 將來(lái)自DAC_2的輸出輸入到自裝置的正極性輸入端子中，并將來(lái)自DAC_1的輸出通過(guò)開關(guān) 2a輸入到自裝置的負(fù)極性輸入端子中。而且，在運(yùn)算放大器1_19中，其將來(lái)自DAC_19的輸出輸入到自裝置的正極性輸入 端子中，并將來(lái)自DAC_20的輸出通過(guò)開關(guān)2a輸入到自裝置的負(fù)極性輸入端子中。并且，在 運(yùn)算放大器1_20中，其將來(lái)自DAC_20的輸出輸入到自裝置的正極性輸入端子中，并將來(lái)自 DAC_19的輸出通過(guò)開關(guān)2a輸入到自裝置的負(fù)極性輸入端子中。(不進(jìn)行不良判定時(shí)的動(dòng)作)在集成電路10中的通常動(dòng)作中，與第1故障檢測(cè)方法相同，控制電路使test信號(hào) 為“L”，使testB信號(hào)為“H”。由此，DAC_1 DAC_18將輸入自保持電路DLB_1 DLB_18的 灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)，并將其作為灰階電壓輸出至運(yùn)算放大器1_1 1_18的正極 性輸入端子中。此時(shí)，由于開關(guān)2b處于ON狀態(tài)，因此運(yùn)算放大器1_1 1_18的輸出成為向自裝置的負(fù)極性輸入端子的負(fù)反饋。由此，運(yùn)算放大器1_1 1_18作為電壓跟隨電路進(jìn) 行動(dòng)作。從而，運(yùn)算放大器1_1 1_18緩沖來(lái)自DAC_1 DAC_18的灰階電壓，并將其輸出 給對(duì)應(yīng)的各輸出端子OUTl 0UT18。(動(dòng)作確認(rèn)測(cè)試的切換)進(jìn)行集成電路10中的動(dòng)作確認(rèn)測(cè)試的切換時(shí)，控制電路使test信號(hào)成為“H”電 平，使testB信號(hào)成為“L”電平。首先，通過(guò)使開關(guān)2a處于ON狀態(tài)，鎖存電路DLA_19以 及奇數(shù)編號(hào)的鎖存電路(鎖存電路DLA_1、DLA_3)中將會(huì)輸入TSTRl信號(hào)。而且，鎖存電 路DLA_20以及偶數(shù)編號(hào)的鎖存電路(鎖存電路DLA_2、DLA_4)中將會(huì)輸入TSTR2信號(hào)。 并且，通過(guò)使開關(guān)2a處于ON狀態(tài)，奇數(shù)編號(hào)的運(yùn)算放大器(運(yùn)算放大器1_1、1_3)的負(fù)極 性輸入端子中將會(huì)輸入來(lái)自相鄰的偶數(shù)編號(hào)的DAC(DAC_2、DAC_4)的輸出，偶數(shù)編號(hào)的運(yùn) 算放大器(運(yùn)算放大器1_2、1_4)的負(fù)極性輸入端子上將會(huì)輸入來(lái)自相鄰的奇數(shù)編號(hào)的 DAC(DAC_1、DAC_3)的輸出。而且，通過(guò)使testB信號(hào)成為“L”電平，開關(guān)2b成為OFF。由此， 運(yùn)算放大器1_1 1_4中自裝置的輸出向負(fù)極性輸入端子的負(fù)反饋被阻斷。其結(jié)果，運(yùn)算 放大器1_1 1_4成為對(duì)串聯(lián)連接于自裝置上的DAC_1 DAC_4的輸出與相鄰的DAC_1 DAC_4的輸出進(jìn)行比較的比較器。(第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試1)以下，參照?qǐng)D14說(shuō)明涉及第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試的第1個(gè)過(guò)程。圖14 是涉及第2故障檢測(cè)方法的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第1個(gè)過(guò)程的流程圖。如上所述，雖然圖13中只表示了輸出電路11_1 11_4以及備用的輸出電路 11_19、11_20，但是進(jìn)行故障的檢測(cè)是針對(duì)圖1所示的所有通常的輸出電路11_1 11_18 所進(jìn)行的。下面，說(shuō)明對(duì)輸出電路11_1 11_18所包含的DAC_1 DAC_18進(jìn)行不良判定 并檢測(cè)輸出電路11_1 11_18的故障的方法。另外，圖1所示的輸出電路11_1 11_18分別包含運(yùn)算放大器1_1 1_18、判定 電路3_1 3_18、判定標(biāo)記4_1 4_18以及上拉/下拉電路5_1 5_18。首先，控制電路使test信號(hào)成為“H”電平，使testB信號(hào)成為“L”電平(SlOl)。 由此，運(yùn)算放大器1_1 1_18作為比較器進(jìn)行動(dòng)作(S102)。接著，控制電路設(shè)定奇數(shù)編號(hào) 的判定電路(判定電路3_1、3_3、…)的預(yù)期值具有“L”電平。另一方面，控制電路設(shè)定偶 數(shù)編號(hào)的判定電路(判定電路3_2、3_4、…)的預(yù)期值具有“H”電平。接著，控制電路對(duì)自電路所具備的計(jì)數(shù)器m進(jìn)行初始化使其對(duì)零(S103)。而且，控 制電路激活TSTRl，鎖存電路DLA_19以及奇數(shù)編號(hào)的鎖存電路(鎖存電路DLA_1、DLA_3···) 通過(guò)DATA信號(hào)線輸入m級(jí)的灰階數(shù)據(jù)。還有，控制電路激活TSTR2，鎖存電路DLA_20以及 偶數(shù)編號(hào)的鎖存電路(鎖存電路DLA_2、DLA_4、…)通過(guò)數(shù)據(jù)總線輸入m+1級(jí)的灰階數(shù)據(jù) (S104)。在此，考慮計(jì)數(shù)器m的值為0的情況，奇數(shù)編號(hào)的運(yùn)算放大器(1_1、1_3、···)從串 聯(lián)連接于自裝置上的奇數(shù)編號(hào)的DAC(DAC_1、DAC_3、…)向自裝置的正極性輸入端子輸入0 級(jí)的灰階電壓。而且，奇數(shù)編號(hào)的運(yùn)算放大器從相鄰的偶數(shù)編號(hào)的DAC(DAC_1、DAC_3、…) 向自裝置的負(fù)極性輸入端子輸入1級(jí)的灰階電壓。此時(shí)，與運(yùn)算放大器1_1 1_18的2個(gè) 輸入端子相連接的DAC_1 DAC_18為正常，則奇數(shù)編號(hào)的運(yùn)算放大器1的輸出為“L”。另 一方面，偶數(shù)編號(hào)的運(yùn)算放大器從串聯(lián)連接于自裝置上的偶數(shù)編號(hào)的DAC向自裝置的正極性輸入端子輸入1級(jí)的灰階電壓。而且，偶數(shù)編號(hào)的運(yùn)算放大器(1_2、1_4、…)從相鄰的 奇數(shù)編號(hào)的DAC電路向自裝置的負(fù)極性輸入端子輸入0級(jí)的灰階電壓。此時(shí)，與運(yùn)算放大 器1_1 1_18的2個(gè)輸入端子相連接的DAC_1 DAC_18為正常，則偶數(shù)編號(hào)的運(yùn)算放大 器1的輸出為“H”。接著，判定電路3_1 3_18判定來(lái)自運(yùn)算放大器1_1 1_18的輸出信號(hào)的電平 是否與自電路所存儲(chǔ)的預(yù)期值一致(S105)。在此，運(yùn)算放大器1_1 1_18的輸出與預(yù)期值 不同時(shí)，判定電路3_1 3_18向判定標(biāo)記4_1 4_18輸出“H”標(biāo)記(S106)。每次對(duì)計(jì)數(shù) 器m的值加1計(jì)數(shù)，并重復(fù)進(jìn)行以上的S104 S106的處理，直到計(jì)數(shù)器m的值達(dá)到n_l為 止(S107, S108)。(第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試2)以下，參照?qǐng)D15說(shuō)明涉及第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試的第2個(gè)過(guò)程。圖15 是涉及第2故障檢測(cè)方法的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第2個(gè)過(guò)程的流程圖。第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試2是，將第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試1 中的奇數(shù)編號(hào)與偶數(shù)編號(hào)的灰階的電壓關(guān)系設(shè)成相反時(shí)進(jìn)行的動(dòng)作確認(rèn)，至于其他處理與 第2故障檢測(cè)方法中的動(dòng)作確認(rèn)測(cè)試相同。首先，控制電路設(shè)定奇數(shù)編號(hào)的判定電路的預(yù)期值為“H”，另一方面設(shè)定偶數(shù)編號(hào) 的判定電路的預(yù)期值為“L”。并且，控制電路對(duì)自電路所具備的計(jì)數(shù)器m進(jìn)行初始化使其對(duì) 零(Slll)。接著，控制電路激活TSTRl，鎖存電路DLA_19以及奇數(shù)編號(hào)的鎖存電路通過(guò)數(shù)據(jù) 總線輸入m+1級(jí)的灰階數(shù)據(jù)。而且，控制電路激活TSTR2，鎖存電路DLA_20以及偶數(shù)編號(hào)的 鎖存電路通過(guò)數(shù)據(jù)總線輸入m級(jí)的灰階數(shù)據(jù)(S112)。此時(shí)，考慮計(jì)數(shù)器m的值為0的情況，奇數(shù)編號(hào)的運(yùn)算放大器從串聯(lián)連接于自裝置 上的奇數(shù)編號(hào)的DAC向自裝置的正極性輸入端子輸入1級(jí)的灰階電壓。而且，奇數(shù)編號(hào)的 運(yùn)算放大器從相鄰的偶數(shù)編號(hào)的DAC向自裝置的負(fù)極性輸入端子輸入0級(jí)的灰階電壓。此 時(shí)，連接運(yùn)算放大器的2個(gè)輸入端子的DAC為正常，則奇數(shù)編號(hào)的運(yùn)算放大器的輸出為“H”。 另一方面，偶數(shù)編號(hào)的運(yùn)算放大器從串聯(lián)連接于自裝置的偶數(shù)編號(hào)的DAC向自裝置的正極 性輸入端子輸入0級(jí)的灰階電壓。而且，偶數(shù)編號(hào)的運(yùn)算放大器從相鄰的奇數(shù)編號(hào)的DAC 向自裝置的負(fù)極性輸入端子輸入1級(jí)的灰階電壓。此時(shí)，連接運(yùn)算放大器的2個(gè)輸入端子 的DAC為正常，則偶數(shù)編號(hào)的運(yùn)算放大器1的輸出為“L”。接著，判定電路3對(duì)運(yùn)算放大器的輸出的電平與自電路所存儲(chǔ)的預(yù)期值進(jìn)行比較 (S113)。此時(shí)，運(yùn)算放大器1_1 1_18的輸出與預(yù)期值不同時(shí)，判定電路3_1 3_18向判 定標(biāo)記4_1 4_18輸出“H”標(biāo)記。每次對(duì)計(jì)數(shù)器m的值加1計(jì)數(shù)，并重復(fù)進(jìn)行上述S112 S114的處理，直到計(jì)數(shù)器m的值達(dá)到n-1為止(S115，S116)。(第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試3)以下，參照?qǐng)D16說(shuō)明涉及第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試的第3個(gè)過(guò)程。圖16 是涉及第2故障檢測(cè)方法的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第3個(gè)過(guò)程的流程圖。如針對(duì)第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試3的說(shuō)明，在DAC_1 DAC_18中，發(fā)生輸 出處于斷路狀態(tài)的故障時(shí)，運(yùn)算放大器1_1 1_18持續(xù)保持根據(jù)已執(zhí)行完的確認(rèn)測(cè)試的， 被輸入的灰階電壓，因此在第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試1及2中有時(shí)會(huì)檢測(cè)不出故
首先，與動(dòng)作確認(rèn)測(cè)試1 2 —樣，控制電路對(duì)自電路所具備的計(jì)數(shù)器m的值進(jìn)行 初始化而使其對(duì)零(S121)。而且，集成電路10中，DAC_1 DAC_18的正極性輸入端子上連 接有上拉/下拉電路5_1 5_18。在此，控制電路控制上拉/下拉電路5_1 5_18，致使 上拉奇數(shù)編號(hào)的運(yùn)算放大器的正極性輸入端子(S122)。其結(jié)果，奇數(shù)編號(hào)的DAC的輸出處 于斷路狀態(tài)時(shí)，向奇數(shù)編號(hào)的運(yùn)算放大器的正極性輸入端子輸入高的電壓。另一方面，在偶 數(shù)編號(hào)的運(yùn)算放大器的正極性輸入端子中，控制電路控制上拉/下拉電路5_1 5_18，致使 下拉偶數(shù)編號(hào)的運(yùn)算放大器的正極性輸入端子(S122)。其結(jié)果，偶數(shù)編號(hào)的DAC的輸出為 斷路狀態(tài)時(shí)，向偶數(shù)編號(hào)的運(yùn)算放大器1的正極性輸入端子輸入低的電壓。之后的S123 S127的處理與第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試1相同，因此，在 此省略其說(shuō)明。(第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試4)以下，參照?qǐng)D17說(shuō)明涉及第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試的第4個(gè)過(guò)程。圖17 是涉及第2故障檢測(cè)方法的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第4個(gè)過(guò)程的流程圖。此過(guò)程的目的是，檢測(cè)出與上述動(dòng)作確認(rèn)測(cè)試3相同的故障。首先，與已說(shuō)明 的動(dòng)作確認(rèn)測(cè)試相同，控制電路對(duì)自電路所具備的計(jì)數(shù)器m的值進(jìn)行初始化而使其對(duì)零 (S131)。接著，控制電路控制上拉/下拉電路5_1 5_18，致使下拉奇數(shù)編號(hào)的運(yùn)算放大器 的正極性輸入端子(S122)。其結(jié)果，在奇數(shù)編號(hào)的DAC的輸出為斷路狀態(tài)時(shí)，向奇數(shù)編號(hào)的 運(yùn)算放大器的正極性輸入端子低的電壓。另一方面，控制電路控制上拉/下拉電路5_1 5_18，致使上拉偶數(shù)編號(hào)的運(yùn)算放大器1的正極性輸入端子(S122)。其結(jié)果，在偶數(shù)編號(hào)的 DAC的輸出為斷路狀態(tài)時(shí)，向偶數(shù)編號(hào)的運(yùn)算放大器的正極性輸入端子高的電壓。之后的S133 S137的處理與第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試2相同，因此，在 此省略其說(shuō)明。(第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試5)以下，參照?qǐng)D18說(shuō)明涉及第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試的第5個(gè)過(guò)程。圖18 是涉及第2故障檢測(cè)方法的、說(shuō)明動(dòng)作確認(rèn)測(cè)試的第5個(gè)過(guò)程的流程圖。如第1故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試5的說(shuō)明，在DAC_1 DAC_18中，有時(shí)會(huì)發(fā) 生相鄰于自裝置的2個(gè)灰階短路的故障。而第2故障檢測(cè)方法的動(dòng)作確認(rèn)測(cè)試5的目的就 在于檢測(cè)這種故障。如同圖所示，首先，控制電路對(duì)自電路所具備的計(jì)數(shù)器m的值進(jìn)行初始化而使其 對(duì)零(S141)。其次，激活TSTRl以及TSTR2，并且，鎖存電路DLA_19、鎖存電路DLA_20以及 鎖存電路DLA_1 DLA_18通過(guò)數(shù)據(jù)總線輸入m級(jí)的灰階數(shù)據(jù)。并且，通過(guò)激活LS信號(hào)，奇 數(shù)編號(hào)的DAC以及偶數(shù)編號(hào)的DAC輸出相同m級(jí)的灰階電壓(S142)。接著，通過(guò)未圖示的 開關(guān)，控制電路使運(yùn)算放大器1_1 1_18的正極性輸入端子與負(fù)極性輸入端子短路。通過(guò) 使控制電路使運(yùn)算放大器1_1 1_18的正極性輸入端子與負(fù)極性輸入端子短路，運(yùn)算放大 器1_1 1_18的正極性輸入端子以及負(fù)極性輸入端子會(huì)輸入相同灰階電壓。其后，在使運(yùn) 算放大器1_1 1_18的正極性輸入端子與負(fù)極性輸入端子處于短路的狀態(tài)下，判定電路3 將運(yùn)算放大器的輸出的電平作為預(yù)期值存儲(chǔ)(S143)。接著，將圖未示的開關(guān)設(shè)為OFF，以此解除運(yùn)算放大器1_1 1_18的正極性輸入端子與負(fù)極性輸入端子的短路。此時(shí)，在運(yùn)算放大器1_1 1_18中，奇數(shù)編號(hào)的運(yùn)算放大 器的正極性輸入端子上有來(lái)自串聯(lián)連接于自裝置上的奇數(shù)編號(hào)的DAC的，m級(jí)的灰階電壓 被輸入；而且，其負(fù)極性輸入端子上有來(lái)自相鄰于自裝置的偶數(shù)編號(hào)的DAC的，m級(jí)的灰階 電壓被輸入。另一方面，偶數(shù)編號(hào)的運(yùn)算放大器的正極性輸入端子上有來(lái)自串聯(lián)連接于自 裝置的偶數(shù)編號(hào)的DAC的，m級(jí)的灰階電壓被輸入；而且，其負(fù)極性輸入端子上有來(lái)自相鄰 于自裝置的奇數(shù)編號(hào)的DAC的，m級(jí)的灰階電壓被輸入。此時(shí)，判定電路3_1 3_18對(duì)自 電路所存儲(chǔ)的預(yù)期值與運(yùn)算放大器1_1 1_18的輸出進(jìn)行比較(S144)。并且，判定電路 3_1 3_18在運(yùn)算放大器1_1 1_18的輸出與自電路所存儲(chǔ)的預(yù)期值不同時(shí)，向判定標(biāo)記 4_1 4_18輸出“H”標(biāo)記。并且，判定標(biāo)記4_1 4_18把從判定電路3_1 3_18輸入的 “H”標(biāo)記存儲(chǔ)到自裝置的內(nèi)部。接著，控制電路使用圖未示的開關(guān)，調(diào)換輸入到運(yùn)算放大器1_1 1_18的正極性 輸入端子上的信號(hào)與輸入到負(fù)極性輸入端子上的信號(hào)(S146)。其后，進(jìn)行與S147相同的處 理(S147)。而且，與S145 —樣，判定電路3_1 3_18在運(yùn)算放大器1_1 1_18的輸出與 自電路所存儲(chǔ)的預(yù)期值不同時(shí)，向判定標(biāo)記4_1 4_18輸出“H”。對(duì)計(jì)數(shù)器m的值進(jìn)行加1計(jì)數(shù)并重復(fù)進(jìn)行上述S142 S148的處理，直到計(jì)數(shù)器 m 達(dá)到 η 為止(S149，S150).(第2故障檢測(cè)方法的自行修復(fù))以下，參照?qǐng)D19說(shuō)明判定標(biāo)記4中存儲(chǔ)有“H”時(shí)的修復(fù)，換句話說(shuō)，在上述動(dòng)作確 認(rèn)測(cè)試1 5中，由判定電路3_1 3_18判定出DAC_1 DAC_18中的任意DAC出現(xiàn)故障 時(shí)的修復(fù)。圖19是說(shuō)明將被判定為不良的輸出電路作為無(wú)效電路而進(jìn)行自行修復(fù)時(shí)的順 序的流程圖。首先，控制電路檢測(cè)判定標(biāo)記4_1 4_18中是否存儲(chǔ)有“H” (S151)?？刂齐娐窓z 測(cè)出判定標(biāo)記4_1 4_18中未存儲(chǔ)有“H”的情況下，轉(zhuǎn)移進(jìn)行S153處理。另一方面，控制 電路檢測(cè)出判定標(biāo)記4_1 4_18中存儲(chǔ)有“H”的情況下，將存儲(chǔ)有“H”的判定標(biāo)記4_1 4_18所對(duì)應(yīng)的輸出電路以及與其成對(duì)的輸出電路作為無(wú)效電路，對(duì)全體輸出電路進(jìn)行修復(fù) 處理(S152)。另外，在S74的處理中，判定標(biāo)記4_1 4_18分別將各自所存儲(chǔ)的標(biāo)記作為 Flagl Flagl8輸出給開關(guān)SWAl SWA18，同時(shí)還輸出給求出Flag_Xl Flag_X18的控 制電路。其次，控制電路控制電路將test信號(hào)變?yōu)椤癓”，將testB信號(hào)變?yōu)椤癏”，并轉(zhuǎn)移進(jìn) 行通常動(dòng)作(S153)。另外，在第2故障檢測(cè)方法中，將2個(gè)輸出電路作為一組進(jìn)行判定，所以被無(wú)效的 輸出電路也需要有2個(gè)以上。因此，如自行修復(fù)的實(shí)施方式1的情況，需要準(zhǔn)備2個(gè)輸出對(duì)應(yīng)的備用電路。而將 在后文中說(shuō)明的自行修復(fù)的實(shí)施方式2是，以2個(gè)輸出電路作為一組進(jìn)行無(wú)效處理，因此很 難對(duì)應(yīng)第2故障檢測(cè)方法。從而，這種情況下，如后述的自行修復(fù)的實(shí)施方式3，優(yōu)選采用以 6個(gè)輸出為一組進(jìn)行無(wú)效處理的方式。[實(shí)施方式2]以下，參照?qǐng)D20 圖23來(lái)說(shuō)明本發(fā)明的實(shí)施方式2。實(shí)施方式2是實(shí)施方式1的 變形例，在此將說(shuō)明其與實(shí)施方式1不同的部分，而關(guān)于重復(fù)的部分則省略說(shuō)明。
36
(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D20，對(duì)本實(shí)施方式所涉及的集成電路10中通過(guò)切換不良的輸出電路 及良好的輸出電路來(lái)進(jìn)行自行修復(fù)的結(jié)構(gòu)進(jìn)行說(shuō)明。與實(shí)施方式1相同，以下說(shuō)明的集成 電路10是具有18個(gè)輸出的集成電路，但集成電路10的輸出并不限定于18個(gè)。圖20是表示涉及本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)的方塊圖。 如圖20所示，集成電路10具備輸出端子OUTl 0UT18 ；DF_20 DF_26 (以下，指統(tǒng)稱時(shí) 稱為DF)；鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 ；備用鎖存電路 DLA_R7、DLA_G7、DLA_B7 (以下，統(tǒng)稱包括備用鎖存電路在內(nèi)的所有鎖存電路時(shí)，稱為鎖存電 路 DLA)；保持電路 DLB_R1 DLB_R6、DLB_G1 DLB_G6、DLB_B1 DLB_B6 ；備用保持電路 DLB_R7、DLB_G7、DLB_B7 (以下，統(tǒng)稱包括備用保持電路在內(nèi)的所有保持電路時(shí)，稱為保持 電路DLB)；輸出電路11_1 11_18 ；備用輸出電路11_19 11_21 (以下，統(tǒng)稱包括備用輸 出電路在內(nèi)的所有輸出電路時(shí)，稱為輸出電路11)；開關(guān)SWA20 開關(guān)SWA25、開關(guān)SWBl SWB18。在本實(shí)施方式中，權(quán)利要求中記載的子輸出電路與個(gè)別的輸出電路11 (輸出電 路11_1或者11_2或者11_3)相對(duì)應(yīng)；權(quán)利要求中記載的子鎖存電路與個(gè)別的鎖存電路 DLA (例如，鎖存電路DLA_R1或者DLA_G1或者DLA_B1)相對(duì)應(yīng)；權(quán)利要求中記載的輸出電路 以及鎖存電路，分別與對(duì)應(yīng)于構(gòu)成顯示顏色的3原色RGB而連續(xù)配置的，由輸出電路11所 構(gòu)成的塊(例如，由輸出電路11_1 11_3所構(gòu)成的塊)以及由鎖存電路DLA所構(gòu)成的塊 (例如由鎖存電路DLA_R1或者DLA_G1或者DLA_B1構(gòu)成的塊)相對(duì)應(yīng)。另外，權(quán)利要求中記載的子輸出端子與輸出端子OUTl 0UT18中的各個(gè)端子相對(duì) 應(yīng)，權(quán)利要求中記載的輸出端子與由3個(gè)輸出端子構(gòu)成的組(例如OUTl 0UT3)相對(duì)應(yīng)。另外，集成電路10所具備的輸出電路11與實(shí)施方式1的集成電路10所具備的輸 出電路11具有相同的內(nèi)部電路結(jié)構(gòu)，即分別具備將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的DAC 電路(未圖示)；具有緩沖電路功能的運(yùn)算放大器(未圖示)；判定輸出電路的動(dòng)作的良好 與否的判定電路；表示判定電路所判定出的動(dòng)作的良好與否的判定標(biāo)記。本實(shí)施方式的集成電路10中，介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線這 3根信號(hào)線分別有構(gòu)成顯示顏色的3原色即紅(R)、綠(G)、藍(lán)(B)的灰階數(shù)據(jù)輸入。也就是 說(shuō)，集成電路10用于對(duì)由RGB這3色所構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行驅(qū)動(dòng)。鎖存電路DLA_R1 DLA_R7的各輸入部D與DATAR信號(hào)線相連接，鎖存電路DLA_ Gl DLA_G7的各輸入部D與DATAG信號(hào)線相連接，鎖存電路DLA_B1 DLA_B7的各輸入部 D與DATAB信號(hào)線相連接。各DF串聯(lián)連接而構(gòu)成移位寄存器20'。因此，在該移位寄存器20'中，基于從SP 信號(hào)線以及CLK信號(hào)線輸入的SP信號(hào)以及CLK信號(hào)，各DF向各鎖存電路DLA依次輸出選 擇信號(hào)，并選擇獲取灰階數(shù)據(jù)的鎖存電路DLA。另外，鎖存電路DLA_R1、DLA_G1以及DLA_B1的柵極部G與DF20的輸出部Q相連 接；鎖存電路DLA_R2、DLA_G2以及DLA_B2的柵極部G與DF21的輸出部Q相連接；鎖存電 路DLA_R3、DLA_G3以及DLA_B3的柵極部G與DF22的輸出部Q相連接；鎖存電路DLA_R4、 DLA_G4以及DLA_B4的柵極部G與DF23的輸出部Q相連接；鎖存電路DLA_R5、DLA_G5以及 DLA_B5的柵極部G與DF24的輸出部Q相連接；鎖存電路DLA_R6、DLA_G6以及DLA_B6的柵極部G與DF25的輸出部Q相連接；鎖存電路DLA_R7、DLA_G7以及DLA_B7的柵極部G與 DF26的輸出部Q相連接。在此，鎖存電路DLA分別從被輸入的灰階數(shù)據(jù)中取得與各輸出端子OUTl相對(duì)應(yīng)的 灰階數(shù)據(jù)，并將其輸出給各鎖存電路DLA所連接的各保持電路DLB。保持電路DLB分別保 持來(lái)自各鎖存電路DLA的灰階數(shù)據(jù)后，再將其輸出給各保持電路DLB所連接的各輸出電路 11。本實(shí)施方式的輸出電路11與實(shí)施方式1中的輸出電路11 一樣，都具備DAC電路、緩沖 器、判定電路以及判定標(biāo)記，此外，還具備用于輸出表示輸出電路11_1 11_18的良好與否 的判定結(jié)果，即輸出Flagl 18的結(jié)構(gòu)。當(dāng)輸出電路為良好時(shí)，F(xiàn)lagl 18為“0”;當(dāng)輸出 電路為不良時(shí)，F(xiàn)lagl 18為“1”。如圖20所示，開關(guān)SWA20 SWA25用于切換DF_21 DF_26的輸入對(duì)象。該開關(guān) SWA20 SWA25各自的切換，由求自Flagl 18的FlagA FlagF的值所控制。FlagA FlagF可以通過(guò)圖20所示的邏輯式來(lái)求得。下面，以開關(guān)SWA20以及SWA21為例進(jìn)行詳細(xì) 說(shuō)明。當(dāng)FlagA為“0”時(shí)，開關(guān)SWA20連接DF_21的輸入部D與DF_20的輸出部Q。另一 方面，當(dāng)FlagA為“1”時(shí)，開關(guān)SWA20連接DF_21的輸入部D與DF_20的輸入部D。另外， 當(dāng)FlagB為“0”時(shí)，開關(guān)SWA21連接DF_22的輸入部D與DF_21的輸出部Q。另一方面，當(dāng) FlagB為“1”時(shí)，開關(guān)SWA21連接DF_22的輸入部D與DF_20的輸出部。同樣地，當(dāng)FlagC FlagF為“0”時(shí)，SWA22 SWA25將DF_23 DF_26的各輸入部 D連接至配置在上一級(jí)的DF_22 DF_25的各輸出部Q上。另一方面，當(dāng)FlagC FlagF為 “ 1，，時(shí)，SWA22 SWA25便將DF_23 DF_26的各輸入部D連接至配置在上上級(jí)的DF_21 DF_24的各輸出部Q上。另外，如圖20所示，開關(guān)SWBl 18用于切換各輸出端子OUTl 0UT18的連接對(duì) 象；開關(guān)SWBl SWB3的切換由FlagA的值所控制；開關(guān)SWB4 SWB6的切換由FlagG的 值所控制；開關(guān)SWB7 SWB9的切換由FlagH的值所控制；開關(guān)SWBlO SWB12的切換由 FlagI的值所控制；開關(guān)SWB13 SWB15的切換由FlagJ的值所控制；開關(guān)SWB16 SWB18 的切換由FlagK的值所控制。在此，F(xiàn)lagG FlagK可以通過(guò)圖20所示的邏輯式來(lái)求得。以下說(shuō)明開關(guān)SWB的具體動(dòng)作。當(dāng)輸入至第i個(gè)開關(guān)SWBi的Flag(FlagA以及 FlagG FlagK中的任意一個(gè))為“0”時(shí)，開關(guān)SWBi便將第i個(gè)輸出電路ll_i連接到第i 個(gè)輸出端子OUTi上；另一方面，當(dāng)輸入的Flag為“ 1”時(shí)，開關(guān)SWBi便將第i+3個(gè)輸出電路 ll_i+3連接到第i個(gè)輸出端子OUTi上。下面，以開關(guān)SWB7為例進(jìn)行說(shuō)明。S卩，開關(guān)SWB7 的切換由FlagH的值所控制，從而，當(dāng)FlagH為“1”時(shí)，開關(guān)SWB7便將輸出端子0UT7連接 到輸出電路11_10上；另一方面，當(dāng)FlagH為“0”時(shí)，開關(guān)SWB7便將輸出端子0UT7連接至 輸出電路11_7的輸出上。(通常動(dòng)作)以下，對(duì)集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng)作，即通常的動(dòng)作進(jìn)行說(shuō)明。未出現(xiàn)不良的輸出電路的情況下，輸出電路11_1 11_18的Flagl Flagl8均 為“0”。因此，以邏輯或的關(guān)系組合Flagl 18而得到的FlagA FlagK也均為“0”。因 此，集成電路10中的開關(guān)SWA20 SWA25以及開關(guān)SWBl SWB18均處于圖20所示的連接 狀態(tài)。
38
以下參照?qǐng)D21來(lái)說(shuō)明集成電路10的通常動(dòng)作。圖21是，集成電路10中未出現(xiàn) 不良的輸出電路時(shí)的動(dòng)作的時(shí)序圖。首先，表示集成電路10的動(dòng)作開始的“H”的SP信號(hào)被輸入至DF_20的輸入部D中。 DF_20在CLK信號(hào)的上升沿獲取SP信號(hào)的值“H”，并從自身的輸出部Q輸出“H”的選擇信 號(hào)。如圖21所示，在CLK信號(hào)的下一個(gè)上升沿，由于SP信號(hào)變?yōu)椤癓”，因此DF_20的輸出部 Q也變?yōu)椤癓”。在圖21中，將DF_20 DF_25的各選擇信號(hào)記載為Q(DF_20) Q(DF_25)。各DF的輸出部Q與后級(jí)的DF的輸入部D相連接，DF_20 DF_25構(gòu)成移位寄存 器20'。也就是說(shuō)，在來(lái)自DF_20的選擇信號(hào)即Q(DF_20)成為“L”之前，DF_21在CLK信 號(hào)的下降沿，輸出“H”的Q(DF_21)，其后，Q(DF_20)成為“L”。對(duì)于DF_20 DF_25，也同樣 進(jìn)行這種動(dòng)作處理。即，如圖21所示，各DF同步于CLK信號(hào)的下降，向連接于各自輸出部 Q上的各鎖存電路DLA依次輸出選擇信號(hào)。各鎖存電路DLA中，介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線，被輸入有對(duì) 應(yīng)于RGB的灰階數(shù)據(jù)。介由DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線被輸入的灰階數(shù) 據(jù)在CLK信號(hào)的每一個(gè)下降沿發(fā)生變化。即，如圖21所示，同步于CLK信號(hào)的下降定時(shí)，從 Rl變成R2，或從Gl變成G2，或從Bl變成B3，……，以此類推。各鎖存電路DLA在輸入至 自電路的柵極部G中的選擇信號(hào)為“H”的期間，獲取被輸入到輸入部D中的灰階數(shù)據(jù)，并將 該灰階數(shù)據(jù)輸出給輸出部Q。即，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_ Bl DLA_B6，分別在來(lái)自各DF的各選擇信號(hào)線為“H”的期間，獲取從外部輸入的灰階數(shù)據(jù)， 并將該灰階數(shù)據(jù)輸出給輸出部Q。在圖21中，把來(lái)自各鎖存電路DLA的輸入部Q的輸出，表 示為 Q(DLA_R1) Q(DLA_B6)。由此，同步于通過(guò)數(shù)據(jù)信號(hào)線DATAR被輸入的灰階數(shù)據(jù)的變化定時(shí)，鎖存電路 DLA_R1 DLA_R6依次被選擇，而在各鎖存電路DLA中，對(duì)應(yīng)于各輸出端子OUT的灰階數(shù)據(jù) 被導(dǎo)入。也就是說(shuō)，鎖存電路DLA_R1 DLA_R6根據(jù)從各DF依次輸出的選擇信號(hào)，依次獲 取各灰階數(shù)據(jù)Rl R6。同樣地，鎖存電路DLA_G1 DLA_G6根據(jù)從各DF依次輸出的選擇 信號(hào)，依次獲取灰階數(shù)據(jù)Gl G6。也同樣地，鎖存電路DLA_B1 DLA_B6根據(jù)從各DF依次 輸出的選擇信號(hào)，依次獲取灰階數(shù)據(jù)Bl B6。在圖21中，雖然未記載上述動(dòng)作之后的動(dòng)作，但是當(dāng)所有的鎖存電路DLA獲取了 各灰階數(shù)據(jù)后，集成電路10向各保持電路DLB的柵極部G輸出“H”的LS信號(hào)。各保持電路 DLB在“H”的LS信號(hào)被輸入時(shí)，將輸入至自電路的輸入部D中的各灰階數(shù)據(jù)從各輸出部Q 輸出。由此，輸出電路11_1 11_18中，便有各鎖存電路DLA所依次獲取的灰階數(shù)據(jù)Rl R6、Gl G6、Bl B6輸入。之后，輸出電路11_1 11_18分別將被輸入的灰階數(shù)據(jù)轉(zhuǎn)換 為灰階電壓，并對(duì)轉(zhuǎn)換的灰階電壓進(jìn)行緩沖，然后輸出至各輸出電路所連接的各個(gè)輸出端 子 OUTl 0UT18 上。另外，因CLK信號(hào)或LS信號(hào)的輸入，作為備用電路的DF_26、鎖存電路DLA_R7、 DLA_G7、DLA_B7以及保持電路DLB_R7、DLB_G7、DLB_B7也進(jìn)行動(dòng)作。然而，由于輸出電路 11_19 21不與輸出端子OUTl 18中的任何一個(gè)端子連接，從而對(duì)來(lái)自輸出端子OUTl 18的輸出波形不產(chǎn)生影響。因此，在上述說(shuō)明中，省略了對(duì)作為備用電路的DF_26、鎖存電 路 DLA_R7、DLA_G7、DLA_B7 以及保持電路 DLB_R7、DLB_G7、DLB_B7 的動(dòng)作的說(shuō)明。(自行修復(fù)動(dòng)作)
以下，參照?qǐng)D22以及圖23來(lái)說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常且由 輸出電路11_7所具備的判定電路設(shè)定將Flag7為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖22 是表示本實(shí)施方式的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。圖23是集成電路10 中出現(xiàn)不良輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。首先，如圖22所示，在集成電路10中，輸出電路11_7為不良電路，F(xiàn)lag7被設(shè)定 為“1”。另外，根據(jù)邏輯或的關(guān)系(參照?qǐng)D20)，F(xiàn)lagA、FlagB以及FlagD FlagG為“0”， 組合Flag7而構(gòu)成的FlagC和FlagH FlagK為“1”。在此，由于FlagA、FlagB以及FlagD FlagG為“0”，所以開關(guān)SWA20及SWA21和 開關(guān)SWBl SWB6進(jìn)行與前述的通常動(dòng)作時(shí)的動(dòng)作相同的動(dòng)作。因此，在此省略說(shuō)明DF_20 和 DF_21 的動(dòng)作、鎖存電路 DLA_R1、DLA_R2、DLA_G1、DLA_G2、DLA_B1、DLA_B2 的動(dòng)作以及保 持電路 DLB—R1、DLB_R2、DLB_G1、DLB_G2、DLB_B1、DLB_B2 的動(dòng)作以及輸出電路 11_1 11_6 的動(dòng)作。另一方面，由于FlagC, FlagH FlagK為“1”，因此，如圖22所示，SWA22將DF_23 的輸入部D的連接對(duì)象從DF_22的輸出部Q切換成DF_21的輸出部Q。通過(guò)該SWA22的切 換動(dòng)作，如圖23所示，DF_22以及DF_23在同一時(shí)刻，換句話說(shuō)，同步于灰階數(shù)據(jù)R3、G3、B3 的輸入定時(shí)，分別向鎖存電路DLA_R3、DLA_G3、DLA_B3、DLA_R4、DLA_G4、DLA_B4輸出選擇 信號(hào)。由此，鎖存電路DLA_R3以及DLA_R4都獲取灰階數(shù)據(jù)R3，鎖存電路DLA_G3以及DLA_ G4都獲取灰階數(shù)據(jù)G3，鎖存電路DLA_B3以及DLA_B4都獲取灰階數(shù)據(jù)B3。另外，DF_24 DF_26分別同步于灰階數(shù)據(jù)R4 R6、G4 G6、B4 B6的輸入定時(shí)，向鎖存電路DLA_R5 DLA_R7、DLA_G5 DLA_G7、DLA_B5 DLA_B7依次輸出選擇信號(hào)。由此，鎖存電路DLA_R5 DLA_R7、DLA_G5 DLA_G7、DLA_B5 DLA_B7根據(jù)被輸入的選擇信號(hào)，分別獲取各灰階數(shù) 據(jù)R4 R6、G4 G6、B4 B6。在圖23中，將來(lái)自各DF的選擇信號(hào)表示為Q(DF_20) Q(DF_26)，將來(lái)自各鎖存電路DLA的輸出部Q的輸出表示為Q(DLA_R1) Q(DLA_B7)。另外，由于FlagH是“1”，因此SWB7 SWB9將輸出端子0UT7 0UT9的連接對(duì)象 從輸出電路11_7 11_9的輸出切換成輸出電路11_10 11_12的輸出。因此，與輸出自 不良的輸出電路11_7 11_9的灰階數(shù)據(jù)R3、G3、B3相對(duì)應(yīng)的灰階電壓，不會(huì)輸出到任何一 個(gè)輸出端子OUT上。此外，輸出端子0UT7 0UT9中會(huì)被輸入來(lái)自輸出電路11_10 11_12 的，與灰階數(shù)據(jù)R3、G3、B3相對(duì)應(yīng)的灰階電壓。并且，由于FlagI FlagK是“ 1”，因此，開關(guān) SffBlO SWB18將連接輸出端子0UT10與輸出電路11_13，還將連接輸出端子OUTll與輸出 電路11_14，以此類推，在輸出端子0UT12 輸出端子0UT18上分別連接輸出電路11_15 輸出電路11_21。其結(jié)果，與灰階數(shù)據(jù)Rl R6、Gl G6、Bl B6的各數(shù)據(jù)相對(duì)應(yīng)的灰階 電壓被輸出至輸出端子OUTl 0UT18的各端子中。如以上所述，當(dāng)檢測(cè)出輸出電路11、鎖存電路DLA以及保持電路DLB的不良時(shí)， 切換各DF的輸入部D的連接對(duì)象的同時(shí)切換輸出電路11_1 11_19與輸出端子OUTl 0UT18之間的連接，以此切斷被判定是不良的輸出電路11、鎖存電路DLA以及保持電路DLB， 并依次移位到正常的電路，增設(shè)備用電路，由此實(shí)現(xiàn)了能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。另外，本實(shí)施方式的集成電路10也可以利用實(shí)施方式1中說(shuō)明的第1故障檢測(cè) 方法來(lái)檢測(cè)輸出電路11的故障。具體為，與用于構(gòu)成顯示顏色的R相對(duì)應(yīng)的輸出電路 11(11_1、11_4、……)，通過(guò)其自電路所具備的各運(yùn)算放大器，對(duì)其自電路具備的DAC電路所輸出的電壓以及輸出電路11_19具備的DAC電路所輸出的電壓進(jìn)行比較；與用于構(gòu)成顯 示顏色的G相對(duì)應(yīng)的輸出電路11 (11_2、11_5、……)，通過(guò)其自電路所具備的各運(yùn)算放大 器，對(duì)其自電路具備的DAC電路所輸出的電壓以及輸出電路11_20具備的DAC電路所輸出 的電壓進(jìn)行比較；與用于構(gòu)成顯示顏色的B相對(duì)應(yīng)的輸出電路11 (11_3、11_6、……)，通過(guò) 其自電路所具備的各運(yùn)算放大器，對(duì)其自電路具備的DAC電路所輸出的電壓以及、輸出電 路11_21具備的DAC電路所輸出的電壓進(jìn)行比較。由此，各輸出電路11所具備的判定電路 根據(jù)各運(yùn)算放大器的比較結(jié)果，判定各輸出電路11的良與不良，且各輸出電路11根據(jù)各判 定電路的判定結(jié)果，將Flagl FlaglS輸出至控制電路以及各開關(guān)SWA以及各開關(guān)SWB。 關(guān)于集成電路10基于Flagl FlaglS的值來(lái)進(jìn)行自行修復(fù)時(shí)的結(jié)構(gòu)及方法，參照前述說(shuō) 明。[實(shí)施方式3]以下參照?qǐng)D24 圖27來(lái)說(shuō)明本發(fā)明的實(shí)施方式3。實(shí)施方式3是實(shí)施方式1的 變形例，在此將說(shuō)明其與實(shí)施方式1不同的部分，而關(guān)于重復(fù)的部分則省略說(shuō)明。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D24，說(shuō)明在本實(shí)施方式所涉及的集成電路10中，通過(guò)不良的輸出電 路與良好的輸出電路之間的調(diào)換來(lái)進(jìn)行自行修復(fù)的結(jié)構(gòu)。與實(shí)施方式1 一樣，集成電路10 是具有18個(gè)輸出的集成電路，當(dāng)然，集成電路10的輸出并不限定于18個(gè)。圖24是表示本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)的方塊圖。如 圖24所示，集成電路10具備輸出端子OUTl 0UT18、DF_20 DF_27(以下，統(tǒng)稱時(shí)稱為 DF)；鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6 ；備用鎖存電路 DLA_R7、DLA_G7、DLA_B7、DLA_R8、DLA_G8以及DLA_B8 (以下，統(tǒng)稱包括備用鎖存電路在內(nèi)的 所有鎖存電路時(shí)，稱為鎖存電路DLA)；保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及 DLB_B1 DLB_B6 ；備用保持電路 DLB_R7、DLB_G7、DLB_B7、DLB_R8、DLB_G8 以及 DLB_B8 (以 下，統(tǒng)稱包括備用保持電路在內(nèi)的所有保持電路時(shí)，稱為保持電路DLB)；輸出電路11_1 11_18 ；備用輸出電路11_19 11_24(以下，統(tǒng)稱包括備用輸出電路在內(nèi)的所有輸出電路 時(shí)，稱為輸出電路11)；開關(guān)SWA26 開關(guān)SWA28、SffBl SWB18 ；32個(gè)開關(guān)SWREV。在本實(shí)施方式中，權(quán)利要求中記載的子輸出電路與個(gè)別的輸出電路11 (輸出電 路11_1或者11_2或者11_3)相對(duì)應(yīng)；權(quán)利要求中記載的子鎖存電路與個(gè)別的鎖存電路 DLA (例如，鎖存電路DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_ B2的各者)相對(duì)應(yīng)；權(quán)利要求中記載的輸出電路以及鎖存電路，分別與以3原色RGB為單位 對(duì)應(yīng)于正負(fù)灰階電壓而連續(xù)配置的，由輸出電路11所構(gòu)成的塊(例如，由輸出電路11_1 11_6所構(gòu)成的塊)以及由鎖存電路DLA構(gòu)成的塊(例如，由DLA_R1、DLA_G1、DLA_B1、DLA_ R2、DLA_G2、DLA_B2構(gòu)成的塊)相對(duì)應(yīng)。其中，所述3原色RGB用于構(gòu)成顯示顏色。另外，權(quán)利要求中記載的子輸出端子與輸出端子OUTl 0UT18的各者相對(duì)應(yīng)。權(quán) 利要求中記載的輸出端子與由6個(gè)輸出端子構(gòu)成的組(例如OUTl 0UT6)相對(duì)應(yīng)。指示用電路133具備能夠與SWA20 SWA25的各開關(guān)個(gè)別連接的連接端子，而權(quán) 利要求中記載的子連接端子與個(gè)別的連接端子相對(duì)應(yīng)；權(quán)利要求中記載的連接端子與對(duì)應(yīng) 于上述輸出電路而配置的2個(gè)連接端子相對(duì)應(yīng)。集成電路10所具備的輸出電路11與實(shí)施方式1的集成電路10所具備的輸出電路11具有相同的內(nèi)部電路結(jié)構(gòu)，即各輸出電路具備用于將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào) 的DAC電路(未圖示)；具有緩沖電路功能的運(yùn)算放大器(未圖示)；判定輸出電路的動(dòng)作 的良好與否的判定電路；用于表示判定電路所判定出的動(dòng)作的良好與否的判定標(biāo)記。集成電路10所包含的輸出電路11是，僅對(duì)應(yīng)于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的正電壓輸出和負(fù)電 壓輸出的其中之一的電路，在圖24中，輸出電路11_1、11_3、11_5、···，這些奇數(shù)編號(hào)的輸出 電路11與正電壓的輸出相對(duì)應(yīng)，而輸出電路11_2、11_4、11_6、…，這些偶數(shù)編號(hào)的輸出電 路11與負(fù)電壓的輸出相對(duì)應(yīng)。為了進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)，需要向各輸出端子OUT既能夠輸出正 電壓又能輸出負(fù)電壓。對(duì)此，在集成電路10中，根據(jù)控制信號(hào)REV來(lái)進(jìn)行開關(guān)SWREV的切 換控制，以改變輸出電路及輸出端子與選擇信號(hào)線之間的連接，從而改變灰階數(shù)據(jù)的取樣 定時(shí)，并實(shí)現(xiàn)正電壓與負(fù)電壓之間的切換。本實(shí)施方式所涉及的集成電路10中，介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信 號(hào)線這3根信號(hào)線而分別有構(gòu)成顯示顏色的3原色即紅(R)、綠(G)以及藍(lán)(B)的灰階數(shù)據(jù) 輸入。也就是說(shuō)，集成電路10具有對(duì)由RGB這3色來(lái)構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行驅(qū) 動(dòng)的結(jié)構(gòu)。鎖存電路DLA_R1 DLA_R8的各輸入部D與DATAR信號(hào)線相連接，鎖存電路DLA_ Gl DLA_G8的各輸入部D與DATAG信號(hào)線相連接，鎖存電路DLA_B1 DLA_B8的各輸入部 D與DATAB信號(hào)線相連接。各DF被串聯(lián)連接并構(gòu)成移位寄存器20〃。因此，在該移位寄存器20〃中，基于從 SP信號(hào)線以及CLK信號(hào)線輸入過(guò)來(lái)的SP信號(hào)以及CLK信號(hào)，各DF向各鎖存電路DLA依次 輸出選擇信號(hào)，并選擇獲取灰階數(shù)據(jù)的鎖存電路DLA。而且，鎖存電路DLA_R1、DLA_G1以及DLA_B1的柵極部G連接于DF20的輸出部Q 上；鎖存電路DLA_R2、DLA_G2以及DLA_B2的柵極部G連接于DF21的輸出部Q上；鎖存電 路DLA_R3、DLA_G3以及DLA_B3的柵極部G連接于DF22的輸出部Q上；鎖存電路DLA_R4、 DLA_G4以及DLA_B4的柵極部G連接于DF23的輸出部Q上；鎖存電路DLA_R5、DLA_G5以及 DLA_B5的柵極部G連接于DF24的輸出部Q上；鎖存電路DLA_R6、DLA_G6以及DLA_B6的柵 極部G連接于DF25的輸出部Q上；鎖存電路DLA_R7、DLA_G7以及DLA_B7的柵極部G連接 于DF26的輸出部Q連接上；鎖存電路DLA_R8、DLA_G8以及DLA_B8的柵極部G連接于DF27 的輸出部Q上。在此，鎖存電路DLA分別從被輸入的灰階數(shù)據(jù)中取得與各輸出端子OUTl相對(duì)應(yīng)的 灰階數(shù)據(jù)，并將該灰階數(shù)據(jù)輸出給各自所連接的保持電路DLB。保持電路DLB分別保持來(lái)自 各鎖存電路DLA的灰階數(shù)據(jù)后，將該灰階數(shù)據(jù)輸出給各自所連接的各輸出電路11。本實(shí)施 方式所涉及的輸出電路11，分別具備判定電路和判定標(biāo)記，并且還具備用于輸出表示輸出 電路11_1 11_18的良好與否判定結(jié)果，即輸出Flagl 18的結(jié)構(gòu)。至于Flagl 18，當(dāng) 輸出電路良好時(shí)，其為“0”，當(dāng)輸出電路不良時(shí)，其為“1”。如圖24所示，開關(guān)SWA26 SWA28用于切換DF_22、DF_24以及DF_26的輸入對(duì) 象。這些開關(guān)SWA26 SWA28各自的切換是由求自Flagl 18的FlagL FlagN的值所 控制的。FlagL FlagN可以通過(guò)圖24所示的邏輯式求得。具體為，當(dāng)FlagL為“0”時(shí)，開 關(guān)SWA26連接DF_22的輸入部D與DF_21的輸出部Q。另一方面，當(dāng)FlagL為“ 1 ”時(shí)，開關(guān) SWA26連接DF_22的輸入部D與DF_20的輸入部D。
同樣地，當(dāng)FlagM以及FlagN為“0”時(shí)，SWA27及SWA28將DF_24以及DF_26的各 輸入部D連接至配置在上一級(jí)的DF_23以及DF_25的各輸出部Q上。另一方面，當(dāng)FlagM 以及FlagN為“1”時(shí)，SWA27以及SWA28將DF_24以及DF_26的各輸入部D連接至配置在 上上級(jí)的DF_22以及DF_24的各輸出部Q上。另外，如圖24所示，開關(guān)SWBl 18用于切換各輸出端子OUTl 0UT18的連接 對(duì)象。其中，開關(guān)SWBl SWB6的切換由FlagL的值所控制；開關(guān)SWB7 SWB12的切換由 FlagO的值所控制；開關(guān)SWB13 SWB18的切換由FlagP的值所控制。在此，F(xiàn)lagO以及 FlagP可以通過(guò)圖24所示的邏輯式來(lái)求得。(通常動(dòng)作)以下，對(duì)集成電路10中未出現(xiàn)不良輸出電路時(shí)的動(dòng)作，即通常的動(dòng)作進(jìn)行說(shuō)明。未出現(xiàn)不良的輸出電路的情況下，輸出電路11_1 11_18的Flagl Flagl8均 為“0”。因此，以邏輯或的關(guān)系對(duì)Flagl 18加以組合而得到FlagL FlagP也均為“0”。 由此，集成電路10中的開關(guān)SWA26 SWA25以及開關(guān)SWBl SWB18均按照?qǐng)D24所示的狀 態(tài)連接。以下，參照?qǐng)D25來(lái)說(shuō)明集成電路10的通常動(dòng)作。圖25是集成電路10中未出現(xiàn) 不良的輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。首先，表示集成電路10的動(dòng)作開始的“H”的SP信號(hào)被輸入至DF_20的輸入部D 中。DF_20在CLK信號(hào)的上升沿獲取SP信號(hào)的值“H”，并從自身的輸出部Q輸出“H”的選 擇信號(hào)。如圖25所示，在CLK信號(hào)的下一個(gè)上升沿，由于SP信號(hào)變?yōu)椤癓”，因此DF_20的 輸出部Q也將變成“L”。在圖25中，將DF_20 DF_25的各選擇信號(hào)表示為Q(DF_20) Q(DF_25)。各DF的輸出部Q與后級(jí)的DF的輸入部D相連接，由DF_20 DF_27構(gòu)成移位寄 存器20。也就是說(shuō)，在來(lái)自DF_20的選擇信號(hào)Q(DF_20)成為“L”之前，DF_21在CLK信號(hào) 的下降沿輸出“H”的Q(DF_21)，其后Q(DF_20)變成“L”。在DF_20 DF_25中也同樣進(jìn)行 這種動(dòng)作處理。如圖25所示，同步于CLK信號(hào)的下降，各DF向連接于其各自輸出部Q上的 各鎖存電路DLA依次輸出選擇信號(hào)。各鎖存電路DLA中，介由DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線有對(duì)應(yīng)于 RGB的灰階數(shù)據(jù)輸入。介由DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線輸入的灰階數(shù) 據(jù)，在CLK信號(hào)的每一個(gè)下降沿發(fā)生變化。即，如圖25所示，同步于CLK信號(hào)的下降定時(shí)， 從Rl變成R2，或從Gl變成G2，或從Bl變成B3，……，以此類推。各鎖存電路DLA在輸入 至自電路的柵極部G中的選擇信號(hào)為“H”的期間，獲取被輸入到輸入部D中的灰階數(shù)據(jù)，并 將該灰階數(shù)據(jù)輸出至輸出部Q輸出中。即，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及DLA_B1 DLA_B6在來(lái)自各DF的各選擇信號(hào)線為“H”的期間，各自獲取從外部輸入的 灰階數(shù)據(jù)，并將該灰階數(shù)據(jù)輸出至輸出部Q中。在圖25中，將來(lái)自各鎖存電路DLA的輸入 部Q的輸出表示為Q(DLA_R1) Q(DLA_B6)。由此，同步于介由數(shù)據(jù)信號(hào)線DATAR輸入的灰階數(shù)據(jù)的變化定時(shí)，鎖存電路DLA_ Rl DLA_R6依次被選擇，各鎖存電路DLA中將被導(dǎo)入對(duì)應(yīng)于各輸出端子OUT的灰階數(shù)據(jù)。 也就是說(shuō)，DLA_R1 DLA_R6根據(jù)從各DF依次輸出的選擇信號(hào)，依次獲取各灰階數(shù)據(jù)Rl R6。同樣地，鎖存電路DLA_G1 DLA_G6根據(jù)從各DF依次輸出的選擇信號(hào)，依次獲取灰階數(shù)據(jù)Gl G6。另外，同樣地，鎖存電路DLA_B1 DLA_B6根據(jù)從各DF依次輸出的選擇信 號(hào)，依次獲取灰階數(shù)據(jù)Bl B6。在圖25中，雖然未記載上述動(dòng)作之后的動(dòng)作，但在集成電路10中，當(dāng)所有的鎖存 電路DLA獲取了各灰階數(shù)據(jù)后，將“H”的LS信號(hào)輸出至各保持電路DLB的柵極部G中。各 保持電路DLB在有“H”的LS信號(hào)輸入后，把輸入至其自電路的輸入部D中的各灰階數(shù)據(jù) 從各輸出部Q輸出。由此，各鎖存電路DLA所依次獲取的灰階數(shù)據(jù)Rl R6、Gl G6以及 Bl B6便被輸入至輸出電路11_1 11_18中。輸出電路11_1 11_18分別將被輸入的 灰階數(shù)據(jù)轉(zhuǎn)換為灰階電壓，并對(duì)轉(zhuǎn)換的灰階電壓進(jìn)行緩沖，然后輸出至各自所連接的輸出 端子OUTl OUT 18中。另外，因CLK信號(hào)或LS信號(hào)的輸入，作為備用電路的DF_26、DF_27、鎖存電路DLA_ R7、DLA_G7、DLA_B7、DLA_R8、DLA_G8、DLA_B8、保持電路 DLB_R7、DLB_G7、DLB_B7、DLB_R8、 DLB_G8、DLB_B8以及輸出電路11_19 11_24也進(jìn)行動(dòng)作。然而，由于輸出電路11_19 11_24不與輸出端子OUTl 18中的任何一個(gè)端子相連接，因此對(duì)來(lái)自輸出端子OUTl 18 的輸出波形不產(chǎn)生影響。因此，在上述說(shuō)明中，省略了作為備用電路的DF_26、DF_27、鎖存 電路 DLA_R7、DLA_G7、DLA_B7、DLA_R8、DLA_G8、DLA_B8、保持電路 DLB_R7、DLB_G7、DLB_B7、 DLB_R8、DLB_G8、DLB_B8以及輸出電路11_19 11_24的動(dòng)作的說(shuō)明。(自行修復(fù)動(dòng)作)以下，參照?qǐng)D26以及圖27來(lái)說(shuō)明在集成電路10中輸出電路11_7發(fā)生異常并由 輸出電路11_7所具備的判定電路將Flag7設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖26 是表示本實(shí)施方式所涉及的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。圖27是在集 成電路10中出現(xiàn)不良輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。首先，如圖26所示，在集成電路10中，輸出電路11_7發(fā)生不良，F(xiàn)lag7被設(shè)定為 “1”。另外，根據(jù)邏輯或的關(guān)系(參照?qǐng)D24)，F(xiàn)lagL以及FlagN為“0”，組合Flag7所構(gòu)成 的 FlagM, FlagO 以及 FlagP 為 “ 1 ”。在此，由于FlagL以及FlagN為“0”，所以開關(guān)SWA26及SWA28和開關(guān)SWBl SWB6 進(jìn)行與前述的通常動(dòng)作時(shí)的動(dòng)作相同的動(dòng)作。因此，在此省略說(shuō)明DF_20和DF_21的動(dòng)作， 以及鎖存電路DLA_R1、DLA_R2、DLA_G1、DLA_G2、DLA_B1以及DLA_B2的動(dòng)作，以及保持電路 DLB_R1、DLB_R2、DLB_G1、DLB_G2、DLB_B1 以及 DLB_B2 的動(dòng)作，以及輸出電路 11_1 11_6 的動(dòng)作。另一方面，由于FlagM, FlagO, FlagP 為 “1”，因此，如圖 26 所示，SWA27 將 DF_24 的輸入部D的連接對(duì)象從DF_23的輸出部Q切換成DF_21的輸出部Q。通過(guò)SWA27的該切 換動(dòng)作，如圖27所示，DF_22以及DF_24在同一時(shí)刻，換句話說(shuō)，同步于灰階數(shù)據(jù)R3、G3、B3 的輸入定時(shí)，分別向鎖存電路DLA_R3、DLA_G3、DLA_B3、DLA_R5、DLA_G5、DLA_B5輸出選擇信 號(hào)。由此，鎖存電路DLA_R3與DLA_R5都獲取灰階數(shù)據(jù)R3，鎖存電路DLA_G3以及DLA_G5都 獲取灰階數(shù)據(jù)G3，鎖存電路DLA_B3以及DLA_B5都獲取灰階數(shù)據(jù)B3。另外，如圖27所示， 通過(guò)SWA27的該切換動(dòng)作，DF_23以及DF_25在同一時(shí)刻，換句話說(shuō)，同步于灰階數(shù)據(jù)R4、 G4、B4 的輸入定時(shí)，分別向鎖存電路 DLA_R4、DLA_G4、DLA_B4、DLA_R6、DLA_G6、DLA_B6 輸出 選擇信號(hào)。由此，鎖存電路DLA_R4以及DLA_R6都獲取灰階數(shù)據(jù)R4，鎖存電路DLA_G4以及 DLA_G6都獲取灰階數(shù)據(jù)G4，鎖存電路DLA_B4以及DLA_B6都獲取灰階數(shù)據(jù)B6。
44
另外，同步于灰階數(shù)據(jù)R5、G5以及B5的輸入定時(shí)，DF_26將選擇信號(hào)輸出給鎖存 電路DLA_R7、DLA_G7以及DLA_B7 ；同步于灰階數(shù)據(jù)R6、G6以及B6的輸入定時(shí)，DF_27將選 擇信號(hào)輸出給鎖存電路DLA_R8、DLA_G8以及DLA_B8。由此，鎖存電路DLA_R7、DLA_R8、DLA_ G7、DLA_G8、DLA_B7、DLA_B8分別根據(jù)被輸入的選擇信號(hào)，獲取各灰階數(shù)據(jù)R5、R6、G5、G6、B5 以及B6。在圖27中，將來(lái)自各DF的選擇信號(hào)表示為Q (DF_20) Q (DF_27)，將來(lái)自各鎖存 電路DLA之輸出部Q的輸出表示為Q(DLA_R1) Q(DLA_B8)。另外，由于FlagO是“1”，因此，SWB7 SWB12將輸出端子0UT7 0UT12的連接對(duì) 象從輸出電路11_7 11_12的輸出切換成輸出電路11_13 11_18的輸出。從而，與輸出 自不良輸出電路11_7 11_12的灰階數(shù)據(jù)R3、G3、B3、R4、G4以及B4相對(duì)應(yīng)的灰階電壓， 不會(huì)輸出到任何一個(gè)輸出端子OUT上。此外，輸出端子0UT7 0UT12中有來(lái)自輸出電路 11_13 11_18的、與灰階數(shù)據(jù)R3、G3、B3、R4、G4以及B4相對(duì)應(yīng)的灰階電壓輸入。并且，由 于FlagP是“1”，因此，開關(guān)SWB13 SWB18分別將輸出端子0UT13與輸出電路11_19相連 接，將輸出端子0UT14與輸出電路11_21相連接，將輸出端子0UT15與輸出電路11_23相連 接，將輸出端子0UT17與輸出電路11_22相連接，將輸出端子0UT18與輸出電路11_24相連 接。其結(jié)果，與灰階數(shù)據(jù)Rl R6、Gl G6以及Bl B6的各個(gè)數(shù)據(jù)相對(duì)應(yīng)的灰階電壓被 輸出至輸出端子OUTl 0UT18的各端子上。如以上所述，當(dāng)檢測(cè)出輸出電路11、鎖存電路DLA以及保持電路DLB的不良時(shí)，切 換各DF的輸入部D的連接對(duì)象，同時(shí)還切換輸出電路11_1 11_19與輸出端子OUTl 0UT18之間的連接，以此切斷被判定為不良的輸出電路11、鎖存電路DLA以及保持電路DLB， 并依次移位到成正常的電路，還增設(shè)了備用電路，由此實(shí)現(xiàn)了能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。另外，本實(shí)施方式所涉及的集成電路10，也可以利用實(shí)施方式1中說(shuō)明的第1故障 檢測(cè)方法來(lái)檢測(cè)輸出電路11的故障。具體為，各輸出電路11中有來(lái)自備用的輸出電路11 所具備的DAC的輸出電壓輸入，其中，對(duì)于備用的輸出電路11來(lái)說(shuō)，構(gòu)成顯示顏色的原色與 各輸出電路11的相同，且點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)時(shí)的灰階電壓的極性與各輸出電路11的相同。在此， 各輸出電路11通過(guò)其自身所具備的運(yùn)算放大器，對(duì)輸入自備用輸出電路11具備的DAC的 輸出電壓與輸出電路11自身具備的DAC電路所輸出的輸出電壓進(jìn)行比較。由此，在各輸出 電路11所具備的判定電路中，根據(jù)各運(yùn)算放大器的比較結(jié)果，判定各輸出電路11的良與不 良，各輸出電路11再根據(jù)各判定電路的判定結(jié)果，將Flagl FlaglS輸出給控制電路以及 各開關(guān)SWA以及各開關(guān)SWB。關(guān)于集成電路10基于Flagl FlaglS的值來(lái)進(jìn)行自行修復(fù) 時(shí)的結(jié)構(gòu)及方法，參照前述說(shuō)明。此外，本實(shí)施方式的集成電路10也可以利用實(shí)施方式1中說(shuō)明的第1故障檢測(cè)方 法來(lái)檢測(cè)輸出電路11的故障。具體為，在各輸出電路11中，相互鄰接的輸出電路11通過(guò) 各自具備的運(yùn)算放大器，互相對(duì)各自具備的DAC所輸出的電壓進(jìn)行比較。下面將參照?qǐng)D24 進(jìn)行說(shuō)明。即，輸出電路11_1通過(guò)自電路所具備的運(yùn)算放大器，對(duì)自電路具備的DAC所輸 出的電壓與輸出電路11_2具備的DAC所輸出的電壓進(jìn)行比較；輸出電路11_2通過(guò)自電路 所具備的運(yùn)算放大器，對(duì)自電路具備的DAC所輸出的電壓與輸出電路11_1具備的DAC所 輸出的電壓進(jìn)行比較。而且，在輸出電路11_3及11_4、輸出電路11_5及11_6、……，也同 樣進(jìn)行此類動(dòng)作。由此，各輸出電路11通過(guò)各自所具備的判定電路，根據(jù)各運(yùn)算放大器的 比較結(jié)果，判定各輸出電路11的良與不良，且各輸出電路11根據(jù)各判定電路的判定結(jié)果，將Flagl FlaglS輸出給控制電路以及各開關(guān)SWA和各開關(guān)SWB。關(guān)于集成電路10基于 Flagl FlaglS的值來(lái)進(jìn)行自行修復(fù)時(shí)的結(jié)構(gòu)及方法，參照前述說(shuō)明。[實(shí)施方式4]以下，參照?qǐng)D28 圖31來(lái)說(shuō)明本發(fā)明的實(shí)施方式4。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D28來(lái)說(shuō)明本實(shí)施方式所涉及的、能夠進(jìn)行自行修復(fù)的顯示驅(qū)動(dòng)用半 導(dǎo)體集成電路(以下稱為集成電路)10的結(jié)構(gòu)。為了簡(jiǎn)化說(shuō)明，與圖55所示的現(xiàn)有集成電 路一樣，對(duì)具有18個(gè)輸出的結(jié)構(gòu)進(jìn)行說(shuō)明，當(dāng)然，集成電路10并不限定于具有18個(gè)輸出的 結(jié)構(gòu)。圖28是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。集 成電路10具備指示用電路123 ；開關(guān)SWAl SWA18(以下，統(tǒng)稱時(shí)稱為開關(guān)SWA)；鎖存 電路DLA_1 DLA_18 (以下，統(tǒng)稱時(shí)稱為鎖存電路DLA)；保持電路DLB_1 DLB_18 (以下， 統(tǒng)稱時(shí)稱為保持電路DLB)；輸出電路11_1 11_18(以下，統(tǒng)稱時(shí)稱為輸出電路11)；開關(guān) SffBl SWB18(以下，統(tǒng)稱時(shí)稱為開關(guān)SWB)；信號(hào)輸出端子OUTl 0UT18(以下，稱為輸出 端子OUTl 0UT18)；備用鎖存電路DLA_19 ；備用保持電路DLB_19 ；備用輸出電路11_19。集成電路10介由輸出端子OUTl 0UT18與顯示裝置(未圖示)相連接，并驅(qū)動(dòng) 該顯示裝置。指示用電路123(選擇部)的結(jié)構(gòu)與圖58所示的現(xiàn)有電路的結(jié)構(gòu)相同。指示用電 路123由置位復(fù)位電路123_1、計(jì)數(shù)器123_2以及譯碼器123_3所構(gòu)成。指示用電路123具 備能夠與SWAl SWA18的各開關(guān)進(jìn)行個(gè)別連接的連接端子。置位復(fù)位電路123_1，在有來(lái)自啟動(dòng)脈沖信號(hào)線(SP信號(hào)線)的動(dòng)作開始信號(hào)(SP 信號(hào))以及來(lái)自時(shí)鐘信號(hào)線(CLK信號(hào)線)的時(shí)鐘信號(hào)(CLK信號(hào))以及來(lái)自后述的選擇信 號(hào)線SEL18的選擇信號(hào)(SEL信號(hào))輸入時(shí)，生成計(jì)數(shù)器123_2的動(dòng)作時(shí)鐘信號(hào)(CLKB信 號(hào))，并將該動(dòng)作時(shí)鐘信號(hào)介由計(jì)數(shù)器時(shí)鐘信號(hào)線(CLKB信號(hào)線)輸出。計(jì)數(shù)器123_2由5個(gè)D觸發(fā)器DF_1 DF_5 (以下，統(tǒng)稱時(shí)稱為DFF)所構(gòu)成。計(jì) 數(shù)器123_2在其中有CLKB信號(hào)和SP信號(hào)輸入后，基于從各DFF輸出的CQl CQ5，生成 DQl DQ5 以及 DQlB DQ5B。譯碼器123_3進(jìn)行圖58所示的邏輯式運(yùn)算，以此生成要輸出至圖28所示的選擇 信號(hào)線(SEL0 SEL18)上的選擇信號(hào)(SEL信號(hào))。至于譯碼器123_3的具體結(jié)構(gòu)，沒(méi)有特 別限定，只要是能夠?qū)崿F(xiàn)圖58所示的邏輯運(yùn)算的結(jié)構(gòu)即可。鎖存電路DLA_1 DLA_18中，介由DATA信號(hào)線有灰階數(shù)據(jù)輸入。鎖存電路 DLA_1 DLA_18分別在被輸入的灰階數(shù)據(jù)中，取得與輸出自輸出端子OUTl 0UT18的圖 像信號(hào)相對(duì)應(yīng)的灰階數(shù)據(jù)，并將該灰階數(shù)據(jù)輸出至保持電路DLB_1 DLB_18中。保持電路 DLB_1 DLB_18保持了來(lái)自鎖存電路DLA_1 DLA_18的灰階數(shù)據(jù)后，分別基于來(lái)自LS信 號(hào)線的數(shù)據(jù)負(fù)載信號(hào)(以下稱為L(zhǎng)S信號(hào))，將該灰階數(shù)據(jù)輸出至輸出電路11中。輸出電路11分別具備將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的DAC(Digital Analog Converter)電路；具有緩沖電路功能的運(yùn)算放大器；判定輸出電路的動(dòng)作良好與否的判定 電路(判定部)；表示判定電路所判定出的動(dòng)作良好與否的判定標(biāo)記。在圖28中，將輸出 電路11_A所對(duì)應(yīng)的判定標(biāo)記表示為FlagA。例如，將輸出電路11_11的良好與否的判定結(jié)
46果表示為Flagl ；將輸出電路11_2的良好與否的判定結(jié)果表示為Flag2 ；……；、將輸出電 路11_18的良好與否的判定結(jié)果表示為FlaglS。關(guān)于輸出電路的良好與否的判定方法將在 后文中詳述。當(dāng)輸出電路為良好時(shí)，判定標(biāo)記被設(shè)定成“0”；當(dāng)輸出電路為不良時(shí)，判定標(biāo) 記被設(shè)定成“1”。此外，如圖28所示，集成電路10具有備用鎖存電路DLA_19、備用保持電路DLB_19 以及備用輸出電路11_19。開關(guān)SWAl 18分別是具備有端子0、端子1以及端子2，且具有端子0與端子1 相互連接以及端子0與端子2相互連接的2種狀態(tài)開關(guān)電路，其切換狀態(tài)根據(jù)Flagl 18 的值而決定。詳細(xì)地說(shuō)，SWAl 18中的連接狀態(tài)，分別通過(guò)Flag_Xl FlagX18的值所決 定。Flag_Xl FlagX_18由Flagl至Flagl8的組合所決定，組合方式如記載于圖28的下 端位置中的邏輯式所示。另外，用于生成Flag_Xl FlagX_18的具體結(jié)構(gòu)雖然未在圖中表示，但對(duì)其結(jié)構(gòu) 沒(méi)有特別的限定，只要能夠執(zhí)行圖28所示的邏輯運(yùn)算的結(jié)構(gòu)即可。在SWAl 18中，當(dāng)Flag_Xl FlagX_18的值為“0”時(shí)，端子0與端子1相連接。 另一方面，當(dāng)Flag_l 18的值為“1”時(shí)，端子0與端子2相連接。例如，在Flagl的值為 “0”，即，當(dāng)輸出電路11_1的動(dòng)作良好時(shí)，根據(jù)圖28所示的邏輯式，F(xiàn)lag_Xl為“0”，則SWAl 的端子0與端子1相連接。另一方面，在Flagl的值為“1”，S卩，當(dāng)輸出電路11_1的動(dòng)作不 良時(shí)，F(xiàn)lag_Xl為“1”，則SWAl的端子0與端子2相連接。在SWBl SWB18中也按照同樣 的方式?jīng)Q定連接狀態(tài)。在圖28中，用箭頭表示用于決定各開關(guān)SWAl SWA18以及各開關(guān) SffBl SffB 18的狀態(tài)的信號(hào)(Flagl Flagl8)。另外，F(xiàn)lag_Xl FlagX_18由未圖示的 控制部所決定。此外，權(quán)利要求中記載的選擇單元由未圖示的控制部以及指示用電路123 以及SWAl SWA18所構(gòu)成。而且，權(quán)利要求中記載的連接切換單元由未圖示的控制部以及 SffBl SWB18所構(gòu)成。另外，DLA_1 DLA_18、DLB_1 DLB_18是對(duì)表示通過(guò)DATA信號(hào)線輸入的灰階數(shù) 據(jù)的數(shù)字信號(hào)進(jìn)行鎖存的電路，在圖28中，只示出了這些電路各為1個(gè)時(shí)的結(jié)構(gòu)，但是，從 外部輸入的灰階數(shù)據(jù)為6比特時(shí)，則各需要6個(gè)電路，從外部輸入的灰階數(shù)據(jù)為8比特時(shí)， 則各需要8個(gè)電路。在此，為了簡(jiǎn)化說(shuō)明，只以分別具有1個(gè)電路的結(jié)構(gòu)為代表進(jìn)行了說(shuō)明。(通常動(dòng)作)以下，使用圖28以及圖29來(lái)對(duì)集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng)作， 即通常的動(dòng)作進(jìn)行說(shuō)明。如以上所述，圖28是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的 結(jié)構(gòu)的圖。圖29是集成電路10中未出現(xiàn)不良的輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。未出現(xiàn)不良的輸出電路時(shí)，輸出電路11的Flagl 18均為“0”。從而，以邏輯或 的關(guān)系由Flagl Flagl8組合而成的Flag_Xl FlagX_18也均為“0”。因此，如圖28所 示，集成電路10中的開關(guān)SWAl SWA18均處于各自的端子0與端子1相連接的狀態(tài)，即集 成電路10的結(jié)構(gòu)與圖56所示的現(xiàn)有的電路的結(jié)構(gòu)相同。以下，就集成電路10的動(dòng)作進(jìn)行說(shuō)明。首先，動(dòng)作啟動(dòng)脈沖信號(hào)介由SP信號(hào)線被 輸入至集成電路10的指示用電路123中。而且，時(shí)鐘信號(hào)介由CLK信號(hào)線被輸入至指示用 電路123中。指示用電路123具有18個(gè)連接端子，當(dāng)SP信號(hào)被輸入到指示用電路123中時(shí)，從各連接端子介由選擇信號(hào)線SELO SEL17輸出選擇信號(hào)。選擇信號(hào)是用于選擇對(duì)來(lái) 自外部的灰階數(shù)據(jù)進(jìn)行鎖存的鎖存電路的信號(hào)。如圖29所示，在SELO SEL17中，以每一 時(shí)鐘脈沖為單位，依次切換產(chǎn)生脈沖的選擇信號(hào)線(即，“H”的狀態(tài)的信號(hào))?；译A數(shù)據(jù)介由DATA信號(hào)線被輸入至各鎖存電路中。介由DATA信號(hào)線被輸入的灰 階數(shù)據(jù)，在CLK信號(hào)的每一個(gè)下降沿發(fā)生變化。即，如圖29所示，同步于CLK信號(hào)的下降定 時(shí)，從Dl變成D2，從D2變成D3，……，以此類推。各鎖存電路在輸入至柵極部G中的信號(hào) 為“H”的期間，獲取輸入至輸入部D中的信號(hào)，并將該信號(hào)輸出至輸出部Q中。S卩，鎖存電 路DLA_1 DLA_18分別在選擇信號(hào)線SELO SEL17的選擇信號(hào)為“H”的期間，獲取從外 部輸入的灰階數(shù)據(jù)，并將該灰階數(shù)據(jù)輸出至輸出部Q中。由此，同步于灰階數(shù)據(jù)的變化定時(shí)，鎖存電路DLA_1 DLA_18依次被選擇，各鎖存 電路中則有輸出自與各鎖存電路相對(duì)應(yīng)的輸出端子的圖像信號(hào)的灰階數(shù)據(jù)被導(dǎo)入。也就是 說(shuō)，鎖存電路DLA_1 DLA_18根據(jù)來(lái)自選擇信號(hào)線SELO SEL17的脈沖，依次獲取灰階數(shù) 據(jù) “D1” “D18”。鎖存電路DLA_1 DLA_18在選擇信號(hào)線SELO SEL17的選擇信號(hào)為“L”的期間， 保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù)據(jù)“D1”通過(guò) DATA信號(hào)線被輸入的狀態(tài)，因此，此后鎖存電路DLA_1的輸出部Q將保持“D1”。同樣地，當(dāng) SELl SEL17的選擇信號(hào)為“L”時(shí)，在DLA_2 DLA_18的輸出部Q保持灰階數(shù)據(jù)“D2” “D18”。此時(shí)，保持電路DLB_1 DLB_18的輸入部D中則有被保持在DLA_2 DLA_18的輸 出部Q中的的數(shù)據(jù)輸入。在圖29中，雖然未記載上述動(dòng)作之后的動(dòng)作，但圖28所示的集成電路10從DLA_1 開始依次獲取灰階數(shù)據(jù)，并在DLA_18獲取了數(shù)據(jù)后，向LS信號(hào)線輸入“H”脈沖。也就是說(shuō)， “H”脈沖被輸入至DLB_1 DLB_18的柵極G中。由此，DLB_1 DLB_18把輸入到其輸入部 D中的灰階數(shù)據(jù)“D1” “D18”輸出給輸出部Q。通過(guò)該動(dòng)作，DLA_1 DLA_18所依次獲取 的灰階數(shù)據(jù)“D1” “D18”便被輸入到輸出電路11中。然后，輸出電路11將數(shù)字?jǐn)?shù)據(jù)即灰 階數(shù)據(jù)轉(zhuǎn)換成灰階電壓(即圖像信號(hào))，并分別通過(guò)對(duì)應(yīng)的輸出端子OUTl 0UT18，輸出對(duì) 應(yīng)于灰階數(shù)據(jù)“D1” “D18”的灰階電壓。另外，根據(jù)來(lái)自CLK信號(hào)線的CLK信號(hào)的輸入或來(lái)自LS信號(hào)線的脈沖的輸入，作 為備用電路的DF_19、DLA_19、DLB_19也進(jìn)行動(dòng)作。然而，由于輸出電路11_19不與輸出端 子1 18中的任何一個(gè)端子相連接，所以對(duì)來(lái)自輸出端子1 18的輸出波形不產(chǎn)生影響。 因此，在上述說(shuō)明中，省略了針對(duì)備用電路即DF_19、DLA_19、DLB_19的動(dòng)作的說(shuō)明。(自行修復(fù)動(dòng)作)以下，使用圖30以及圖31來(lái)說(shuō)明在集成電路10中輸出電路11_7發(fā)生異常且由 判定電路將Flag7設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖30是表示本實(shí)施方式所涉及的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。 圖31是集成電路10中出現(xiàn)不良的輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。在集成電路10中，當(dāng)輸出電路11_7發(fā)生異常，F(xiàn)lag7被設(shè)定為“ 1”時(shí)，包含F(xiàn)lag7 并以邏輯或的關(guān)系構(gòu)成的FlagX7至FlagXlS成為“1”。因此，SWA7 SWA18中的連接狀態(tài) 便從端子0與端子1之間的連接變成端子0與端子2之間的連接。由此，選擇信號(hào)線SEL6 連接到鎖存電路DLA_8上，而灰階數(shù)據(jù)“D7”被存儲(chǔ)至DLA_8中。另外，同樣地，選擇信號(hào)線
48SEL7連接到鎖存電路DLA_9上，通常被存儲(chǔ)在DLA_8中的數(shù)據(jù)“D8”被存儲(chǔ)至DLA_9中；選 擇信號(hào)線SEL8連接到鎖存電路DLA_10上，通常被存儲(chǔ)在DLA_9中的數(shù)據(jù)“D9”被存儲(chǔ)至 DLA_10中。也就是說(shuō)，鎖存電路DLA、保持電路DLB、輸出電路11相互錯(cuò)開一級(jí)進(jìn)行動(dòng)作。 最后，存儲(chǔ)在DLA_18中的數(shù)據(jù)“D18”被存儲(chǔ)至備用電路DLA_19中。由此，在本發(fā)明的集成電路10中，當(dāng)輸出電路發(fā)生異常時(shí)，通過(guò)切換開關(guān)，輸出電 路11_7中不會(huì)輸入灰階數(shù)據(jù)。此時(shí)，如圖30所示，F(xiàn)lagX7至FlagXlS所控制的開關(guān)SWB7 至SWB18的連接，從端子0與端子1之間的連接切換成端子0與端子2之間的連接，因此， 輸出電路11_7不會(huì)與輸出端子OUTl 0UT18中的任何一個(gè)端子相連接。并且，在輸出端 子0UT7上連接到輸出電路11_8，在輸出端子0UT8上連接到輸出電路11_9，以此類推，依 次移位輸出電路并連接到輸出端子上，而最后的備用輸出電路11_19將被連接到輸出端子 OUT 18 上。如以上所述，當(dāng)檢測(cè)到輸出電路、鎖存電路、保持電路的不良時(shí)，切換從指示用電 路123延伸出的選擇信號(hào)線SELO SEL17與鎖存電路DLA_1 DLA_19 (以及保持電路 DLB_1 DLB_19)之間的連接，同時(shí)切換輸出電路11與輸出端子OUTl 19之間的連接，由 此，切斷被判定是不良的輸出電路、鎖存電路、保持電路，以及依次移位正常的電路，并增設(shè) 備用電路，從而實(shí)現(xiàn)能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。[實(shí)施方式5]以下，參照?qǐng)D32 36來(lái)說(shuō)明本發(fā)明的實(shí)施方式5。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D32來(lái)說(shuō)明本實(shí)施方式的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下稱為集成 電路)10的結(jié)構(gòu)。另外，與實(shí)施方式4涉及的圖28的說(shuō)明一樣，例舉具有18個(gè)輸出的結(jié)果 進(jìn)行說(shuō)明，當(dāng)然，集成電路10的輸出并不限定于18個(gè)。圖32是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。集成 電路10具備指示用電路133 (選擇部)；開關(guān)SWA20 SWA25 ；鎖存電路DLA_R1 DLA_R6、 DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 ；保持電路 DLB_R1 DLB_R6、DLB_G1 DLB_G6 以 及DLB_B1 DLB_B6 ；輸出電路11_1 11_18 ；開關(guān)SWBl SWB18 ；信號(hào)輸出端子OUTl 0UT18(以下稱為輸出端子OUTl 0UT18)。集成電路10介由輸出端子OUTl 0UT18與顯示裝置(無(wú)圖示)相連接，并驅(qū)動(dòng) 該顯示裝置。另外在本實(shí)施方式中，權(quán)利要求中記載的子輸出電路與個(gè)別的輸出電路11 (輸出 電路11_1或者11_2或者11_3)相對(duì)應(yīng)；子鎖存電路與個(gè)別的鎖存電路DLA(例如，鎖存電路 DLA_R1或者DLA_G1或者DLA_B1)相對(duì)應(yīng)；輸出電路以及鎖存電路分別與對(duì)應(yīng)于構(gòu)成顯示 顏色的3原色RGB而連續(xù)配置的，由輸出電路所構(gòu)成的塊(例如，由輸出電路11_1 11_3 所構(gòu)成的塊)以及由鎖存電路DLA構(gòu)成的塊(鎖存電路DLA_R1、DLA_G1、DLA_B1)相對(duì)應(yīng)。另外，權(quán)利要求中記載的子輸出端子與輸出端子OUTl 0UT18的各端子相對(duì)應(yīng)， 權(quán)利要求中記載的輸出端子與由3個(gè)輸出端子構(gòu)成的組(例如OUTl 0UT3)相對(duì)應(yīng)。圖33是指示用電路133的結(jié)構(gòu)圖。本實(shí)施方式所涉及的指示用電路133，生成要 被輸入至選擇信號(hào)線中的信號(hào)SELO SEL6。指示用電路由計(jì)數(shù)器和譯碼器構(gòu)成。指示用 電路133具備能夠與SWA20 SWA25的各開關(guān)進(jìn)行個(gè)別連接的連接端子。
計(jì)數(shù)器由3個(gè)D觸發(fā)器DF_1 DF_3(以下，統(tǒng)稱時(shí)稱為DFF)構(gòu)成。計(jì)數(shù)器中有 來(lái)自CLK信號(hào)線的CLK信號(hào)以及來(lái)自信號(hào)線R的信號(hào)輸入后，計(jì)數(shù)器基于從各DFF輸出的 CQl CQ3,生成 DQl DQ3 以及 DQlB DQ3B。譯碼器執(zhí)行圖21所示的邏輯式運(yùn)算，并生成要輸出至圖32所示的選擇信號(hào)線 SELO SEL5中的選擇信號(hào)。關(guān)于譯碼器的具體結(jié)構(gòu)，沒(méi)有特別的限定，只要具有能夠執(zhí)行 圖58所示的邏輯運(yùn)算的結(jié)構(gòu)即可。本實(shí)施方式所涉及的集成電路10中，介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信 號(hào)線這3根數(shù)據(jù)信號(hào)線，分別有構(gòu)成顯示顏色的3原色即紅(R)、綠(G)、藍(lán)(B)的灰階數(shù)據(jù) 輸入。也就是說(shuō)，集成電路10用于對(duì)由RGB這3色構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行驅(qū)動(dòng)。 對(duì)應(yīng)R的灰階數(shù)據(jù)介由DATAR信號(hào)線被輸入至鎖存電路DLA_R1 DLA_R6中；對(duì)應(yīng)G的灰 階數(shù)據(jù)介由DATAG信號(hào)線被輸入至鎖存電路DLA_G1 DLA_G6中；對(duì)應(yīng)B的灰階數(shù)據(jù)介由 DATAB信號(hào)線被輸入至鎖存電路DLA_B1 DLA_B6中。而且，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 分別 從被輸入的灰階數(shù)據(jù)中提取與輸出自輸出端子OUTl 0UT18的圖像信號(hào)相對(duì)應(yīng)的灰階數(shù) 據(jù)，并將此灰階數(shù)據(jù)輸出給保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6。保持電路 DLB—R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 對(duì)來(lái)自鎖存 電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰階數(shù)據(jù)進(jìn)行保持后， 分別將此灰階數(shù)據(jù)輸出至輸出電路11_1 11_18中。而且，輸出電路11_1 11_18分別具備將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的 DAC (Digital Analog Converter)電路；具有緩沖電路功能的運(yùn)算放大器；判定輸出電路的 動(dòng)作的良好與否的判定電路；表示判定電路所判定出的動(dòng)作的良好與否的判定標(biāo)記。在圖 32中，將輸出電路11_A所對(duì)應(yīng)的判定標(biāo)記表示為FlagA。例如，將輸出電路11_1的良好與 否的判定結(jié)果表示為Flagl、將輸出電路11_2的良好與否的判定結(jié)果表示為Flag2、……、 輸出電路11_18的良好與否的判定結(jié)果表示為FlaglS。關(guān)于輸出電路的良好與否的判定方 法將在后文中詳述。當(dāng)輸出電路為良好時(shí)，判定標(biāo)記被設(shè)定成“0” ；當(dāng)輸出電路為不良時(shí)， 判定標(biāo)記被設(shè)定成“1”。此外，如圖32所示，集成電路10具有備用鎖存電路DLA_R7、DLA_G7、DLA_B7以及 備用保持電路DLB_R7、DLB_G7、DLB_B7以及備用輸出電路11_19 11_21。開關(guān)SWA20 SWA25分別是具備有端子0、端子1以及端子2，且具有端子0與端子 1相互連接時(shí)的狀態(tài)和端子0與端子2相互連接時(shí)的狀態(tài)的開關(guān)電路，其根據(jù)Flagl 18 的值來(lái)切換連接狀態(tài)。詳細(xì)為，SWA20 SWA25中的連接狀態(tài)分別由FlagA、FlagG、FlagH、 FlagI、FlagJ、FlagK的值所決定。另外，SWBl SWB3的連接狀態(tài)由FlagA所決定；SWB4 SWB6的連接狀態(tài)由FlagG所決定；SWB7 SWB9的連接狀態(tài)由FlagH所決定；SWBlO SWB12 的連接狀態(tài)由FlagI所決定；SWB13 SWB15的連接狀態(tài)由FlagJ所決定；SWB16 SWB18 的連接狀態(tài)由FlagK所決定。其中，F(xiàn)lagA FlagK則由Flagl到Flagl8的組合所決定， 組合方式如記載于圖32的下端位置中的邏輯式所示。另外，生成Flag_A Flag_K的具體結(jié)構(gòu)雖然在圖中未表示，但對(duì)其結(jié)構(gòu)沒(méi)有特別 的限定，只要具有能夠執(zhí)行圖28所示的邏輯運(yùn)算的結(jié)構(gòu)即可。在SWA20 SWA25 中 當(dāng) FlagA、FlagG、FlagH、FlagI、FlagJ、FlagK 的值為“0”時(shí)，端子0與端子1相連接。另一方面，當(dāng)FlagA, FlagG, FlagH, Flagl, FlagJ, FlagK的值為 “1”時(shí)，端子0與端子2相連接。例如，在Flagl 3的值為“0”，即，輸出電路11_1 11_3 的動(dòng)作良好時(shí)，根據(jù)圖32所示的邏輯式，F(xiàn)lagA為“0”，SWA20中的端子0與端子1相連接。 另一方面，當(dāng)Flagl 3的值中的任意一個(gè)值為“1”，即，輸出電路11_1 11_3中的任意一 個(gè)電路的動(dòng)作不良時(shí)，F(xiàn)lagA為“1”，SWA20中的端子0與端子2相連接。在圖32中，用箭 頭表示用于決定各開關(guān)SWA20 SWA25以及各開關(guān)SWBl SWB18的狀態(tài)的信號(hào)(FlagA K)。另外，F(xiàn)lag_A Flag_K由未圖示的控制部所決定。此外，權(quán)利要求中記載的選擇單元 由未圖示的控制部以及指示用電路123以及SWAl SWA18所構(gòu)成。權(quán)利要求中記載的連 接切換單元由未圖示的控制部以及SWB_1 SWB_18所構(gòu)成。在實(shí)施方式4中，說(shuō)明了灰階數(shù)據(jù)的輸入為單個(gè)系統(tǒng)時(shí)的情況，而進(jìn)行彩色顯示 時(shí)，如本實(shí)施方式所示，一般按照RGB的每種顏色輸入灰階數(shù)據(jù)。(通常動(dòng)作)以下，使用圖32以及圖34來(lái)說(shuō)明集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng) 作，即通常的動(dòng)作。如上所述，圖32是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié) 構(gòu)圖。圖34是集成電路10中未出現(xiàn)不良輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。未出現(xiàn)不良輸出電路時(shí)，輸出電路11_1 11_18的Flagl 18均為“0”。從而， Flagl Flagl8以邏輯或的關(guān)系組合所構(gòu)成的FlagA FlagK也均為“0”。以下，就集成電路10的動(dòng)作進(jìn)行說(shuō)明。首先，動(dòng)作開始信號(hào)(SP信號(hào))通過(guò)啟動(dòng) 脈沖信號(hào)線(SP信號(hào)線)被輸入至集成電路10的指示用電路133中。另外，時(shí)鐘信號(hào)介由 時(shí)鐘信號(hào)線(CLK信號(hào)線)被輸入至指示用電路133中。指示用電路133具有6個(gè)連接端 子，當(dāng)指示用電路133中有SP信號(hào)輸入時(shí)，從各連接端子介由選擇信號(hào)線SELO SEL5輸 出選擇信號(hào)。選擇信號(hào)是對(duì)用于鎖存來(lái)自外部的灰階數(shù)據(jù)的鎖存電路進(jìn)行選擇的信號(hào)。如 圖34所示，在SELO SEL5中，以每一個(gè)時(shí)鐘脈沖為單位，產(chǎn)生脈沖的選擇信號(hào)線(即，呈 “H”狀態(tài)的信號(hào))被依次切換。對(duì)應(yīng)于RGB的灰階數(shù)據(jù)介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線被輸入至 各鎖存電路中。介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線而被輸入的灰階數(shù)據(jù)，隨 CLK信號(hào)的每一下降而變化。即，如圖34所示，同步于CLK信號(hào)的下降定時(shí)，從Rl變成R2， 或從Gl變成G2，或從Bl變成B3，……，以此類推。各鎖存電路DLA在輸入至其柵極部G的 信號(hào)為“H”的期間，獲取輸入到輸入部D中的信號(hào)，并將其輸出至輸出部Q中。S卩，鎖存電 路 DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 分別在選擇信號(hào)線 SELO SEL5 中的選擇信號(hào)為“H”的期間，獲取從外部輸入的灰階數(shù)據(jù)，并將其輸出至輸出部Q中。由此，同步于介由DATAR信號(hào)線輸入的灰階數(shù)據(jù)的變化定時(shí)，鎖存電路DLA_R1 DLA_R6依次被選擇，而在各鎖存電路中，有對(duì)應(yīng)于各鎖存電路的輸出端子所輸出的圖像信 號(hào)的灰階數(shù)據(jù)被導(dǎo)入。也就是說(shuō)，鎖存電路DLA_R1 DLA_R6根據(jù)SELO SEL5的脈沖，依 次獲取灰階數(shù)據(jù)“R1” “R6”。同樣地，根據(jù)SELO SEL5的脈沖，鎖存電路DLA_G1 DLA_ G6依次獲取灰階數(shù)據(jù)“G1” “G6”。也同樣地，根據(jù)SELO SEL5的脈沖，鎖存電路DLA_ Bl DLA_B6依次獲取灰階數(shù)據(jù)“Bi” “B6”。鎖存電路DLA_R1 DLA_R6在選擇信號(hào)線SELO SEL5的選擇信號(hào)為“L”的期間，保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù)據(jù)“R1” 介由DATAR信號(hào)線被輸入的狀態(tài)，因此鎖存電路DLA_R1的輸出部Q在之后就保持“R1”。同 樣地，當(dāng)SELl SEL5的選擇信號(hào)為“L”時(shí)，DLA_R2 DLA_R6的輸出部Q將保持灰階數(shù)據(jù) “R2” “R6”。此時(shí)，被保持在DLA_R1 DLA_R6的輸出部Q中的數(shù)據(jù)，便被輸入至保持電 路DLB_R1 DLB_R6的輸入部D中。另外，鎖存電路DLA_G1 DLA_G6在選擇信號(hào)線SELO SEL5的選擇信號(hào)為“L”的 期間，保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù)據(jù)“G1” 介由DATAG信號(hào)線被輸入的狀態(tài)，因此鎖存電路DLA_G1的輸出部Q在之后就保持“G1”。同 樣地，當(dāng)SELl SEL5的選擇信號(hào)為“L”時(shí)，DLA_G2 DLA_G6的輸出部Q將保持灰階數(shù)據(jù) “G2” “G6”。此時(shí)，被保持在DLA_G1 DLA_G6的輸出部Q中的數(shù)據(jù)便被輸入至保持電路 DLB_G1 DLB_G6的輸入部D中。另外，鎖存電路DLA_B1 DLA_B6在選擇信號(hào)線SELO SEL5的選擇信號(hào)為“L”的 期間，保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù)據(jù)“Bi” 介由DATAB信號(hào)線被輸入的狀態(tài)，因此鎖存電路DLA_B1的輸出部Q在之后就保持“Bi”。同 樣地，當(dāng)SELl SEL5的選擇信號(hào)為“L”時(shí)，DLA_B2 DLA_B6的輸出部Q將保持灰階數(shù)據(jù) “B2” “B6”。此時(shí)，被保持在DLA_B1 DLA_B6的輸出部Q中的數(shù)據(jù)便被輸入至保持電路 DLB_B1 DLB_B6的輸入部D中。由于集成電路10中上述動(dòng)作之后的動(dòng)作與實(shí)施方式1的集成電路10的對(duì)應(yīng)動(dòng)作 相同，因此省略其說(shuō)明。(自行修復(fù)動(dòng)作)以下，參照?qǐng)D35以及圖36來(lái)說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常，且 Flag7被判定電路設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖35是表示本實(shí)施方式所涉及的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的狀態(tài)圖。 圖36是表示集成電路10中出現(xiàn)不良輸出電路時(shí)的動(dòng)作的時(shí)序圖。在集成電路10中，當(dāng)輸出電路11_7發(fā)生異常，F(xiàn)lag7被設(shè)定為“ 1 ”時(shí)，包含F(xiàn)lag7 且以邏輯或的關(guān)系所構(gòu)成的FlagC FlagK成為“1”。因此，SWA22 SWA25中的連接狀態(tài) 便從端子0與端子1相連接的狀態(tài)變成端子0與端子2相連接的狀態(tài)。由此，選擇信號(hào)線 SEL2被連接到鎖存電路DLA_R4、DLA_G4以及DLA_B4上，灰階數(shù)據(jù)“R3”、“G3”、“B3”被分別 存儲(chǔ)至 DLA_R4、DLA_G4、DLA_B4 中。另外，同樣地，選擇信號(hào)線SEL3被連接到鎖存電路DLA_R5、DLA_G5以及DLA_B5 上，通常存儲(chǔ)在DLA_R4、DLA_G4以及DLA_B4中的數(shù)據(jù)14”、“64”、14”被分別存儲(chǔ)至鎖存 電路DLA_R5、DLA_G5以及DLA_B5中。同樣地，選擇信號(hào)線SEL4將被連接到鎖存電路DLA_ R6、DLA_G6 以及 DLA_B6 上，通常存儲(chǔ)在 DLA_R5、DLA_G5 以及 DLA_B5 中的數(shù)據(jù)“R5”、“G5”、 “B5”將被分別存儲(chǔ)至鎖存電路DLA_R6、DLA_G6以及DLA_B6中。也就是說(shuō)，由鎖存電路和保持電路所構(gòu)成的鎖存電路錯(cuò)開一級(jí)進(jìn)行動(dòng)作。最后， 選擇信號(hào)線SEL5被連接到鎖存電路DLA_R7、DLA_G7以及DLA_B7上，存儲(chǔ)在DLA_R6、DLA_ G6以及DLA_B6中的數(shù)據(jù)“R6”、“G6”、“B6”便被分別存儲(chǔ)至備用電路DLA_R7、DLA_G7以及 DLA_B7 中。由此，在本發(fā)明的集成電路10中，當(dāng)輸出電路發(fā)生異常時(shí)，通過(guò)切換開關(guān)，輸出電
52路11_7、輸出電路11_8以及輸出電路11_9中不會(huì)有灰階數(shù)據(jù)輸入。此時(shí)，如圖35所示，由 FlagH至FlagK所控制的開關(guān)SWB7至SWB18中的連接，從端子0與端子1的連接切換成端 子0與端子2的連接，因此，輸出電路11_7、輸出電路11_8以及輸出電路11_9不會(huì)連接到 輸出端子OUTl 0UT18中的任何一個(gè)端子上。而且，輸出端子0UT7 0UT9上連接輸出電路11_10 11_12，輸出端子11_1 11_12上連接輸出電路11_13 11_15，即依次移位由輸出RGB灰階電壓的3個(gè)輸出電路所 構(gòu)成的每一個(gè)組并連接到輸出端子上，而最后的備用輸出電路11_19 11_21將連接到輸 出端子11_16 11_18上。如以上所述，當(dāng)檢測(cè)到輸出電路、鎖存電路以及保持電路的不良時(shí)，切換從指示用 電路133延伸的選擇信號(hào)線與鎖存電路(以及保持電路)之間的連接的同時(shí)，切換輸出電 路與輸出端子之間的連接，以此斷開被判定為不良的輸出電路、鎖存電路以及保持電路，并 依次移位正常的電路，還增設(shè)備用電路，從而實(shí)現(xiàn)能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。另外，本實(shí)施方式的集成電路10也可以利用實(shí)施方式1中說(shuō)明的第1故障檢測(cè) 方法來(lái)檢測(cè)輸出電路11的故障。具體為，與用于構(gòu)成顯示顏色的R相對(duì)應(yīng)的輸出電路 11(11_1、11_4、……)通過(guò)自身所具備的各運(yùn)算放大器，對(duì)自身具備的DAC電路所輸出的電 壓與輸出電路11_19具備的DAC電路所輸出的電壓進(jìn)行比較；與用于構(gòu)成顯示顏色的G相 對(duì)應(yīng)的輸出電路11(11_2、11_5、……)通過(guò)自身所具備的各運(yùn)算放大器，對(duì)自身具備的DAC 電路所輸出的電壓與輸出電路11_20具備的DAC電路所輸出的電壓進(jìn)行比較；與用于構(gòu)成 顯示顏色的B相對(duì)應(yīng)的輸出電路11(11_3、11_6、……)通過(guò)自身所具備的各運(yùn)算放大器， 對(duì)自身具備的DAC電路所輸出的電壓與輸出電路11_21具備的DAC電路所輸出的電壓進(jìn)行 比較。由此，各輸出電路11所具備的判定電路根據(jù)各運(yùn)算放大器的比較結(jié)果，判定各輸出 電路11的良與不良，而且，各輸出電路11根據(jù)各判定電路的判定結(jié)果，將Flagl FlaglS 輸出至控制電路以及各開關(guān)SWA以及各開關(guān)SWB中。另外，關(guān)于集成電路10基于Flagl FlaglS的值來(lái)進(jìn)行自行修復(fù)的結(jié)構(gòu)及方法，參照前述說(shuō)明。[實(shí)施方式6]以下，參照?qǐng)D37 40來(lái)說(shuō)明本發(fā)明的實(shí)施方式6。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D37來(lái)說(shuō)明本實(shí)施方式的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下稱為集成 電路)10的結(jié)構(gòu)。另外，與實(shí)施方式4中的圖28的說(shuō)明一樣，例舉具有18個(gè)輸出的結(jié)構(gòu)進(jìn) 行說(shuō)明，當(dāng)然，集成電路10的輸出并不限定于18個(gè)。圖37是表示本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。集成電路 10具備指示用電路133 ；開關(guān)SWA20 SWA25 ；鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_ G6 以及 DLA_B1 DLA_B6 ；保持電路 DLB_R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 ；輸出電路11_1 11_18 ；開關(guān)SWBl SWB18 ；信號(hào)輸出端子OUTl 0UT18(以下 稱為輸出端子OUTl 0UT18)。集成電路10介由輸出端子OUTl 0UT18與顯示裝置(未圖示)相連接，并驅(qū)動(dòng) 該顯示裝置。在本實(shí)施方式中，權(quán)利要求中記載的子輸出電路與輸出電路11 (輸出電路11_1或 者11_2或者11_3)相對(duì)應(yīng)，子鎖存電路與個(gè)別的鎖存電路DLA (例如，鎖存電路DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_B2)相對(duì)應(yīng)，輸出電路以及鎖存電 路分別與由輸出電路11所構(gòu)成的塊(例如，由輸出電路11_1 11_6所構(gòu)成的塊)以及由 鎖存電路DLA構(gòu)成的塊(例如，由鎖存電路DLA_R1、DLA_G1、DLA_B1、DLA_R2、DLA_G2、DLA_ B2構(gòu)成的塊)相對(duì)應(yīng)，其中，輸出電路11與以及由鎖存電路DLA，以構(gòu)成顯示顏色的3原色 RGB為單位，對(duì)應(yīng)于正負(fù)的灰階電壓而連續(xù)配置。另外，權(quán)利要求中記載的子輸出端子與輸出端子OUTl 0UT18中的各個(gè)端子相對(duì) 應(yīng)，權(quán)利要求中記載的輸出端子與對(duì)應(yīng)于上述輸出電路而配置的6個(gè)輸出端子所構(gòu)成的組 (例如OUTl 0UT6)相對(duì)應(yīng)。指示用電路133具備能夠與SWA20 SWA25的各開關(guān)進(jìn)行個(gè)別連接的連接端子， 各連接端子連接在以RGB為單位的鎖存電路DLA、保持電路DLB及輸出電路11所構(gòu)成的塊 (例如，由鎖存電路DLA_R1、DLA_G1、DLA_B1以及鎖存電路DLB_R1、DLB_G1、DLB_B1以及輸 出電路11_1、11_3、11_5所構(gòu)成的塊)上。本實(shí)施方式的集成電路10中，介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線這 3根數(shù)據(jù)信號(hào)線，分別有構(gòu)成顯示顏色的3原色，即紅(R)、綠(G)、藍(lán)(B)的灰階數(shù)據(jù)輸入。 也就是說(shuō)，集成電路10具有對(duì)由RGB這3色構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行驅(qū)動(dòng)的結(jié) 構(gòu)。其中，對(duì)應(yīng)R的灰階數(shù)據(jù)介由DATAR信號(hào)線而被輸入至鎖存電路DLA_R1 DLA_R6中； 對(duì)應(yīng)G的灰階數(shù)據(jù)介由DATAG信號(hào)線而被輸入至鎖存電路DLA_G1 DLA_G6中；對(duì)應(yīng)B的 灰階數(shù)據(jù)介由DATAB信號(hào)線而被輸入至鎖存電路DLA_B1 DLA_B6中。另外，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 分別從被 輸入的灰階數(shù)據(jù)中提取與輸出自輸出端子OUTl 0UT18的圖像信號(hào)相對(duì)應(yīng)的灰階數(shù)據(jù)，并 將該灰階數(shù)據(jù)輸出給保持電路DLB—R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6。 保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6對(duì)來(lái)自鎖存電路DLA_ Rl DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6的灰階數(shù)據(jù)進(jìn)行保持后，分別將該些灰 階數(shù)據(jù)輸出至輸出電路11_1 11_18中。輸出電路11_1 11_18分別具備用于將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的 DAC(Digital Analog Converter)電路；具有緩沖電路功能的運(yùn)算放大器；判定輸出電路 的動(dòng)作的良好與否的判定電路；用于表示判定電路所判定出的動(dòng)作的良好與否的判定標(biāo) 記。在圖37中，輸出電路11_A所對(duì)應(yīng)的判定標(biāo)記被記載為FlagA。例如，輸出電路11_1 的良好與否的判定結(jié)果被表示為Flagl、輸出電路11_2的良好與否的判定結(jié)果被表示為 Flag2、……、輸出電路11_18的良好與否的判定結(jié)果被表示為FlaglS。關(guān)于輸出電路的良 好與否的判定方法將在后文中詳述。當(dāng)輸出電路良好時(shí)，判定標(biāo)記被設(shè)定成“0”;當(dāng)輸出電 路不良時(shí)，判定標(biāo)記被設(shè)定成“ 1 ”。另外，集成電路10所包含的輸出電路11_1 11_18是，僅對(duì)應(yīng)于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng) 的正電壓的輸出和負(fù)電壓的輸出的其中一方的電路。在圖37中，輸出電路11_1、11_3、 11_5、……等奇數(shù)編號(hào)的電路與正電壓的輸出相對(duì)應(yīng)，輸出電路11_2、11_4、11_6、……等 這些偶數(shù)編號(hào)的電路與負(fù)電壓的輸出相對(duì)應(yīng)。為了進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)，需要各輸出端子既能 輸出正電壓又能輸出負(fù)電壓。對(duì)此，在集成電路10中，通過(guò)控制信號(hào)REV來(lái)進(jìn)行開關(guān)SWREV 的切換控制，以改變輸出電路及輸出端子與選擇信號(hào)線之間的連接，從而改變灰階數(shù)據(jù)的 取樣定時(shí)，并實(shí)現(xiàn)正電壓與負(fù)電壓之間的切換。
此外，如圖37所示，集成電路10具有備用鎖存電路DLA_R7、DLA_G7、DLA_B7、DLA_ R8、DLA_G8、DLA_B8，以及備用保持電路 DLB_R7、DLB_G7、DLB_B7、DLB_R8、DLB_G8、DLB_B8, 以及備用輸出電路11_19 11_24。開關(guān)SWA20 SWA25是，分別具備端子0、端子1以及端子2，且具有端子0與端子 1相互連接的狀態(tài)與端子0與端子2相互連接的狀態(tài)的開關(guān)電路，其根據(jù)Flagl 18的值 來(lái)切換連接狀態(tài)。更詳細(xì)地說(shuō)，SWA20 SWA25中的連接狀態(tài)分別由FlagL、FlagO、FlagP 的值所決定。另外，SWBl SWB6的連接狀態(tài)由FlagL的值所決定；SWB7 SWB12的連接狀 態(tài)由FlagO的值所決定；SWB13 SWB18的連接狀態(tài)由FlagP的值所決定。在此，F(xiàn)lagL FlagP由Flagl至FlaglS之間的組合所決定，而組合方式如記載于圖37的下端位置中的邏 輯式所示。用于生成Flag_L Flag_P的具體結(jié)構(gòu)在圖中未表示，但對(duì)其結(jié)構(gòu)沒(méi)有特別的限 定，只要是能夠執(zhí)行圖28所示的邏輯運(yùn)算的結(jié)構(gòu)即可。在SWA20 SWA25中，當(dāng)FlagL、FlagO、FlagP的值為“0”時(shí)，端子0與端子1相 連接。另一方面，當(dāng)FlagL、FlagO、FlagP的值為“1”時(shí)，端子0與端子2相連接。例如，在 Flagl 6的值為“0”，即輸出電路11_1 11_6的動(dòng)作良好時(shí)，根據(jù)圖37所示的邏輯式， FlagL成為“0”，SWA20中的端子0與端子1相連接。另一方面，當(dāng)Flagl 6中某者的值 為“1”，即輸出電路11_1 11_6中的任意一個(gè)電路的動(dòng)作不良時(shí)，F(xiàn)lagL成為“1”，SWA20 中的端子0與端子2相連接。在圖37中，用箭頭表示用于決定各開關(guān)SWA20 SWA25以及 各開關(guān)SWBl SWB18的狀態(tài)的信號(hào)(FlagL N)。另夕卜，F(xiàn)lag_L Flag_N由未圖示的控 制部所決定。此外，權(quán)利要求中記載的選擇單元由未圖示的控制部以及指示用電路123以 及SWAl SWA18所構(gòu)成。權(quán)利要求中記載的連接切換單元由未圖示的控制部以及SWBl SffB 18所構(gòu)成。(通常動(dòng)作)以下，參照?qǐng)D37以及圖38來(lái)說(shuō)明集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng) 作，即通常的動(dòng)作。如以上所述，圖37是表示本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu) 圖。圖38是集成電路10中未出現(xiàn)不良的輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。在本實(shí)施方式 中，說(shuō)明在開關(guān)SWREV中端子0與端子1相連接時(shí)的狀態(tài)。未出現(xiàn)不良的輸出電路時(shí)，輸出電路11_1 11_18的Flagl 18均為“0”。因 此，以Flagl Flagl8的組合的邏輯或構(gòu)成的FlagL FlagP也均為“0”。以下，就集成電路10的動(dòng)作進(jìn)行說(shuō)明。首先，動(dòng)作開始信號(hào)(SP信號(hào))介由啟動(dòng)脈 沖信號(hào)線(SP信號(hào)線)而被輸入至集成電路10的指示用電路133中。而且，時(shí)鐘信號(hào)(CLK 信號(hào))介由時(shí)鐘信號(hào)線(CLK信號(hào)線)被輸入至指示用電路133中。指示用電路133具有6 個(gè)連接端子，當(dāng)有SP信號(hào)被輸入時(shí)，指示用電路133介由選擇信號(hào)線SELO SEL5從各連 接端子輸出選擇信號(hào)。選擇信號(hào)SEL是對(duì)用于鎖存來(lái)自外部的灰階數(shù)據(jù)的鎖存電路進(jìn)行選 擇的信號(hào)。如圖37所示，在SELO SEL5中，以每一個(gè)時(shí)鐘脈沖為單位，產(chǎn)生脈沖的選擇信 號(hào)線(即，“H”的狀態(tài)的信號(hào))被依次切換。對(duì)應(yīng)于RGB的灰階數(shù)據(jù)介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線被輸入至 各鎖存電路中。介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線而被輸入的灰階數(shù)據(jù)，在
55CLK信號(hào)的每一下降沿發(fā)生變化。即，如圖38所示，同步于CLK信號(hào)的下降定時(shí)，從Rl變成 R2，或從Gl變成G2，或從Bl變成B3，……，以此類推。各鎖存電路DLA在輸入至其柵極部 G中的信號(hào)為“H”的期間，獲取被輸入至輸入部D中的信號(hào)，并將該信號(hào)輸出至輸出部Q中。 即，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6，在來(lái)自選擇信號(hào) 線SELO SEL5的選擇信號(hào)為“H”的期間，分別獲取輸入自外部的灰階數(shù)據(jù)，并將該灰階數(shù) 據(jù)輸出至輸出部Q中。由此，同步于介由DATAR信號(hào)線被輸入的灰階數(shù)據(jù)的變化定時(shí)，鎖存電路DLA_ Rl DLA_R6依次被選擇，而各鎖存電路中，有輸出自與各鎖存電路相對(duì)應(yīng)的輸出端子的圖 像信號(hào)的灰階數(shù)據(jù)被導(dǎo)入。也就是說(shuō)，根據(jù)SELO SEL5的脈沖，鎖存電路DLA_R1 DLA_ R6依次獲取灰階數(shù)據(jù)“R1” “R6”。同樣地，根據(jù)SELO SEL5的脈沖，鎖存電路DLA_G1 DLA_G6依次獲取灰階數(shù)據(jù)“G1” “G6”。也同樣地，根據(jù)SELO SEL5的脈沖，鎖存電路 DLA_B1 DLA_B6依次獲取灰階數(shù)據(jù)“Bi” “B6”。在選擇信號(hào)線SELO SEL5的選擇信號(hào)為呈“L”的期間，鎖存電路DLA_R1 DLA_ R6將保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù)據(jù)“R1” 介由DATAR信號(hào)線被輸入的狀態(tài)，因此鎖存電路DLA_R1的輸出部Q在之后就保持“R1”。同 樣地，當(dāng)SELl SEL5的選擇信號(hào)為“L”時(shí)，DLA_R2 DLA_R6的輸出部Q將保持灰階數(shù)據(jù) “R2” “R6”。此時(shí)，被保持在DLA_R1 DLA_R6的輸出部Q中的數(shù)據(jù)將被輸入至保持電路 DLB_R1 DLB_R6的輸入部D中。而且，在選擇信號(hào)線SELO SEL5的選擇信號(hào)為“L”的期間，鎖存電路DLA_G1 DLA_G6將保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù) 據(jù)“G1”介由DATAG信號(hào)線被輸入的狀態(tài)，因此鎖存電路DLA_G1的輸出部Q在之后就保持 “G1”。同樣地，當(dāng)SELl SEL5的選擇信號(hào)為“L”時(shí)，DLA_G2 DLA_G6的輸出部Q將保持 灰階數(shù)據(jù)“G2” “G6”。此時(shí)，被保持在DLA_G1 DLA_G6的輸出部Q中的數(shù)據(jù)將被輸入至 保持電路DLB_G1 DLB_G6的輸入部D中。而且，在選擇信號(hào)線SELO SEL5的選擇信號(hào)為“L”的期間，鎖存電路DLA_B1 DLA_B6將保持所獲取的灰階數(shù)據(jù)。例如，當(dāng)SELO的選擇信號(hào)為“L”時(shí)，由于處于灰階數(shù) 據(jù)“Bi”介由DATAB信號(hào)線被輸入的狀態(tài)，因此鎖存電路DLA_B1的輸出部Q在之后將保持 “Bi”。同樣地，當(dāng)SELl SEL5的選擇信號(hào)呈“L”時(shí)，DLA_B2 DLA_B6的輸出部Q將保持 灰階數(shù)據(jù)“B2” “B6”。此時(shí)，被保持在DLA_B1 DLA_B6的輸出部Q中的數(shù)據(jù)被輸入至保 持電路DLB_B1 DLB_B6的輸入部D中。關(guān)于集成電路10中以后的動(dòng)作，其與實(shí)施方式4的集成電路10的對(duì)應(yīng)動(dòng)作相同， 因此省略其說(shuō)明。(自行修復(fù)動(dòng)作)以下，參照?qǐng)D39以及圖40來(lái)說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常，且 Flag7被判定電路設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖39是表示本實(shí)施方式所涉及的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的狀態(tài)圖。 圖40是集成電路10中出現(xiàn)不良的輸出電路時(shí)表示其動(dòng)作的時(shí)序圖。在集成電路10中，輸出電路11_7發(fā)生異常，F(xiàn)lag7被設(shè)定為“ 1 ”時(shí)，包含F(xiàn)lag7且 以邏輯或的關(guān)系構(gòu)成的FlagC FlagK便為“1”。因此，SWA22 SWA25中的連接狀態(tài)，從端子0與端子1相連接狀態(tài)變成端子0與端子2相連接的狀態(tài)。由此，選擇信號(hào)線SEL2被 連接到鎖存電路DLA_R5、DLA_G5、DLA_B5上，灰階數(shù)據(jù)“R3”、“G3”、“B3”分別被存儲(chǔ)至DLA_ R5、DLA_G5、DLA_B5 中。而且，同樣地，SEL3被連接到鎖存電路DLA_R6、DLA_G6、DLA_B6的柵極上，SEL4被 連接到鎖存電路DLA_R7、DLA_G7、DLA_B7的柵極上，SEL5被連接到鎖存電路DLA_R8、DLA_ G8、DLA_B8的柵極上。由此，存儲(chǔ)在DLA_R3、DLA_G3、DLA_B3中的數(shù)據(jù)“R3”、“G3”、“B3”分別被存儲(chǔ)至 DLA_R5、DLA_G5、DLA_B5 中；存儲(chǔ)在 DLA_R4、DLA_G4、DLA_B4 中的數(shù)據(jù) “R4”、“G4”、“B4” 分 別被存儲(chǔ)至備用電路DLA_R6、DLA_G6、DLA_B6中；存儲(chǔ)在DLA_R5、DLA_G5、DLA_B5中的數(shù)據(jù) “R5”、“G5”、“B5” 分別被存儲(chǔ)至備用電路 DLA_R7、DLA_G7、DLA_B7 中；存儲(chǔ)在 DLA_R6、DLA_ G6、DLA_B6中的數(shù)據(jù)“ R6 ”、“G6 ”、“B6 ”分別被存儲(chǔ)至備用電路DLA_R8、DLA_G8、DLA_B8中， 即以這種方式，鎖存電路錯(cuò)開一級(jí)進(jìn)行動(dòng)作。由此，在本發(fā)明的集成電路10中，當(dāng)輸出電路發(fā)生異常時(shí)，通過(guò)切換開關(guān)，輸出電 路11_7、輸出電路11_8、輸出電路11_9、輸出電路11_10、輸出電路11_11、輸出電路11_12 中不會(huì)有灰階數(shù)據(jù)輸入。此時(shí)，如圖39所示，由FlagO以及FlagP所控制的開關(guān)SWB7 SWB18的連接，從端子0與端子1之間的連接切換成端子0與端子2之間的連接，因此，輸 出電路11_7、輸出電路11_8、輸出電路11_9、輸出電路11_10、輸出電路11_11、輸出電路 11_12不與輸出端子OUTl 0UT18中的任何一個(gè)端子相連接。而且，輸出端子0UT7與輸出電路11_13相連接；輸出端子0UT8與輸出電路11_15 相連接；輸出端子0UT9與輸出電路11_17相連接；輸出端子0UT10與輸出電路11_14相連 接；輸出端子OUTll與輸出電路11_16相連接；輸出端子0UT12與輸出電路11_18相連接； 以這種方式，以對(duì)于RGB的各顏色輸出正負(fù)灰階電壓的6個(gè)輸出電路所構(gòu)成的每一個(gè)組為 單位，依次進(jìn)行移位并連接到輸出端子上，而最后的備用輸出電路11_19 11_24被連接到 輸出端子0UT13 輸出端子0UT18上。如以上所述，當(dāng)檢測(cè)到輸出電路、鎖存電路以及保持電路的不良時(shí)，切換從指示用 電路133延伸出的選擇信號(hào)線與鎖存電路(以及保持電路)之間的連接，同時(shí)切換輸出電 路與輸出端子之間的連接，以此切斷被判定為不良的輸出電路、鎖存電路以及保持電路，并 依次移位到正常的電路上，還增設(shè)了備用電路，從而獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。另外，本實(shí)施方式的集成電路10也可以利用實(shí)施方式1中說(shuō)明的第1故障檢測(cè)方 法來(lái)檢測(cè)輸出電路11的故障。具體為，各輸出電路中有來(lái)自備用輸出電路11所具備的DAC 的輸出電壓被輸入，其中，對(duì)于備用輸出電路11來(lái)說(shuō)，構(gòu)成顯示顏色的原色與各輸出電路 11的相同，且點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)時(shí)灰階電壓的極性也與各輸出電路11的相同。在此，各輸出電路 11通過(guò)自身所具備的運(yùn)算放大器，對(duì)輸入自備用的輸出電路所具備的DAC的輸出電壓以及 來(lái)自輸出電路11自身所具備的DAC的輸出電壓進(jìn)行比較。由此，各輸出電路11所具備的 判定電路根據(jù)各運(yùn)算放大器的比較結(jié)果，判定各輸出電路11的良好與否，且各輸出電路11 根據(jù)各判定電路的判定結(jié)果，將Flagl FlaglS輸出給控制電路以及各開關(guān)SWA以及各開 關(guān)SWB。關(guān)于集成電路10基于Flagl FlaglS的值來(lái)進(jìn)行自行修復(fù)時(shí)的結(jié)構(gòu)及方法，參照 前述說(shuō)明。此外，本實(shí)施方式的集成電路10也可以利用實(shí)施方式1中說(shuō)明的第1故障檢測(cè)方法來(lái)檢測(cè)輸出電路11的故障。具體為，在各輸出電路11中，相鄰的輸出電路11通過(guò)各自 所具備的運(yùn)算放大器，對(duì)各自具備的DAC所輸出的電壓進(jìn)行相互比較。下面，參照?qǐng)DX來(lái)說(shuō) 明。即，輸出電路11_1通過(guò)自身所具備的運(yùn)算放大器，對(duì)自身具備的DAC所輸出的電壓以及 輸出電路11_2具備的DAC所輸出的電壓進(jìn)行比較；輸出電路11_2通過(guò)自身所具備的運(yùn)算 放大器，對(duì)其自身具備的DAC所輸出的電壓以及輸出電路11_1具備的DAC所輸出的電壓進(jìn) 行比較。而且，輸出電路11_3及11_4、輸出電路11_5、11_6、……，也進(jìn)行同樣的動(dòng)作。有 此，各輸出電路11通過(guò)各自所具備的判定電路，并根據(jù)各運(yùn)算放大器的比較結(jié)果，判定各 輸出電路11的良好與否，且各輸出電路11根據(jù)各判定電路的判定結(jié)果，將Flagl FlaglS 輸出給控制電路以及各開關(guān)SWA和各開關(guān)SWB。關(guān)于集成電路10基于Flagl FlaglS的 值來(lái)進(jìn)行自行修復(fù)時(shí)的結(jié)構(gòu)及方法，參照前述說(shuō)明。以下，參照附圖繼續(xù)說(shuō)明本發(fā)明的其他實(shí)施方式。[實(shí)施方式7]以下，參照?qǐng)D41及圖42來(lái)說(shuō)明本發(fā)明的實(shí)施方式7。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D41來(lái)說(shuō)明本實(shí)施方式所涉及的、能夠進(jìn)行自行修復(fù)的顯示驅(qū)動(dòng)用半 導(dǎo)體集成電路(以下稱為集成電路)10的結(jié)構(gòu)。為了簡(jiǎn)化說(shuō)明，與針對(duì)圖53所示的現(xiàn)有集 成電路的說(shuō)明一樣，舉例說(shuō)明具有18個(gè)輸出的結(jié)構(gòu)，當(dāng)然，集成電路10的輸出個(gè)數(shù)并不限 定于18個(gè)。圖41是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。集 成電路10具備D-觸發(fā)器_1 D-觸發(fā)器_18(以下簡(jiǎn)稱為DF_1 DF_18 ；統(tǒng)稱時(shí)稱為 DF)；開關(guān)SWAl SWA18 (以下統(tǒng)稱時(shí)稱為開關(guān)SWA)；鎖存電路DLA_1 DLA_18 (以下統(tǒng)稱 時(shí)稱為鎖存電路DLA)；保持電路DLB_1 DLB_18(以下統(tǒng)稱時(shí)稱為保持電路DLB)；輸出電 路11_1 11_18(以下統(tǒng)稱時(shí)表示為輸出電路11)；開關(guān)SWBl SWB18(以下統(tǒng)稱時(shí)表示 為開關(guān)SWB)；信號(hào)輸出端子OUTl 0UT18(以下稱為輸出端子OUTl 0UT18)；備用輸出電 路 11_19。集成電路10介由輸出端子OUTl 0UT18與顯示裝置(未圖示)相連接，并驅(qū)動(dòng) 該顯示裝置。在本實(shí)施方式中，權(quán)利要求中記載的輸出電路與輸出電路11相對(duì)應(yīng)，權(quán)利要求中 記載的鎖存電路以及保持電路分別與鎖存電路DLA以及保持電路DLB相對(duì)應(yīng)。集成電路10中的DF_1 DF_18 (選擇部)，與圖54所示的現(xiàn)有的液晶驅(qū)動(dòng)用半導(dǎo) 體集成電路101 —樣，構(gòu)成指示用移位寄存電路，并按照?qǐng)D55所示的時(shí)序圖進(jìn)行動(dòng)作。各個(gè)輸出電路11分別具備用于將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的DAC(Digital Analog Converter)電路；具有緩沖電路的功能的運(yùn)算放大器；判定輸出電路的動(dòng)作的 良好與否的判定電路(判定部)；用于表示判定電路所判定出的動(dòng)作的良好與否的判定 標(biāo)記。在圖41中，將輸出電路11_A所對(duì)應(yīng)的判定標(biāo)記表示為FlagA。例如，將輸出電路 11_1的良好與否的判定結(jié)果表示為Flagl、將輸出電路11_2的良好與否的判定結(jié)果表示為 Flag2、……、將輸出電路11_18的良好與否的判定結(jié)果表示為FlaglS。當(dāng)輸出電路為良好 時(shí)，判定標(biāo)記被設(shè)定成“0” ；當(dāng)輸出電路為不良時(shí)，判定標(biāo)記被設(shè)定成“ 1 ”，關(guān)于輸出電路的 良好與否的判定方法將在后文中詳述。
開關(guān)SWAl 18被設(shè)置在DLB_1 DLB_18與輸出電路11_1 11_18之間。開關(guān) SffBl 18被設(shè)置在輸出電路11_1 11_19與輸出端子OUTl 0UT18之間。另夕卜，DLB_1 DLB_18分別與DLA_1 DLA_18相連接，從而形成了對(duì)應(yīng)于鎖存部的塊。開關(guān)SWAl 18以及SWBl 18是，分別具備端子0、端子1以及端子2，且具有 端子O與端子1相連接時(shí)的狀態(tài)以及端子0與端子2相連接時(shí)的狀態(tài)的開關(guān)電路，其根據(jù) Flagl 18的值來(lái)切換連接狀態(tài)。更為詳細(xì)地說(shuō)，SWAl 18的連接狀態(tài)分別由Flag_Xl FlagX_18的值所決定。而Flag_Xl FlagX18則由Flagl至Flagl8的組合所決定，F(xiàn)lagl 至FlaglS的組合方式如記載于圖41的下端位置中的邏輯式所示。用于生成Flag_Xl FlagX_18的具體結(jié)構(gòu)雖然未在圖中表示，但對(duì)其結(jié)構(gòu)沒(méi)有特 別的限定，只要是能夠執(zhí)行圖1所示的邏輯運(yùn)算的結(jié)構(gòu)即可。在SffAl 18中，當(dāng)Flag_Xl FlagX_18的值為“0”時(shí)，端子0與端子1相連接。 另一方面，當(dāng)Flagl 18的值為“1”時(shí)，端子0與端子2相連接。例如，在Flagl的值為 “0”，即輸出電路11_1的動(dòng)作為良好時(shí)，根據(jù)圖41所示的邏輯式，F(xiàn)lag_Xl成為“0”，SffAl中 的端子0與端子1相連接。另一方面，在Flagl的值為“1”，即輸出電路11_1的動(dòng)作為不良 時(shí)，F(xiàn)lag_Xl成為“1”，SffAl中的端子0與端子2相連接。對(duì)于SWBl SWB18，也以同樣方 式?jīng)Q定各自的連接狀態(tài)。在圖41中，用箭頭來(lái)表示用于決定各開關(guān)SWAl SWA18以及各 開關(guān)SffBl SffB 18的狀態(tài)的信號(hào)(Flagl Flagl8)。另外，F(xiàn)lag_Xl X18由未圖示的控 制部所決定。此外，權(quán)利要求中記載的連接切換單元與未圖示的控制部以及各開關(guān)SWBl SWB18相對(duì)應(yīng)；權(quán)利要求中記載的選擇單元與未圖示的控制部以及各開關(guān)SWAl SWA18相 對(duì)應(yīng)。另外，DLA_1 DLA_18、DLB_1 DLB_18是，對(duì)數(shù)字信號(hào)進(jìn)行鎖存的電路，其中，數(shù) 字信號(hào)是，表示介由DATA信號(hào)線被輸入的灰階數(shù)據(jù)的信號(hào)。在圖41中，只示出了各電路分 別為單個(gè)時(shí)的結(jié)構(gòu)，但若從外部輸入的灰階數(shù)據(jù)為6比特，則分別需要6個(gè)電路，若為8比 特，則分別需要8個(gè)電路。在此，為了避免繁瑣的說(shuō)明，用各為1個(gè)電路的結(jié)構(gòu)為代表。(通常動(dòng)作)以下，參照?qǐng)D41來(lái)說(shuō)明集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng)作，即通常的 動(dòng)作。如上所述，圖41是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu) 圖。未出現(xiàn)不良的輸出電路時(shí)，輸出電路11的Flagl 18均為“0”。因此，由Flagl FlaglS的組合的邏輯或所構(gòu)成的Flag_Xl FlagX_18也均為“0”。因此，如圖41所示，集 成電路10中的開關(guān)SWAl SWA18都處于端子0與端子1相連接的狀態(tài)，即集成電路10的 結(jié)構(gòu)與圖54所示的現(xiàn)有電路的結(jié)構(gòu)相同。以下，就集成電路10的動(dòng)作進(jìn)行說(shuō)明。時(shí)鐘信號(hào)介由CLK信號(hào)線而輸出至構(gòu)成指 示用移位寄存器的各DF中，然后，在CLK信號(hào)的上升沿的定時(shí)，將輸入至輸入部D中的信號(hào) 的狀態(tài)從輸出部Q輸出。來(lái)自DF_1 DF_18的輸出部Q的輸出信號(hào)，分別被輸入至后級(jí)的 DF的輸入部D中，同時(shí)作為選擇信號(hào)，被輸入至與各個(gè)輸出部Q相連接的各鎖存電路DLA 中。選擇信號(hào)是對(duì)用于鎖存來(lái)自外部的灰階數(shù)據(jù)的鎖存電路進(jìn)行選擇的信號(hào)。首先，動(dòng)作啟動(dòng)脈沖信號(hào)(SP信號(hào))介由SP信號(hào)線被輸入至指示用移位寄存電路 的第一級(jí)的DF_1中。指示用移位寄存器的第一級(jí)的DF_1在CLK信號(hào)的上升沿的定時(shí)，獲取SP信號(hào)的“H”脈沖，并從輸出部Q輸出“H”的信號(hào)。而在CLK信號(hào)的下一個(gè)上升沿，SP 信號(hào)變?yōu)椤癓”，并從輸出部Q輸出“L”的信號(hào)。與DF_1相同，在CLK信號(hào)的上升沿的定時(shí)，DF_2 DF_18也將被輸入至輸入部D 中的信號(hào)的狀態(tài)從輸出部Q輸出。由此，在DF_1 DF_18中，以每一時(shí)鐘脈沖為單位，輸出 “H”脈沖信號(hào)的DF依次被切換。以下，將來(lái)自DF_1 DF_18的輸出分別表示為Q(DF_1) Q(DF_18)。另夕卜，同樣地，將來(lái)自鎖存電路DLA_1 DLA_18的輸出分別表示為Q (DLA_1) Q(DLA_18)，將來(lái)自保持電路DLB_1 DLB_18的輸出分別表示為Q(DLB_1) Q(DLB_18)。各鎖存電路中，灰階數(shù)據(jù)介由DATA信號(hào)線被輸入。介由DATA信號(hào)線被輸入的灰 階數(shù)據(jù)，在CLK信號(hào)的每一個(gè)下降沿發(fā)生變化。即，同步于CLK信號(hào)的下降沿的定時(shí)，從Dl 變成D2、從D2變成D3、……，以此類推。各鎖存電路在輸入至自身柵極部G中的選擇信號(hào) 為“H”的期間，獲取被輸入至輸入部D中的信號(hào)，并將其輸出至輸出部Q中。S卩，鎖存電路 DLA_1 DLA_18分別在被輸入的Q(DF_1) Q(DF_18)為“H”的期間，獲取從外部輸入的灰 階數(shù)據(jù)，并將其輸出至輸出部Q中。由此，同步于灰階數(shù)據(jù)的變化定時(shí)，鎖存電路DLA_1 DLA_18依次被選擇，各鎖 存電路中將被導(dǎo)入輸出自輸出端子的圖像信號(hào)的灰階數(shù)據(jù)。也就是說(shuō)，根據(jù)Q(DF_1) Q(DF_18)的“H”脈沖，鎖存電路DLA_1 DLA_18依次獲取灰階數(shù)據(jù)“D1” “D18”。然后， 鎖存電路DLA_1 DLA_18在Q(DF_1) Q(DF_18)為“L”的期間，保持所獲取的灰階數(shù)據(jù)。例如，鎖存電路DLA_1在被輸入的Q(DF_1)為“H”的期間，介由DATA信號(hào)線獲取 灰階數(shù)據(jù)“D1”。其后，當(dāng)Q(DF_1)變?yōu)椤癓”時(shí)，由于仍持續(xù)灰階數(shù)據(jù)“D1”介由DATA信號(hào)線 被輸入的狀態(tài)，因此，此后，“D1”作為來(lái)自鎖存電路DLA_1的輸出部Q的輸出Q(DLA_1)而 被保持。而且，Q(DF_1)還會(huì)被輸出到后級(jí)的DF_2的輸入部D中，在輸入到DF_2中的CLK 信號(hào)的上升沿的定時(shí)，由于Q(DF_1)還未變成“L” (即，處于“H”狀態(tài))，因此從DF_2的輸 出部Q輸出的信號(hào)Q(DF_2)為“H”。然后，DLA_2在被輸入的Q(DF_2)為“H”的期間，介由 DATA信號(hào)線獲取灰階數(shù)據(jù)“D2”。其后，當(dāng)Q(DF_2)為“L”時(shí)，由于仍持續(xù)灰階數(shù)據(jù)“D2”介 由DATA信號(hào)線被輸入的狀態(tài)，因此，此后，“D2”作為來(lái)自鎖存電路DLA_2的輸出部Q的輸 出Q(DLA_2)而被保持。同樣地，當(dāng)Q(DF_3) Q(DF_18)為“L”時(shí)，“D2” “D18”作為來(lái)自鎖存電路 DLA_2 DLA_18的輸出部Q的輸出Q(DLA_2) Q(DLA_18)而被保持。 如以上所述，在構(gòu)成指示用移位寄存電路的各DF中，從DF_1起依次進(jìn)行脈沖的移 位，依據(jù)該脈沖的DLA_1 DLA_18，介由DATA信號(hào)線依次獲取灰階數(shù)據(jù)“D1” “D18”。然 后，保持電路DLB_1 DLB_18的輸入部D中將分別被導(dǎo)入保持在DLA_1 DLA_18的輸出 部中的灰階數(shù)據(jù)“D1” “D18”。 此外，在圖41所示的集成電路10中，從DLA_1開始依次獲取灰階數(shù)據(jù)，到DLA_18 獲取完數(shù)據(jù)后，向LS信號(hào)線輸入“H”脈沖。也就是說(shuō)，“H”脈沖作為數(shù)據(jù)負(fù)載信號(hào)(以下 稱LS信號(hào))而被輸入至保持電路DLB_1 DLB_18的柵極G中。由此，DLB_1 DLB_18把 輸入到其輸入部D中的灰階數(shù)據(jù)“D1” “D18”從其輸出部Q輸出。通過(guò)該動(dòng)作，輸出電路 11中將輸入有由DLA_1 DLA_18所依次獲取的灰階數(shù)據(jù)“D1” “D18”。然后，輸出電路 11把作為數(shù)字?jǐn)?shù)據(jù)的灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓(即，圖像信號(hào))，且分別介由對(duì)應(yīng)的輸出端子OUTl 0UT18輸出對(duì)應(yīng)于灰階數(shù)據(jù)“D1” “D18”的灰階電壓。(自行修復(fù)動(dòng)作)以下，參照?qǐng)D42來(lái)說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常且Flag7被判定 電路設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖42是表示本實(shí)施方式所涉及的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。 在集成電路10中，輸出電路11_7發(fā)生異常，且Flag7被設(shè)定為“ 1”時(shí)，包含F(xiàn)lag7且以邏 輯或的關(guān)系構(gòu)成的FlagX7 FlagX18成為“1”。因此，SWA7 SWA18的連接，將從端子0 與端子1之間的連接變更成端子0與端子2之間的連接。由此，輸出電路11_7的輸入處于斷路狀態(tài)，從而，保持電路DLB_7的輸出部Q與輸 出電路11_8相連接，保持電路DLB_8的輸出部Q與輸出電路11_9相連接，保持電路DLB_9 的輸出部Q與輸出電路11_10相連接。也就是說(shuō)，保持電路DLB以及輸出電路11依次錯(cuò)開 一級(jí)后相連接，最后，保持電路DLB_18的輸出部Q與備用輸出電路19相連接。即，在本發(fā) 明的集成電路10中，通過(guò)切換開關(guān)，發(fā)生異常的輸出電路11_7中不會(huì)有灰階數(shù)據(jù)輸入。此時(shí)，如圖42所示，在集成電路10中，由FlagX7至FlagX18控制的開關(guān)SWB7至 SWB18的連接，從端子0與端子1之間的連接切換成端子0與端子2之間的連接，因此，輸出 電路11_7不會(huì)連接到輸出端子OUTl 0UT18中的任何一個(gè)端子上。另外，輸出端子0UT7 上連接有輸出電路11_8，輸出端子0UT8上連接有輸出電路11_9，以這種方式依次移位輸出 電路并連接到輸出端子上，而最后的備用輸出電路11_19將連接到輸出端子0UT18上。如以上所述，當(dāng)檢測(cè)出輸出電路的不良時(shí)，切換保持電路DLB_1 DLB_18與輸出 電路11_1 11_19之間的連接的同時(shí)，還切換輸出電路11_1 11_19與輸出端子OUTl 0UT18之間的連接，由此切斷被判定是不良的輸出電路，而且，通過(guò)依次移位正常的電路并 增設(shè)備用電路，來(lái)獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。[實(shí)施方式8]以下，參照?qǐng)D43 44來(lái)說(shuō)明本發(fā)明的實(shí)施方式8。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D43來(lái)說(shuō)明本實(shí)施方式的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下稱為集成 電路)10的結(jié)構(gòu)。另外，與實(shí)施方式7中對(duì)圖41的說(shuō)明一樣，舉出具有18個(gè)輸出的結(jié)構(gòu)進(jìn) 行說(shuō)明，但是，集成電路10的輸出并不限定于18個(gè)。圖43是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)圖。集成 電路10具備D-觸發(fā)器_20 D-觸發(fā)器_25 (以下簡(jiǎn)稱為DF_20 DF_25)；開關(guān)SWAl SffA 18 ；鎖存電路 DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 ；保持電路 DLB_ Rl DLB_R6、DLB_G1 DLB_G6、DLB_B1 DLB_B6 ；輸出電路 11_1 11_18 ；開關(guān) SWBl SffB 18 ；信號(hào)輸出端子OUTl 0UT18 ；備用輸出電路11_19 11_21。集成電路10介由輸出端子OUTl 0UT18與顯示裝置(未圖示)相連接，并驅(qū)動(dòng) 該顯示裝置。在本實(shí)施方式中，權(quán)利要求中記載的輸出部與個(gè)別的輸出電路11(輸出電路11_1 或者11_2或者11_3)相對(duì)應(yīng)；權(quán)利要求中記載的圖像信號(hào)輸出部與由對(duì)應(yīng)于構(gòu)成顯示顏色 的3原色RGB而連續(xù)配置的輸出電路11所構(gòu)成的塊(例如，由輸出電路11_1 11_3所構(gòu) 成的塊)相對(duì)應(yīng)。
61
另外，權(quán)利要求中記載的子鎖存部與由個(gè)別的鎖存電路DLA (例如，鎖存電路DLA_ Rl或者DLA_G1或者DLA_B1)以及個(gè)別的保持電路DLB (例如，保持電路DLB_R1或者DLB_ Gl或者DLB_B1)所構(gòu)成的塊相對(duì)應(yīng)。權(quán)利要求中記載的鎖存部與由對(duì)應(yīng)于構(gòu)成顯示顏色 的3原色RGB而連續(xù)配置的鎖存電路DLA以及保持電路DLB所構(gòu)成的塊(例如，由鎖存電 路DLA_R1、DLA_G1、DLA_B1以及鎖存電路DLB_R1、DLB_G1、DLB_B1所構(gòu)成的塊)相對(duì)應(yīng)。另外，權(quán)利要求中記載的子輸出端子與輸出端子OUTl 0UT18中的各個(gè)端子相對(duì) 應(yīng)，權(quán)利要求中記載的輸出端子與由對(duì)應(yīng)于上述圖像信號(hào)輸出部而配置的3個(gè)輸出端子所 構(gòu)成的組(例如OUTl 0UT3)相對(duì)應(yīng)。本實(shí)施方式的集成電路10中，介由DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線 這3根數(shù)據(jù)信號(hào)線，分別有用于構(gòu)成顯示顏色的3原色，即紅(R)、綠(G)、藍(lán)(B)的灰階數(shù) 據(jù)輸入。也就是說(shuō)，集成電路10具有對(duì)由RGB這3色所構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行 驅(qū)動(dòng)的結(jié)構(gòu)。而且，對(duì)應(yīng)于R的灰階數(shù)據(jù)介由DATAR信號(hào)線而被輸入至鎖存電路DLA_R1 DLA_R6中；對(duì)應(yīng)于G的灰階數(shù)據(jù)介由DATAG信號(hào)線而被輸入至鎖存電路DLA_G1 DLA_G6 中；對(duì)應(yīng)于B的灰階數(shù)據(jù)介由DATAB信號(hào)線而被輸入至鎖存電路DLA_B1 DLA_B6中。另外，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分別 從被輸入的灰階數(shù)據(jù)中提取與輸出自輸出端子OUTl 0UT18的圖像信號(hào)相對(duì)應(yīng)的灰階數(shù) 據(jù)，并將其輸出給保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6。保 持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6對(duì)來(lái)自鎖存電路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰階數(shù)據(jù)進(jìn)行保持后，分別將該 些灰階數(shù)據(jù)輸出至輸出電路11_1 11_18中。輸出電路11_1 11_18分別具備用于將灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓信號(hào)的 DAC(Digital Analog Converter)電路；具有緩沖電路的功能的運(yùn)算放大器；判定輸出 電路的動(dòng)作的良好與否的判定電路；用于表示判定電路所判定出的動(dòng)作的良好與否的判 定標(biāo)記。在圖43中，將輸出電路11_A所對(duì)應(yīng)的判定標(biāo)記表示為FlagA。例如，將輸出電 路11_1的良好與否判定結(jié)果表示為Flagl、將輸出電路11_2的良好與否判定結(jié)果表示為 Flag2、……、將輸出電路11_18的良好與否判定結(jié)果表示為FlaglS。當(dāng)輸出電路為良好 時(shí)，判定標(biāo)記被設(shè)定成“0” ；當(dāng)輸出電路為不良時(shí)，判定標(biāo)記被設(shè)定成“ 1 ”，而關(guān)于輸出電路 的良好與否判定方法將在后文中詳述。此外，如圖43所示，集成電路10還具備備用輸出電路11_19 11_21。開關(guān)SWAl 18 被設(shè)置在保持電路 DLB—R1 DLB_R6、DLB_G1 DLB_G6、DLB_B1 DLB_B6與輸出電路11_1 11_18之間。開關(guān)SWBl 18被設(shè)置在輸出電路11_1 11_21 與輸出端子OUTl OUT 18之間。另外，保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以 及 DLB_B1 DLB_B6 分別與鎖存電路 DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6相連接，從而形成對(duì)應(yīng)于鎖存部的塊。開關(guān)SWAl 18以及開關(guān)SWBl 18是，分別具備端子0、端子1以及端子2，且具 有端子O與端子1相互連接時(shí)的狀態(tài)以及具有端子0與端子2相互連接時(shí)的狀態(tài)的開關(guān) 電路。其分別根據(jù)Flagl 18的值來(lái)切換連接狀態(tài)。詳細(xì)為，SWAl SWA3的連接狀態(tài)由 FlagA的值所決定；SWA4 SWA6的連接狀態(tài)由FlagG的值所決定；SWA7 SWA9的連接狀 態(tài)由FlagH的值所決定；SWAlO SWA12的連接狀態(tài)由FlagI的值所決定；SWA13 SWA15
62的連接狀態(tài)由FlagJ的值所決定；SWA16 SWA18的連接狀態(tài)由FlagK的值所決定。另外， SffBl SWB3的連接狀態(tài)由FlagA的組合所決定；SWB4 SWB6的連接狀態(tài)由FlagG的組 合所決定；SWB7 SWB9的連接狀態(tài)由FlagH的組合所決定；SWBlO SWB12的連接狀態(tài)由 FlagI的組合所決定；SWB13 SWB15的連接狀態(tài)由FlagJ的組合所決定；SWB16 SWB18 的連接狀態(tài)由FlagK的組合所決定。而FlagA FlagK則由Flagl Flagl8的組合所決 定，F(xiàn)lagl 18的組合方式如記載于圖43的下端位置中的邏輯式所示。另外，雖然未在圖中表示用于生成Flag_A FlagJ(的具體結(jié)構(gòu)，但對(duì)其結(jié)構(gòu)沒(méi)有 特別的限定，只要具有執(zhí)行圖43所示的邏輯運(yùn)算的結(jié)構(gòu)即可。在SWAl 18 中，當(dāng) FlagA、FlagG、FlagH、FlagI、FlagJ、FlagK 的值為 “0” 時(shí)，端 子 0 與端子 1 相連接。另一方面，當(dāng) FlagA、FlagG、FlagH、FlagI、FlagJ、FlagK 的值為 “1” 時(shí)，端子0與端子2相連接。例如，在Flagl Flag3的值為“0”，即輸出電路11_1 11_3 的動(dòng)作為良好時(shí)，根據(jù)圖43所示的邏輯式，F(xiàn)lagA為“0”，SffAl中的端子0與端子1相連 接。另一方面，當(dāng)Flagl Flag3的值中任意一個(gè)值為“ 1”，即輸出電路11_1 11_3中任 意一個(gè)電路為不良時(shí)，F(xiàn)lagA為“1”，SWAl中的端子0與端子2相連接。在圖43中，用箭頭 來(lái)表示用于決定各開關(guān)SWAl SWA18以及各開關(guān)SWBl SWB18的狀態(tài)的信號(hào)(FlagA FlagK)。另外，F(xiàn)lag_A Flag_K由未圖示的控制部所決定。此外，權(quán)利要求中記載的連接 切換單元對(duì)應(yīng)未圖示的控制部以及各開關(guān)SWBl SWB18。權(quán)利要求中記載的選擇單元對(duì)應(yīng) 未圖示的控制部以及各開關(guān)SWAl SWA18。另外，在實(shí)施方式7中，說(shuō)明了灰階數(shù)據(jù)的輸入為單個(gè)系統(tǒng)時(shí)的狀況，但如本實(shí)施 方式，進(jìn)行彩色顯示時(shí)，一般是以RGB的每一種顏色為系統(tǒng)單位進(jìn)行灰階數(shù)據(jù)的輸入。(通常動(dòng)作)以下，參照?qǐng)D43來(lái)說(shuō)明集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng)作，即通常的 動(dòng)作。如以上所述，圖43是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié) 構(gòu)圖。在未出現(xiàn)不良的輸出電路時(shí)，輸出電路11_1 11_18中的Flagl Flagl8均為 “0”。從而，由Flagl Flagl8的組合的邏輯或所構(gòu)成的FlagA FlagK也均為“0”。以下，就集成電路10的動(dòng)作進(jìn)行說(shuō)明。時(shí)鐘信號(hào)介由CLK信號(hào)線而被輸出至用于 構(gòu)成指示用移位寄存器的各DF中，然后，在CLK信號(hào)的上升沿的定時(shí)，從輸出部Q輸出被輸 入至輸入部D中的信號(hào)的狀態(tài)。來(lái)自DF_20 DF_25的輸出部Q的輸出信號(hào)分別被輸入至 后級(jí)的DF的輸入部D中，同時(shí)作為選擇信號(hào)，被輸入至與各個(gè)輸出部Q相連接的各鎖存電 路DLA中。選擇信號(hào)是對(duì)用于鎖存來(lái)自外部的灰階數(shù)據(jù)的鎖存電路進(jìn)行選擇的信號(hào)。首先，動(dòng)作啟動(dòng)脈沖信號(hào)(SP信號(hào))介由SP信號(hào)線而被輸入至指示用移位寄存電 路的第一級(jí)的DF_20中。指示用移位寄存器的第一級(jí)的DF_20，在CLK信號(hào)的上升沿的定 時(shí)獲取SP信號(hào)的“H”脈沖，并從輸出部Q輸出“H”的信號(hào)。而在CLK信號(hào)的下一個(gè)上升 沿時(shí)，SP信號(hào)變?yōu)椤癓”，并從輸出部Q輸出“L”的信號(hào)。與DF_20 —樣，在CLK信號(hào)的上升 沿的定時(shí)，DF_21 DF_25也從輸出部Q輸出被輸入至輸入部D中的信號(hào)的狀態(tài)。由此，在 DF_20 DF_25中，以每個(gè)時(shí)鐘脈沖為單位，輸出“H”脈沖信號(hào)的DF依次被切換。與RGB對(duì)應(yīng)的灰階數(shù)據(jù)介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線而被輸入 至各鎖存電路中。介由DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線被輸入的灰階數(shù)據(jù)，以CLK信號(hào)的每一下降沿為單位發(fā)生變化。S卩，同步于CLK信號(hào)的下降沿的定時(shí)，對(duì)應(yīng)于R的 灰階數(shù)據(jù)從Rl變成R2、對(duì)應(yīng)于G的灰階數(shù)據(jù)從Gl變成G2、對(duì)應(yīng)于B的灰階數(shù)據(jù)從Bl變成 B2、……，以此類推。各鎖存電路在輸入至自身柵極部G中的選擇信號(hào)為“H”的期間，獲取 被輸入至輸入部D中的信號(hào)，并將該信號(hào)輸出至輸出部Q中。S卩，鎖存電路DLA_R1 DLA_ R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 在被輸入的 Q(DF_20) Q(DF_25)為“H” 的期間， 分別獲取從外部輸入的灰階數(shù)據(jù)，并將該灰階數(shù)據(jù)輸出給輸出部Q中。由此，同步于介由DATAR信號(hào)線被輸入的灰階數(shù)據(jù)的變化定時(shí)，鎖存電路DLA_ Rl DLA_R6依次被選擇，各鎖存電路中將被導(dǎo)入輸出自與各鎖存電路相對(duì)應(yīng)的輸出端 子的圖像信號(hào)的灰階數(shù)據(jù)。也就是說(shuō)，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖存電路 DLA_R1 DLB_R6依次獲取灰階數(shù)據(jù)"Rl，， “R6”。同樣地，6根據(jù)Q (DF_20) Q (DF_25) 的“H”脈沖，鎖存電路DLA_G1 DLA_G依次獲取灰階數(shù)據(jù)“G1” “G6”。也同樣地，根據(jù) Q (DF_20) Q (DF_25)的“H”脈沖，鎖存電路DLA_B1 DLA_B6依次獲取灰階數(shù)據(jù)“Bi ” “B6”。然后，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6、DLA_B1 DLA_B6 在 Q(DF_20) Q(DF_25)為“L”的期間，保持所獲取的灰階數(shù)據(jù)。例如，鎖存電路DLA_R1在被輸入的Q (DF_20)為“H”的期間，介由DATAR信號(hào)線獲 取灰階數(shù)據(jù)“R1”。其后，在Q(DF_20)為“L”時(shí)，由于仍持續(xù)灰階數(shù)據(jù)“R1”介由DATAR信號(hào) 線被輸入的狀態(tài)，因此，作為來(lái)自鎖存電路DLA_R1之輸出部Q的輸出Q(DLA_R1)，此后將保 持此灰階數(shù)據(jù)“R1”。同樣地，在Q(DF_20) Q(DF_25)為“L”時(shí)，作為來(lái)自DLA_R2 DLA_ R6的輸出部Q的輸出，此后將保持灰階數(shù)據(jù)“R2” “R6”。此時(shí)，保持電路DLB_R1 DLB_ R6的輸入部D中，輸入有被保持在DLA_R1 DLA_R6的輸出部Q中的數(shù)據(jù)。而且，鎖存電路DLA_G1在被輸入的Q (DF_20)為“H”的期間，介由DATAG信號(hào)線獲 取灰階數(shù)據(jù)“G1”。其后，在Q(DF_20)為“L”時(shí)，由于仍持續(xù)灰階數(shù)據(jù)“G1”介由DATAG信號(hào) 線被輸入的狀態(tài)，因此，作為來(lái)自鎖存電路DLA_G1之輸出部Q的輸出Q(DLA_G1)，此后將保 持會(huì)結(jié)束句“G1”。同樣地，在Q(DF_20) Q(DF_25)為“L”時(shí)，作為來(lái)自DLA_G2 DLA_G6 的輸出部Q的輸出，此后將保持灰階數(shù)據(jù)“G2” “G6”。此時(shí)，保持電路DLB_G1 DLB_G6 的輸入部D中，輸入有被保持在DLA_G1 DLA_G6的輸出部Q中的數(shù)據(jù)。而且，鎖存電路DLA_B1在被輸入的Q (DF_20)為“H”的期間，介由DATAB信號(hào)線獲 取灰階數(shù)據(jù)“Bi”。其后，在Q(DF_20)為“L”時(shí)，由于仍持續(xù)灰階數(shù)據(jù)“Bi”介由DATAB信號(hào) 線被輸入的狀態(tài)，因此，作為來(lái)自鎖存電路DLA_B1的輸出部Q的輸出Q(DLA_B1)，此后將保 持灰階數(shù)據(jù)“Bi”。同樣地，在Q(DF_20) Q(DF_25)為“L”時(shí)，作為來(lái)自DLA_B2 DLA_B6 的輸出部Q的輸出，此后將保持灰階數(shù)據(jù)“B2” “B6”。此時(shí)，保持電路DLB_B1 DLB_B6 的輸入部D中，輸入有被保持在DLA_B1 DLAB_B6的輸出部Q中的數(shù)據(jù)。關(guān)于集成電路10中之后的動(dòng)作，由于其與實(shí)施方式8的集成電路10的相應(yīng)動(dòng)作 相同，因此省略其說(shuō)明。(自行修復(fù)動(dòng)作)以下，參照?qǐng)D44來(lái)說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常，且Flag7被判 定電路設(shè)定為“1”時(shí)的動(dòng)作，即自行修復(fù)動(dòng)作。圖44是表示本實(shí)施方式所涉及的、進(jìn)行自行修復(fù)動(dòng)作時(shí)的集成電路10的狀態(tài)圖。在集成電路10中，輸出電路11_7發(fā)生異常，且Flag7被設(shè)定為“ 1”時(shí)，包含F(xiàn)lag7且以邏 輯或的關(guān)系構(gòu)成的FlagC FlagK成為“1”。因此，SWA7 SWA18的連接狀態(tài)將從端子0 與端子1相連接的狀態(tài)變成端子0與端子2相連接的狀態(tài)。由此，對(duì)輸出電路11_7 11_9的輸入處于斷路狀態(tài)，從而，保持電路DLB_R3的輸 出部Q與輸出電路11_10相連接，保持電路DLB_G3的輸出部Q與輸出電路11_11相連接， 保持電路DLB_B3的輸出部Q與輸出電路11_12相連接。也就是說(shuō)，Q(DLB_R3)被提供至 輸出電路11_10中，Q(DLB_G3)被提供至輸出電路11_11中，Q(DLB_B3)被提供至輸出電路 11_12 中。同樣地，以RGB的塊為單位，保持電路DLB與輸出電路11依次被錯(cuò)開連接，最后， 保持電路DLB_R6、DLB_G6、DLB_B6的輸出部Q分別被連接在備用輸出電路11_19、11_20、 11_21上，從而，Q(DLB_R6)被提供至輸出電路11_19中，Q(DLB_G6)被提供至輸出電路 11_20中，Q(DLB_B6)被提供至輸出電路11_21中。因此，在本發(fā)明的集成電路10中，當(dāng)輸 出電路發(fā)生異常時(shí)，通過(guò)切換開關(guān)，輸出電路11_7、輸出電路11_8、輸出電路11_9中不會(huì)有 灰階數(shù)據(jù)輸入。而且此時(shí)，如圖44所示，在集成電路10中，由FlagH至FlagK所控制的開關(guān)SWB7 至SWB18的連接，從端子0與端子1之間的連接切換成端子0與端子2之間的連接，因此， 輸出電路11_7、輸出電路11_8、輸出電路11_9不會(huì)連接到輸出端子OUTl 0UT18中的任 何一個(gè)端子上。而且，輸出端子0UT7 0UT9與輸出電路11_10 11_12相連接，輸出端子 0UT10 0UT12與輸出電路11_13 11_15相連接，以這種方式，依次移位輸出RGB的灰 階電壓的3個(gè)輸出電路所構(gòu)成的每一個(gè)組并連接至輸出端子上，而最后的備用輸出電路 11_19 11_20與輸出端子0UT16 0UT18相連接。如以上所述，當(dāng)檢測(cè)出輸出電路的不良時(shí)，切換鎖存電路與輸出電路之間的連接， 同時(shí)還切換輸出電路與輸出端子之間的連接，由此斷開被判定是不良的輸出電路，而且通 過(guò)依次移位正常的電路，并增設(shè)備用的電路，以此獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。另外，本實(shí)施方式的集成電路10也可以利用實(shí)施方式1中說(shuō)明的第1故障檢測(cè) 方法來(lái)檢測(cè)輸出電路11的故障。具體為，與用于構(gòu)成顯示顏色的R相對(duì)應(yīng)的輸出電路 11(11_1、11_4、……)通過(guò)自身所具備的各運(yùn)算放大器，對(duì)自身具備的DAC電路所輸出的 電壓以及輸出電路11_19具備的DAC電路所輸出的電壓進(jìn)行比較；與用于構(gòu)成顯示顏色的 G相對(duì)應(yīng)的輸出電路11(11_2、11_5、……)通過(guò)自身所具備的各運(yùn)算放大器，對(duì)自身具備 的DAC電路所輸出的電壓以及輸出電路11_20具備的DAC電路所輸出的電壓進(jìn)行比較；與 用于構(gòu)成顯示顏色的B相對(duì)應(yīng)的輸出電路11(11_3、11_6、……)通過(guò)自身所具備的各運(yùn)算 放大器，對(duì)自身具備的DAC電路所輸出的電壓以及輸出電路11_21具備的DAC電路所輸出 的電壓進(jìn)行比較。由此，各輸出電路11所具備的判定電路根據(jù)各運(yùn)算放大器的比較結(jié)果， 判定各輸出電路11的良好與否，各輸出電路11根據(jù)各判定電路的判定結(jié)果，將Flagl FlaglS輸出給控制電路以及各開關(guān)SWA以及各開關(guān)SWB。關(guān)于集成電路10基于Flagl FlaglS的值來(lái)進(jìn)行自行修復(fù)時(shí)的結(jié)構(gòu)及方法，參照前述說(shuō)明。[實(shí)施方式9]以下，參照?qǐng)D45 46來(lái)說(shuō)明本發(fā)明的實(shí)施方式9。
(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D45，說(shuō)明涉及本實(shí)施方式的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下，稱為 集成電路)10的結(jié)構(gòu)。在此，與實(shí)施方式7中對(duì)圖41的說(shuō)明相同，只說(shuō)明有18個(gè)輸出的情 況，然而集成電路10的輸出不限于18個(gè)。圖45是表示涉及于本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)的圖。集 成電路10具備D-觸發(fā)器_20 D-觸發(fā)器_25 ；開關(guān)SWAl SWA18 ；鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 ；保持電路 DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6 ；輸出電路11_1 11_18 ；開關(guān)SWBl SWB18 ；信號(hào)輸出端 子OUTl 0UT18 ；以及，備用輸出電路11_19 11_24。集成電路10通過(guò)輸出端子OUTl 0UT18連接于顯示裝置(未圖示)上，并驅(qū)動(dòng)
顯示裝置。另外，權(quán)利要求中的輸出部對(duì)應(yīng)于本實(shí)施方式中的個(gè)別的輸出電路11 (輸出電路 11_1或者11_2或者11_3或者11_4或者11_5或者11_6)，權(quán)利要求中的圖像信號(hào)輸出部 對(duì)應(yīng)于本實(shí)施方式中的由輸出電路11構(gòu)成的電路塊(例如，由輸出電路11_1 11_6構(gòu)成 的電路塊)，其中，輸出電路11對(duì)應(yīng)于構(gòu)成顯示顏色的3原色R、G、B的正負(fù)的灰階電壓而
連續(xù)配置。而且，權(quán)利要求中的子鎖存電路對(duì)應(yīng)于本實(shí)施方式中的個(gè)別的鎖存電路DLA (例 如，鎖存電路DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_B2)，權(quán)利 要求中的子保持電路對(duì)應(yīng)于本實(shí)施方式中的個(gè)別的保持電路DLB (例如，鎖存電路DLB_R1 或者DLB_G1或者DLB_B1或者DLB_R2或者DLB_G2或者DLB_B2)，權(quán)利要求中的鎖存電路以 及保持電路分別對(duì)應(yīng)于本實(shí)施方式中的由鎖存電路DLA構(gòu)成的電路塊(例如，由鎖存電路 DLA_R1、DLA_G1、DLA_B1、DLA_R2、DLA_G2、DLA_B2 構(gòu)成的電路塊)以及由保持電路 DLB 構(gòu) 成的電路塊(例如，由 DLB_R1、DLB_G1、DLB_B1、DLB_R2、DLB_G2、DLB_B2 構(gòu)成的電路塊)， 其中鎖存電路DLA以及保持電路DLB對(duì)應(yīng)于構(gòu)成顯示顏色的3原色R、G、B的正負(fù)的灰階電 壓而連續(xù)配置。而且，權(quán)利要求中的子輸出端子對(duì)應(yīng)于本實(shí)施方式中的各個(gè)輸出端子OUTl 0UT18，權(quán)利要求中的輸出端子對(duì)應(yīng)于本實(shí)施方式中的由6個(gè)輸出端子構(gòu)成的塊(例如， OUTl 0TO6)，其中6個(gè)輸出端子配置為，與上述圖像信號(hào)輸出部相對(duì)應(yīng)。而且，指示用移位寄存器由DF_20 DF_25構(gòu)成，各個(gè)DF(例如DF_20)具備以RGB 的3色為單位與鎖存電路DLA(例如，DLA_R1、DLA_G1、DLA_B1)相連接的連接端子。涉及本實(shí)施方式的集成電路10中，通過(guò)3根數(shù)據(jù)信號(hào)線，即DATAR信號(hào)線、DATAG 信號(hào)線以及DATAB信號(hào)線，分別輸入有構(gòu)成3原色的紅(R)、綠(G)以及藍(lán)⑶的灰階數(shù)據(jù)。 即，集成電路10具有對(duì)由RGB的3原色構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行驅(qū)動(dòng)的結(jié)構(gòu)。而 且，對(duì)應(yīng)于R的灰階數(shù)據(jù)，通過(guò)DATAR信號(hào)線會(huì)被輸入到鎖存電路DLA_R1 DLA_R6中；對(duì) 應(yīng)于G的灰階數(shù)據(jù)，通過(guò)DATAG信號(hào)線會(huì)被輸入到鎖存電路DLA_G1 DLA_G6中；對(duì)應(yīng)于B 的灰度級(jí)數(shù)據(jù)，通過(guò)DATAB信號(hào)線會(huì)被輸入到鎖存電路DLA_B1 DLA_B6中。而且，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分別 在被輸入的灰階數(shù)據(jù)中，取出與輸出自輸出端子OUTl 0UT18的圖像信號(hào)相對(duì)應(yīng)的灰階數(shù) 據(jù)，并將其輸出到保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6中。保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6，對(duì)來(lái)自鎖存電路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰階數(shù)據(jù)進(jìn)行保持后，又將其分 別輸出到輸出電路11_1 11_18中。輸出電路11_1 11_18分別具備將灰階數(shù)據(jù)轉(zhuǎn)換為灰階電壓信號(hào)的DAC(Digital Analog Converter)電路、具有緩沖電路功能的運(yùn)算放大器、判定輸出電路的動(dòng)作的良好與 否的判定電路以及表示由判定電路所判定出的動(dòng)作的良好與否的判定標(biāo)記。在圖20中，把 輸出電路11_A的判定標(biāo)記表示為FlagA。例如，將輸出電路11_1的良好與否的判定結(jié)果表 示為Flagl、將輸出電路11_2的良好與否的判定結(jié)果表示為Flag2、…、將輸出電路11_18 的良好否的判定結(jié)果表示為FlaglS。而且，輸出電路良好時(shí)將判定標(biāo)記設(shè)定為“0”，輸出電 路不良時(shí)將判定標(biāo)記設(shè)定為“ 1”，有關(guān)詳細(xì)的輸出電路的良好與否的判定方法將在后文中 說(shuō)明。而且，包含在集成電路10中的輸出電路11_1 11_18是，只對(duì)應(yīng)于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的 正電壓和負(fù)電壓的輸出中的一方的電路，在圖45中，表示了輸出電路11_1、11_3、11_5…的 奇數(shù)編號(hào)電路對(duì)應(yīng)于正電壓的輸出，以及輸出電路11_2、11_4、11_6…的偶數(shù)編號(hào)電路對(duì)應(yīng) 于負(fù)電壓的輸出的狀態(tài)。然而，為了進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)，需要各輸出端子能夠輸出正電壓和負(fù) 電壓的雙方。因此，在集成電路10中，根據(jù)控制信號(hào)REV進(jìn)行開關(guān)SWREV的切換控制，以此 改變輸出電路以及輸出端子與選擇信號(hào)線之間的連接，從而改變灰階數(shù)據(jù)的取樣定時(shí)，并 實(shí)現(xiàn)正電壓和負(fù)電壓的切換。并且，如圖45所示，集成電路10具備備用的輸出電路11_19 11_24。開關(guān)SWAl SWA18，設(shè)置于保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及 DLB_B1 DLB_B6和輸出電路11_1 11_18之間。開關(guān)SWBl SWB18，設(shè)置于輸出電路 11_1 11_24和輸出端子OUTl 0UT18之間。而且，保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6，分別連接于鎖存電路 DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及DLA_B1 DLA_B6上，形成對(duì)應(yīng)于鎖存部的電路塊。開關(guān)SWAl 18以及開關(guān)SWBl 18是，分別具備端子0、端子1以及端子2，且 具有端子O和端子1相連接以及端子0和端子2相連接的2種狀態(tài)的開關(guān)電路，其根據(jù) Flagl FlaglS的值切換連接狀態(tài)。更詳細(xì)地說(shuō)，開關(guān)SWAl 18的連接狀態(tài)，分別由 FlagL、FlagO、FlagP的值來(lái)決定。而且，開關(guān)SWBl SWB6的連接狀態(tài)由FlagL來(lái)決定，開 關(guān)SWB7 SWB12的連接狀態(tài)由FlagO來(lái)決定，開關(guān)SWB13 SWB18的連接狀態(tài)由FlagP來(lái) 決定。在此，F(xiàn)lagL FlagP則由Flagl到Flagl8的組合所決定，組合方式如記載于圖45 的下端位置中的邏輯式所示。另外，對(duì)于生成Flag_L Flag_P的具體結(jié)構(gòu)未作圖示，而對(duì)其結(jié)構(gòu)沒(méi)有特別的限 定，只要能夠執(zhí)行圖45所示的邏輯運(yùn)算即可。在FlagL、FlagO、FlagP的值為“0”的情況下，開關(guān)SWAl SWA18的端子0和端 子1相連接。而且，在FlagL、FlagO、FlagP的值為“ 1 ”情況下，開關(guān)SWAl SWA18的端子 0和端子2相連接。例如，F(xiàn)lagl Flag6的值為“0”情況下，即，輸出電路11_1 11_6的 動(dòng)作良好的情況下，根據(jù)圖45所示的邏輯式，F(xiàn)lagL為“0”，SffAl中端子0和端子1相連接。 另一方面，F(xiàn)lagl Flag6中任意1個(gè)的值為“1”的情況下，即，輸出電路11_1 11_6中 任意1個(gè)電路的動(dòng)作為不良的情況下，F(xiàn)lagL為“1”，因此，SffAl中端子0和端子2相連接。圖45中，用箭頭表示了決定各個(gè)開關(guān)SWAl SWA18以及開關(guān)SWBl SWB18的狀態(tài)的信號(hào) (FlagL FlagP)。另外，F(xiàn)lagL FlagP，由未圖示的控制部所決定。而且，權(quán)利要求中的 連接切換單元本實(shí)施方式中的對(duì)應(yīng)于未圖示的控制部以及各個(gè)開關(guān)SWBl SWB18，權(quán)利要 求中的選擇單元對(duì)應(yīng)于本實(shí)施方式中的未圖示的控制部以及各個(gè)開關(guān)SWAl SWA18。(通常動(dòng)作)以下，繼續(xù)參照?qǐng)D45說(shuō)明集成電路10中未出現(xiàn)不良的輸出電路時(shí)的動(dòng)作，即說(shuō)明 通常的動(dòng)作。如上所述，圖45是表示涉及本實(shí)施方式的，進(jìn)行正常動(dòng)作的情況下的集成電 路10的結(jié)構(gòu)的圖。本實(shí)施方式中，說(shuō)明連接開關(guān)SWREV的端子0和端子1時(shí)的狀態(tài)。未出現(xiàn)不良的輸出電路的情況下，輸出電路11_1 11_18的Flagl Flagl8全部 為“0”。因此，由Flagl FlaglS的組合的邏輯或所構(gòu)成的FlagL FlagP也全部為“0”。以下，說(shuō)明集成電路10的動(dòng)作。在構(gòu)成指示用移位寄存器的各個(gè)DF中，通過(guò)CLK 信號(hào)線有CLK信號(hào)輸入，并在CLK信號(hào)的上升沿，各個(gè)DF把輸入到輸入部D的信號(hào)的狀態(tài) 從輸出部Q輸出。其中，來(lái)自DF_20 DF_25的輸出部Q的輸出信號(hào)，分別輸入到下一級(jí) 的DF的輸入部D中，同時(shí)作為選擇信號(hào)分別輸入到連接于各個(gè)輸出部Q上的各個(gè)鎖存電路 DLA中。選擇信號(hào)是，用于選擇對(duì)輸入自外部的灰階數(shù)據(jù)進(jìn)行鎖存的鎖存電路的信號(hào)。首先，動(dòng)作啟動(dòng)脈沖信號(hào)(SP信號(hào))通過(guò)SP信號(hào)線被輸入到指示用移位寄存器的 第一級(jí)DF_20中。指示用移位寄存器的第一級(jí)DF_20在CLK信號(hào)的上升沿，讀取SP信號(hào)的 “H”脈沖，并從輸出部Q輸出“H”的信號(hào)。在CLK信號(hào)的下一個(gè)上升沿，SP信號(hào)變?yōu)椤癓”， 并從輸出部Q輸出“L”的信號(hào)。與DF_20相同，DF_21 DF_25在CLK信號(hào)的上升沿，也將 輸入到輸入部D中的信號(hào)的狀態(tài)從輸出部Q輸出。由此，在DF_20 DF_25中，針對(duì)每個(gè)時(shí) 鐘脈沖，依次切換輸出“H”脈沖的信號(hào)的DF。各個(gè)鎖存電路中，通過(guò)DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線，有對(duì)應(yīng)于 RGB的灰階數(shù)據(jù)輸入。通過(guò)DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線被輸入的灰階 數(shù)據(jù)，在每個(gè)CLK信號(hào)的下降沿發(fā)生變化。即，與CLK信號(hào)下降的定時(shí)同步，對(duì)應(yīng)于R的灰 階數(shù)據(jù)從Rl變?yōu)镽2，對(duì)應(yīng)于G的灰階數(shù)據(jù)從Gl變?yōu)镚2，對(duì)應(yīng)于B的灰階數(shù)據(jù)從Bl變?yōu)?B3…。各個(gè)鎖存電路，在輸入到柵極G中的選擇信號(hào)為“H”的期間，獲取輸入到輸入部D中 的信號(hào)，并將該信號(hào)輸出到輸出部Q中。即，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及DLA_B1 DLA_B6，分別在被輸入的Q (DF_20) Q (DF_25)為“H”的期間，獲取來(lái)自外 部的灰階數(shù)據(jù)，并將該灰階數(shù)據(jù)輸出到輸出部“Q”中。由此，與通過(guò)DATAR信號(hào)線被輸入的灰階數(shù)據(jù)發(fā)生變化的定時(shí)同步，鎖存電路 DLA_R1 DLA_R6依次被選，且對(duì)應(yīng)于各個(gè)鎖存電路的輸出端子所輸出的圖像信號(hào)的灰階 數(shù)據(jù)，則被導(dǎo)入到各個(gè)鎖存電路中。即，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖存電路 DLA_R1 DLA_R6依次獲取灰階數(shù)據(jù)“R1 ” “R6”。同樣地，根據(jù)Q (DF_20) Q (DF_25)的“H” 脈沖，鎖存電路DLA_G1 DLA_G6依次獲取灰階數(shù)據(jù)“G1” “G6”。而且，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖存電路DLA_B1 DLA_B6依次獲取灰階數(shù)據(jù)“Bi” “B6”。而且，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，在 Q(DF_20) Q(DF_25)為“L”的期間，保持所獲取的數(shù)據(jù)。例如，鎖存電路DLA_R1，在被輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAR信號(hào)線獲取 “R1”的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)“R1”的灰階數(shù)據(jù)通過(guò)DATAR信號(hào)線被輸入的狀態(tài)，因此，作為鎖存電路DLA_R1的輸出部Q的輸出Q(DLA_R1)，此后就保 持“R1”的灰階數(shù)據(jù)。同樣的，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路DLA_ R2 DLA_R6的輸出部Q的輸出，此后就保持“R2” “R6”的灰階數(shù)據(jù)。此時(shí)，保持電路 DLB_R1 DLB_R6的輸入部D中，會(huì)有DLA_R1 DLA_R6的輸出部Q所保持的數(shù)據(jù)輸入。而且，鎖存電路DLA_G1，在被輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAG信號(hào)線獲取 "Gl"的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)“G1”的灰階數(shù)據(jù)通過(guò)DATAG 信號(hào)線被輸入的狀態(tài)，因此，作為鎖存電路DLA_G1的輸出部Q的輸出Q(DLA_G1)，此后就保 持會(huì)持續(xù)“G1”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電 路DLA_G2 DLA_G6的輸出部Q的輸出，此后就保持“G2” “G6”的灰階數(shù)據(jù)。此時(shí)，保持 電路DLB_G1 DLB_G6的輸入部D中，會(huì)有DLA_G1 DLA_G6的輸出部Q所保持的數(shù)據(jù)輸 入。而且，鎖存電路DLA_B1，在被輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAB信號(hào)線獲取 “Bi”的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)“G1”的灰階數(shù)據(jù)通過(guò)DATAB 信號(hào)線被輸入的狀態(tài)，因此，作為鎖存電路DLA_B1的輸出部Q的輸出Q(DLA_B1)，此后就保 持“Bi”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路DLA_ B2 DLA_B6的輸出部Q的輸出，此后就保持“B2” “B6”的灰階數(shù)據(jù)。此時(shí)，保持電路 DLB_B1 DLB_B6的輸入部D中，會(huì)有DLA_B1 DLA_B6的輸出部Q所保持的數(shù)據(jù)輸入。另外，由于集成電路10的此后的動(dòng)作與實(shí)施方式1所涉及的集成電路10中的對(duì) 應(yīng)動(dòng)作相同，因此省略說(shuō)明。(自行修復(fù)的動(dòng)作)以下，參照?qǐng)D46說(shuō)明集成電路10中的輸出電路117發(fā)生異常，且Flag7被判定電 路設(shè)定為“ 1，，時(shí)的動(dòng)作，即對(duì)自行修復(fù)的動(dòng)作進(jìn)行說(shuō)明。圖46是表示涉及本實(shí)施方式的、進(jìn)行自行修復(fù)時(shí)的集成電路10的狀態(tài)的圖。集 成電路10中，輸出電路11_7發(fā)生異常，F(xiàn)lag7被設(shè)定為“1”時(shí)，包含F(xiàn)lag7且以邏輯或的 關(guān)系所構(gòu)成的FlagC FlagK變?yōu)椤?”。因此，SWA7 SWA18的連接狀態(tài)，從端子0與端子 1相連接的狀態(tài)切換為端子O與端子2相連接的狀態(tài)。由此，輸出電路11_7 11_12的輸入處于斷路狀態(tài)，保持電路DLB_R3、DLB_R4、 DLB_G3、DLB_G4、DLB_B3、DLB_B4的輸出部Q,分別連接到輸出電路11_13 11_18上。艮口， Q (DLB_R3)、Q (DLB_R4)、Q (DLB_G3)、Q (DLB_G4)、Q (DLB_B3)、Q (DLB_B4)，分別被提供到輸出 電路11_13 11_18中。同樣地，保持電路DLB與輸出電路11以RGB的塊為單位，依次錯(cuò)位連接，最后，保 持電路DLB_R5、DLB_R6、DLB_G5、DLB_G6、DLB_B5、DLB_B6的輸出部Q分別連接到備用的輸 出電路 11_19 11_24 上，而 Q(DLB_R5)、Q (DLB_R6)、Q (DLB_G5)、Q (DLB_G6)、Q (DLB_B5)、 Q(DLB_B6)則分別被提供到輸出電路11_19 11_24中。因此，本發(fā)明的集成電路10中，輸 出電路發(fā)生異常時(shí)，通過(guò)切換開關(guān)，灰階不會(huì)輸入到數(shù)據(jù)輸出電路11_7、輸出電路11_8、輸 出電路11_9、輸出電路11_10、輸出電路11_11、輸出電路11_12中。而且，此時(shí)，如圖46所示，在集成電路10中，由FlagO以及FlagP所控制的開關(guān) SWB7 SWB18的連接，從端子0和端子1的連接切換為端子0和端子2的連接。因此，輸 出電路11_7、輸出電路11_8、輸出電路11_9、輸出電路11_10、輸出電路11_11、輸出電路
6911_12，不會(huì)連接到輸出端子0UT13 0UT18中的任何一個(gè)端子上。而且，輸出端子0UT7連接于輸出電路11_13上，輸出端子0UT8連接于輸出電路 11_15上，輸出端子0UT9連接于輸出電路11_17上，輸出端子0UT10連接于輸出電路11_14 上，輸出端子OUTll連接于輸出電路11_16上，輸出端子0UT12連接于輸出電路11_18上， 即，對(duì)RGB分別輸出正負(fù)的灰階電壓的6個(gè)輸出電路塊為單位依次進(jìn)行移位并連接至輸出 端子上，最后的備用的輸出電路11_19 輸出電路11_24連接至輸出端子0UT13 輸出端 子0UT18上。如以上所述，檢測(cè)出輸出電路的異常時(shí)，切換鎖存電路和輸出電路的連接的同時(shí)， 還切換輸出電路和輸出端子的連接，以此切斷被判定為異常的電路，而且對(duì)正常的電路依 次進(jìn)行移位，并增設(shè)備用的電路，以此獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。而且，涉及本實(shí)施方式的集成電路10，也可以利用實(shí)施方式1中所說(shuō)明的第1故障 檢測(cè)方法來(lái)檢測(cè)輸出電路11的故障。具體地說(shuō)，輸出自備用的輸出電路11所具備的DAC 的輸出電壓輸入到各個(gè)輸出電路11中，其中該備用的輸出電路11是，構(gòu)成顯示顏色的原色 與輸出電路11的相同，且點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)中的灰階電壓的極性也與輸出電路11的相同的電路。 在此，各個(gè)輸出電路11，利用自身所具備的運(yùn)算放大器，比較來(lái)自備用的輸出電路所具備的 DAC的電壓和來(lái)自自身所具備的DAC的電壓。由此，在各個(gè)輸出電路11所具備的判定電路 中，根據(jù)各個(gè)運(yùn)算放大器的比較結(jié)果，判定各個(gè)輸出電路11的良與不良。而且，各個(gè)輸出電 路11根據(jù)各個(gè)判定電路的判定結(jié)果，向控制電路以及各個(gè)開關(guān)SWA以及各個(gè)開關(guān)SWB輸出 Flagl FlaglS。另外，集成電路10根據(jù)Flagl FlaglS的值進(jìn)行自行修復(fù)的結(jié)構(gòu)以及 方法，參照前述的說(shuō)明。并且，涉及本實(shí)施方式的集成電路10，也可以利用實(shí)施方式1中所說(shuō)明的第2故障 檢測(cè)方法來(lái)檢測(cè)出輸出電路11的故障。具體地說(shuō)，各個(gè)輸出電路11，分別利用自電路所具 備的運(yùn)算放大器，比較來(lái)自自電路所具備的DAC的輸出電壓和來(lái)自相鄰的輸出電路11所具 備的DAC的輸出電壓。輸出電路11_1，利用自電路所具備的運(yùn)算放大器，比較來(lái)自自電路 所具備的DAC的輸出電壓和來(lái)自輸出電路11_2所具備的DAC的輸出電壓；輸出電路11_2， 利用自電路所具備的運(yùn)算放大器，比較來(lái)自自電路所具備的DAC的輸出電壓和來(lái)自輸出電 路11_1所具備的DAC的輸出電壓。而且，輸出電路11_3以及11_4、11_5以及11_6、···，也 相同。由此，各輸出電路11在其所具備的判定電路中，根據(jù)各個(gè)運(yùn)算放大器的比較結(jié)果，判 定各個(gè)輸出電路11的良與不良。而且，各輸出電路11根據(jù)各判定電路的判定結(jié)果，向控制 電路以及各個(gè)開關(guān)SWA以及各個(gè)開關(guān)SWB輸出Flagl FlaglS。另外，集成電路10根據(jù) Flagl FlaglS的值進(jìn)行自行修復(fù)的結(jié)構(gòu)以及方法，參照前述的說(shuō)明。[實(shí)施方式10]以下，參照?qǐng)D47和圖48說(shuō)明本發(fā)明的實(shí)施方式10。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D47，說(shuō)明涉及本實(shí)施方式的、能夠進(jìn)行自行修復(fù)的顯示驅(qū)動(dòng)用半導(dǎo)體 集成電路(以下，稱為集成電路)10的結(jié)構(gòu)。在此，為了便于說(shuō)明，與圖53所示的現(xiàn)有的集 成電路相同，對(duì)具備18個(gè)輸出的結(jié)構(gòu)進(jìn)行說(shuō)明。當(dāng)然，集成電路10的輸出不限于18個(gè)。圖47是說(shuō)明本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)的圖。 集成電路10具備D觸發(fā)器_1 D觸發(fā)器_18 ；開關(guān)SWAl SWA18 ；鎖存電路DLA_1 DLA_18 ；保持電路DLB_1 DLB_18 ；輸出電路11_1 11_18 ；開關(guān)SWBl SWB18 ；信號(hào)輸出 端子OUTl 0UT18 ；備用的保持電路DLB_19 ；以及，備用的輸出電路11_19。集成電路10通過(guò)輸出端子OUTl 0UT18連接到顯示裝置(未圖示)上，并驅(qū)動(dòng)
該顯示裝置。各個(gè)輸出電路11，分別具備將灰階數(shù)據(jù)轉(zhuǎn)換為灰階電壓信號(hào)的DAC(Digital Analog Converter)電路；具有緩沖電路作用的運(yùn)算放大器；判定輸出電路的動(dòng)作的良好 與否的判定電路(判定部)；以及，表示由判定電路所判定出的動(dòng)作的良好與否的判定標(biāo) 記。圖47中，將輸出電路11_A中的判定標(biāo)記表示為FlagA。例如，將輸出電路11_1的良好 與否的判定結(jié)果表示為Flagl、將輸出電路11_2的良好與否的判定結(jié)果表示為Flag2、…、 將輸出電路11_18的良好與否判定結(jié)果表示為FlaglS。而且，輸出電路為良好時(shí)將判定標(biāo) 記設(shè)定為“0”，輸出電路為不良時(shí)將判定標(biāo)記設(shè)定為“ 1 ”。開關(guān)SWAl SWA18 設(shè)置于 DLA_1 DLA_18 和 DLB_1 DLB_19 之間。開關(guān) SWB_1 SWB_18設(shè)置于輸出電路11_1 11_19和輸出端子OUTl 0UT18之間。而且，DLB_1 DLB_19分別連接于輸出電路11_1 11_19上，并形成對(duì)應(yīng)于圖像信號(hào)輸出部的電路塊。開關(guān)SWAl SWA18以及開關(guān)SWBl SWB18是，分別具備端子0、端子1以及端子 2，且具有端子0和端子1相連接以及端子0和端子2相連接的2種狀態(tài)的開關(guān)電路，其根 據(jù)Flagl Flagl8值切換連接狀態(tài)。詳細(xì)地說(shuō)，開關(guān)SWAl SWA18以及SWBl SWB18的 連接狀態(tài)，分別由Flag_Xl FlagX18的值所決定。而Flag_Xl Flag_X18則由Flagl FlaglS的組合所決定，組合方式如記載于圖47的下端位置中的邏輯式所示。而且，F(xiàn)lag_ Xl Flag_X18由未圖示的控制部所決定。另外，權(quán)利要求中記載的連接切換單元，對(duì)應(yīng)于 未圖示的控制部以及各個(gè)開關(guān)SWBl SWB18，權(quán)利要求中記載的選擇單元，對(duì)應(yīng)于未圖示 的控制部以及各個(gè)開關(guān)SWAl SWA18。而且，DLA_1 DLA_18、DLB_1 DLB_18是，對(duì)通 過(guò)DATA信號(hào)線被輸入的表示灰階數(shù)據(jù)的數(shù)字信號(hào)進(jìn)行鎖存的電。圖47只示出了各個(gè)電路 為1個(gè)時(shí)的結(jié)構(gòu)，當(dāng)然地，從外部輸入的灰階數(shù)據(jù)為6比特時(shí)各需要6個(gè)電路，為8比特時(shí) 各需要8個(gè)電路。在此，為了簡(jiǎn)化說(shuō)明，以各為1個(gè)電路的結(jié)構(gòu)作為代表進(jìn)行說(shuō)明。(通常動(dòng)作)其次，參照?qǐng)D47說(shuō)明集成電路10中沒(méi)有未出現(xiàn)不良輸出電路時(shí)的動(dòng)作，即通常動(dòng) 作。如上所述，圖47是表示涉及本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié)構(gòu)的圖。未出現(xiàn)不良的輸出電路的情況下，輸出電路11的Flagl FlaglS，全部為“0”。從 而，由Flagl Flagl8的組合的邏輯或構(gòu)成的Flag_Xl Flag_X18,也全部為“0”。因此， 如圖47所示，集成電路10中的SWAl SWA18，全部處于端子0和端子1相連接的狀態(tài)，而 集成電路10的結(jié)構(gòu)與圖54所示的現(xiàn)有的電路的結(jié)構(gòu)相同。以下，說(shuō)明集成電路10的動(dòng)作。在集成電路10中，也由DF_1 DF_18構(gòu)成指示 用移位寄存器，其動(dòng)作與實(shí)施方式1中的集成電路10的指示用移位寄存器的動(dòng)作相同。首先，指示用移位寄存器的第一級(jí)DF_1中，通過(guò)SP信號(hào)線，輸入動(dòng)作啟動(dòng)脈沖信 號(hào)(SP信號(hào))。指示用移位寄存器的第一級(jí)DF_1，在CLK信號(hào)的上升沿，獲取SP信號(hào)的“H” 脈沖，并從輸出部Q輸出“H”的信號(hào)。在CLK信號(hào)的下一個(gè)上升沿，SP信號(hào)變?yōu)椤癓”，從輸 出部Q輸出“L”的信號(hào)。與DF_1相同，在CLK信號(hào)的上升沿，DF_2 DF_18將輸入到輸入 部D中的信號(hào)的狀態(tài)從輸出部Q輸出。由此，在DF_1 DF_18中，按照每個(gè)時(shí)鐘脈沖，輸出
71“H”脈沖的信號(hào)的DF依次被切換。而且，通過(guò)DATA信號(hào)線，灰階數(shù)據(jù)輸入到各鎖存電路中。通過(guò)DATA信號(hào)線被輸入 的灰階數(shù)據(jù)，在CLK信號(hào)的每個(gè)下降沿發(fā)生變化。即，與CLK信號(hào)的下降定時(shí)同步，從Dl變 成D2，從D2變成D3，…，以此類推。各個(gè)鎖存電路，在輸入到柵極G中的選擇信號(hào)為“H” 的期間，獲取輸入到輸入部D的信號(hào)，并將該信號(hào)輸出到輸出部Q。S卩，鎖存電路DLA_1 DLA_18，分別在被輸入的Q(DF_1) Q(DF_18)為“H”的期間，獲取來(lái)自外部的灰階數(shù)據(jù)，并 將其輸出到輸出部Q。由此，與灰階數(shù)據(jù)發(fā)生變化的定時(shí)同步，鎖存電路DLA_1 DLA_18依次被選，而各 個(gè)鎖存電路中，有對(duì)應(yīng)于各個(gè)鎖存電路的輸出端子所輸出的圖像信號(hào)的灰階數(shù)據(jù)導(dǎo)入。艮口， 根據(jù)Q (DF_1) Q (DF_18)的“H”脈沖，鎖存電路DLA_1 DLA_18依次獲取灰階數(shù)據(jù)“D1” “D18”。而且，在Q(DF_1) Q(DF_18)為“L”的期間，鎖存電路DLA_1 DLA_18保持所獲 取的灰階數(shù)據(jù)。例如，在所輸入的Q (DF_1)為“H”時(shí)，鎖存電路DLA_1通過(guò)DATA信號(hào)線獲取“D1 ” 的灰階數(shù)據(jù)。其后，在Q(DF_1)為“L”的期間，由于持續(xù)通過(guò)DATA信號(hào)線輸入“D1”的灰階 數(shù)據(jù)的狀態(tài)，因此，作為鎖存電路DLA_1的輸出部Q的輸出0(01^_1)，此后就保持“01”。而且，Q(DF_1)也會(huì)輸入到下一級(jí)的DF_2的輸入部D中，由于在被輸入到DF_2中 的CLK信號(hào)的上升沿，Q(DF_1)還沒(méi)有變?yōu)椤癓”(即，處于“H”的狀態(tài))，所以從DF_2的輸 出部Q所輸出的信號(hào)Q(DF_2)為“H”。而且，DLA_2在被輸入的Q(DF_2)為“H”的期間，通 過(guò)DATA信號(hào)線獲取“D2”的灰階數(shù)據(jù)。其后，在Q(DF_2)為“L”的期間，會(huì)持續(xù)通過(guò)DATA 信號(hào)線輸入“D2”的灰階數(shù)據(jù)狀態(tài)，因此，作為鎖存電路DLA_2的輸出部Q的輸出Q(DLA_2)， 此后就保持D2”。同樣地，在Q(DF_3) Q(DF_18)為“L”的期間，作為鎖存電路DLA_2 DLA_18的 輸出部Q的輸出Q(DLA_2) Q(DLA_18)，保持“D2” “D18”。如上所述，構(gòu)成指示用移位寄存器的各個(gè)DF，從DF_1依次對(duì)脈沖進(jìn)行移位，根據(jù) 此脈沖的DLA_1 DLA_18，通過(guò)DATA信號(hào)線，依次獲取灰階數(shù)據(jù)“D1” “D18”。而且，保 持電路DLB_1 DLB_18的輸入部D，分別輸入保持在DLA_1 DLA_18的輸出部Q中的灰階 數(shù)據(jù) “D1” “D18，，。并且，圖47所示的集成電路10中，從DLA_1開始依次獲取灰階數(shù)據(jù)，當(dāng)DLA_18獲 取到數(shù)據(jù)后，向LS信號(hào)線輸入“H”脈沖。即，“H”脈沖被輸入到保持電路DLB_1 DLB_18 的柵極G中。由此，DLB_1 DLB_18將輸入到輸入部D中的灰階數(shù)據(jù)“D_l ” “D_18”從 輸出部Q輸出。通過(guò)此動(dòng)作，由DLA_1 DLA_18依次獲取的“D1” “D18”的灰階數(shù)據(jù)被 輸入到輸出電路11中。其后，輸出電路11將數(shù)字?jǐn)?shù)據(jù)的灰階數(shù)據(jù)轉(zhuǎn)換成灰階電壓(即圖 像信號(hào))，并分別通過(guò)所對(duì)應(yīng)的OUTl 0UT18，輸出對(duì)應(yīng)于“D1” “D18”的灰階電壓。(自行修復(fù)的動(dòng)作)以下，參照?qǐng)D48說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常并由判定電路設(shè)定 Flag7為“1”時(shí)的動(dòng)作，即自行修復(fù)的動(dòng)作。圖48是表示涉及本實(shí)施方式的、進(jìn)行自行修復(fù)時(shí)的集成電路10的結(jié)構(gòu)的圖。集 成電路10中，輸出電路11_7發(fā)生異常，F(xiàn)lag7被設(shè)定為“1”時(shí)，包含F(xiàn)lag7且以邏輯或的 關(guān)系所構(gòu)成的FlagX7至FlagX18變?yōu)椤?”。因此，SWA7 SWA18的連接狀態(tài)，從端子0與端子1相連的狀態(tài)切換成端子0與端子2相連的狀態(tài)。由此，進(jìn)行自行修復(fù)的動(dòng)作時(shí)連接在輸出電路11_7上的保持電路DLB_7的輸入處 于斷路狀態(tài)，鎖存電路DLA_7的輸出部Q連接于保持電路DLB_8，鎖存電路DLA_8的輸出部 Q連接于保持電路DLB_9上，鎖存電路DLA_9的輸出部Q連接于保持電路DLB_10上。即，鎖 存電路DLA和保持電路DLB依次錯(cuò)位1個(gè)級(jí)并連接，最后，鎖存電路DLA_18的輸出部Q連 接于備用的保持電路DLB_19。因此，在本發(fā)明的集成電路10中，通過(guò)切換開關(guān)，發(fā)生了異常 的輸出電路11_7和保持電路DLB_7所構(gòu)成的鏈路塊中不會(huì)有灰階數(shù)據(jù)輸入。而且，此時(shí)在集成電路10中，如圖48所示，由FlagX7 FlagX18所控制的開關(guān) SWB7 SWB18的連接，從端子0和端子1的連接切換為端子0和端子2的連接，因此，輸出 電路11_7不會(huì)連接到輸出端子OUTl 0UT18的任何一個(gè)端子上。而且，在輸出端子0UT7 上連接輸出電路11_8，在輸出端子0UT8上連接輸出電路11_9，即輸出電路依次進(jìn)行移位并 連接到輸出端子上，而最后的備用的輸出電路11_19將連接到輸出端子0UT18上。如以上所述，在檢測(cè)出輸出電路的異常時(shí)，切換鎖存電路DLA_1 DLA_18和保持 電路DLB_1 DLB_19的連接的同時(shí)，切換輸出電路11_1 11_19和輸出端子OUTl 0UT18 的連接，據(jù)此切斷被判定為異常的電路，而且對(duì)正常的電路依次進(jìn)行移位并增設(shè)備用的電 路，以此獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。而且，涉及于本實(shí)施方式的集成電路10，也可以利用實(shí)施方式1中所說(shuō)明的故障 檢測(cè)方法來(lái)檢測(cè)出輸出電路11的故障。[實(shí)施方式11]以下，參照?qǐng)D49 50，說(shuō)明本發(fā)明的實(shí)施方式11。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D49，說(shuō)明涉及本實(shí)施方式的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下，稱為 集成電路)20的結(jié)構(gòu)。在此，與實(shí)施方式7中對(duì)圖1的說(shuō)明相同，舉例說(shuō)明有18個(gè)輸出的 情況，然而集成電路20的輸出不限于18個(gè)。圖49是表示本實(shí)施方式所涉及的、進(jìn)行通常動(dòng)作的集成電路10的結(jié)構(gòu)的圖。集成 電路10具備D-觸發(fā)器_20 D-觸發(fā)器_25 (以下，簡(jiǎn)稱為DF_20 DF_25)；開關(guān)SWAl SffA 18 ；鎖存電路 DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6 ；保持電路 DLB_R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 ；輸出電路 11_1 11_18 ；開關(guān) SffBl SWB18 ；信號(hào)輸出端子OUTl 0UT18 ；以及，備用的保持電路DLB_R7、DLB_G7、DLB_ B7和備用的輸出電路11_ 11_21。集成電路10通過(guò)輸出端子OUTl 0UT18連接到顯示裝置(未圖示)上，并驅(qū)動(dòng)
該顯示裝置。而且，本實(shí)施方式中，權(quán)利要求中記載的子保持電路對(duì)應(yīng)于保持電路DLB(例如， 鎖存電路DLB_R1或者DLB_G1或者DLB_B1)；子輸出電路對(duì)應(yīng)于由輸出電路11 (例如，輸出 電路11_1或者11_2或者11_3)構(gòu)成的電路塊；保持電路以及輸出電路，分別對(duì)應(yīng)于由各個(gè) 保持電路DLB構(gòu)成的電路塊(例如，由保持電路DLB_R1、DLB_G1、DLB_B1構(gòu)成的塊)以及由 各個(gè)輸出電路11構(gòu)成的電路塊(例如，由輸出電路11_1 11_3構(gòu)成的塊)，其中，上述保 持電路DLB以及輸出電路11，與構(gòu)成顯示顏色的3原色RGB相對(duì)應(yīng)地連續(xù)配置。而且，權(quán)利要求中記載的子鎖存電路，對(duì)應(yīng)于個(gè)別的鎖存電路DLA(例如，鎖存電路DLA_R1或者DLA_G1或者DLA_B1)；權(quán)利要求中記載的鎖存電路，對(duì)應(yīng)于由鎖存電路DLA 構(gòu)成的電路塊(例如，由鎖存電路DLA_R1、DLA_G1、DLA_B1構(gòu)成的塊)，其中，此鎖存電路 DLA與構(gòu)成顯示顏色的3原色RGB相對(duì)應(yīng)地連續(xù)配置。而且，權(quán)利要求中記載的子輸出端子對(duì)應(yīng)于各個(gè)輸出端子OUTl 0UT18 ；權(quán)利要 求中記載的輸出端子對(duì)應(yīng)于由3個(gè)輸出端子構(gòu)成的組(例如，OUTl 0UT3)。其中，上述輸 出端子與上述輸出電路相對(duì)應(yīng)地配置。在涉及本實(shí)施方式的集成電路10中，通過(guò)3根數(shù)據(jù)信號(hào)線，即DATAR信號(hào)線、 DATAG信號(hào)線以及DATAB信號(hào)線，分別有構(gòu)成顯示顏色的3原色，即紅(R)、綠(G)以及藍(lán) (B)的灰階數(shù)據(jù)輸入。即，集成電路10具有對(duì)由RGB3色構(gòu)成顯示顏色顏的彩色顯示裝置進(jìn) 行驅(qū)動(dòng)的結(jié)構(gòu)。鎖存電路DLA_R1 DLA_R6中，通過(guò)DATAR信號(hào)線有對(duì)應(yīng)于R的灰階數(shù)據(jù) 輸入，鎖存電路DLA_G1 DLA_G6中，通過(guò)DATAG信號(hào)線有對(duì)應(yīng)于G的灰階數(shù)據(jù)輸入，鎖存 電路DLA_B1 DLA_B6中，通過(guò)DATAB信號(hào)線有對(duì)應(yīng)于B的灰階數(shù)據(jù)輸入。而且，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分別 從被輸入的灰階數(shù)據(jù)中，取出與輸出自輸出端子OUTl 0UT18的圖像信號(hào)相對(duì)應(yīng)的灰階數(shù) 據(jù)，并輸出到保持電路DLB—R1 DLB—R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6中。保 持電路DLB—R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6，對(duì)來(lái)自鎖存電路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰階數(shù)據(jù)進(jìn)行保持后，分別輸出 到輸出電路11_1 11_18中。輸出電路11_1 11_18分別具備將灰階數(shù)據(jù)轉(zhuǎn)換為灰階電壓信號(hào)的 DAC (Digital Analog Converter)電路；具有緩沖電路作用的運(yùn)算放大器；判定輸出電路的 動(dòng)作是否良好的判定電路；表示由判定電路所判定出的動(dòng)作的良好與否的判定標(biāo)記。在圖 49中，輸出電路11_A中的判定標(biāo)記表示為FlagA。例如，輸出電路11_1的良好與否的判定 結(jié)果表示為Flagl、輸出電路11_2的良好與否的判定結(jié)果表示為Flag2、···、輸出電路11_18 的良好與否的判定結(jié)果表示為FlaglS。而且，輸出電路為良好時(shí)判定標(biāo)記設(shè)定為“0”，不良 時(shí)判定標(biāo)記設(shè)定為“1”，關(guān)于詳細(xì)的輸出電路良好與否的判定方法將在后文中加以說(shuō)明。并且，如圖49所示，集成電路10具備備用的保持電路DLB_R7、DLB_G7、DLB_B7和 備用的輸出電路11_19 11_21。開關(guān)SWAl 18，設(shè)置在鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_ Bl DLA_B6 和保持電路 DLB_R1 DLB_R7、DLB_G1 DLB_G7 以及 DLB_B1 DLB_B7 之間。 開關(guān)SWBl 18，設(shè)置在輸出電路11_1 11_21和輸出端子OUTl 0UT18之間。而且，如 圖49所示，保持電路DLB_R1 DLB_R7、DLB_G1 DLB_G7以及DLB_B1 DLB_B7，連接到 輸出電路11_1 11_21上，并分別形成對(duì)應(yīng)于圖像信號(hào)輸出部的輸出塊。開關(guān)SWAl 18以及開關(guān)SWBl SWB18是，分別具備端子0、端子1以及端子2， 且具有端子O和端子1相連接以及端子0和端子2相連接的2種狀態(tài)的開關(guān)電路，其根據(jù) Flag_A Flag_K值切換連接狀態(tài)。Flag_A Flag_K由Flagl到Flagl8的組合所決定， 組合方式如記載于圖49的下端位置中的邏輯式所示。Flag_A Flag_K由未圖示的控制 部所決定。而且，權(quán)利要求中記載的第1連接切換部，對(duì)應(yīng)于未作圖示的控制部以及各個(gè)開 關(guān)SWBl SWB18 ；權(quán)利要求中記載的第2連接切換部，對(duì)應(yīng)于未圖示的控制部以及各個(gè)開 關(guān) SWAl SWA18。
74
實(shí)施方式7中，將灰階數(shù)據(jù)的輸入作為1個(gè)系統(tǒng)進(jìn)行了說(shuō)明，然而一般在進(jìn)行彩色 顯示時(shí)，如本實(shí)施方式，需要按照RGB的每個(gè)顏色輸入灰階數(shù)據(jù)。(通常動(dòng)作)其次，參照?qǐng)D49說(shuō)明在集成電路10中沒(méi)有出現(xiàn)異常的輸出電路時(shí)進(jìn)行的動(dòng)作，即 說(shuō)明通常的動(dòng)作。如上所述，圖49是表示涉及本實(shí)施方式的、進(jìn)行通常動(dòng)作的情況下的集 成電路10的結(jié)構(gòu)的圖。未出現(xiàn)異常的輸出電路的情況下，輸出電路11_1 11_18的Flagl 18全部為 “0”。從而，由Flagl FlaglS的組合的邏輯或所構(gòu)成的FlagA Flag_K也全部為“0”。以下，說(shuō)明集成電路10的動(dòng)作。在集成電路10中，也由DF_1 DF_18構(gòu)成指示 用移位寄存器，其動(dòng)作與實(shí)施方式2中的集成電路10的指示用移位寄存器的動(dòng)作相同。首先，指示用移位寄存器的第一級(jí)DF_20中，通過(guò)SP信號(hào)線，輸入有動(dòng)作啟動(dòng)脈沖 信號(hào)(SP信號(hào))。指示用移位寄存器的第一級(jí)的DF_20，在CLK信號(hào)的上升沿，獲取SP信號(hào) 的“H”脈沖，并從輸出部Q輸出“H”的信號(hào)。在CLK信號(hào)的下一個(gè)上升沿，SP信號(hào)變?yōu)椤癓”， 從輸出部Q輸出“L”的信號(hào)。與DF_20相同，在CLK信號(hào)的上升沿，DF_21 DF_25從輸出 部Q輸出被輸入到輸入部D中的信號(hào)的狀態(tài)。由此，在DF_20 DF_25中，以每個(gè)時(shí)鐘脈沖 為單位，輸出“H”脈沖的信號(hào)的DF依次被切換。各個(gè)鎖存電路中，通過(guò)DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線，有對(duì)應(yīng)于 RGB的灰階數(shù)據(jù)輸入。通過(guò)DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線被輸入的灰階數(shù) 據(jù)，在每個(gè)CLK信號(hào)的下降沿發(fā)生變化。即，與CLK信號(hào)的下降定時(shí)同步，對(duì)應(yīng)于R的灰階 數(shù)據(jù)從Rl變化為R2、對(duì)應(yīng)于G的灰階數(shù)據(jù)從Gl變化為G2、對(duì)應(yīng)于B的灰階數(shù)據(jù)從Bl變化 為B2、…，以此類推。各鎖存電路，在輸入到柵極G中的選擇信號(hào)為“H”的期間，獲取被輸 入到輸入部D中的信號(hào)，并將其輸出到輸出部Q中。即，鎖存電路DLA_R1 DLA_R6、DLA_ Gl DLA_G6以及DLA_B1 DLA_B6，分別在被輸入的Q (DF_20) Q(DF_25)為“H”的期間， 獲取來(lái)自外部的灰階數(shù)據(jù)，并將其輸出到輸出部Q。由此，與通過(guò)DATAR信號(hào)線被輸入的灰階數(shù)據(jù)發(fā)生變化的定時(shí)同步，依次選擇鎖 存電路DLA_R1 DLA_R6，而各個(gè)鎖存電路中，有從對(duì)應(yīng)于各鎖存電路的輸出端子輸出的圖 像信號(hào)的灰階數(shù)據(jù)導(dǎo)入。即，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖存電路DLA_R1 DLA_R6依次獲取灰階數(shù)據(jù)“R1” “R6”。同樣地，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖， 鎖存電路DLA_G1 DLA_G6依次獲取灰階數(shù)據(jù)“G1” “G6”。而且同樣地，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖存電路DLA_B1 DLA_B6依次獲取灰階數(shù)據(jù)“Bi” “B6”。而且，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，在 Q(DF_20) Q(DF_25)為“L”的期間，保持所獲取的灰階數(shù)據(jù)。例如，鎖存電路DLA_R1在被輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAR信號(hào)線獲取 “R1”的灰階信號(hào)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)次序通過(guò)DATAR信號(hào)線輸入 “R1”的灰階數(shù)據(jù)的狀態(tài)，因此，作為輸出自鎖存電路DLA_R1的輸出部Q的輸出Q(DLA_R1)， 此后就保持灰階數(shù)據(jù)“R1”。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電 路DLA_R2 DLA_R6的輸出部Q的輸出，保持灰階數(shù)據(jù)“R2” “R6”。此時(shí)，保持電路DLB_ Rl DLB_R6的輸入部D中，有被保持在DLA_R1 DLA_R6的輸出部Q中的數(shù)據(jù)輸入。而且，鎖存電路DLA_G1在被輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAG信號(hào)線獲取"Gl“的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)通過(guò)DATAG信號(hào)線輸入“G1” 的灰階數(shù)據(jù)的狀態(tài)，因此，作為鎖存電路DLA_G1的輸出部Q的輸出Q(DLA_G1)，此后將保持 “G1”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路DLA_G2 DLA_G6的輸出部Q的輸出，保持“G2 G6”的灰階數(shù)據(jù)。此時(shí)，保持電路DLB_G1 DLB_G6 的輸入部D中，輸入有保持在DLA_G1 DLA_G6的輸出部Q中的數(shù)據(jù)。而且，鎖存電路DLA_B1在被輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAB信號(hào)線獲取 “Bi”的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)通過(guò)DATAB信號(hào)線輸入的“Bi” 的灰階數(shù)據(jù)的狀態(tài)，從而，作為鎖存電路DLA_B1的輸出部Q的輸出Q(DLA_B1)，此后將保持 “Bi”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路DLA_B2 DLA_B6的輸出部Q的輸出，保持“B2 B6”的灰階數(shù)據(jù)。此時(shí)，保持電路DLB_B1 DLB_B6 的輸入部D中，輸入有保持在DLA_B1 DLA_B6的輸出部Q中的數(shù)據(jù)。另外，至于集成電路10的上述動(dòng)作之后的動(dòng)作，其與實(shí)施方式1中的集成電路10 的對(duì)應(yīng)動(dòng)作相同，在此就省略說(shuō)明。(自行修復(fù)的動(dòng)作)以下，參照?qǐng)D50說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常并由判定電路設(shè)定 Flag7為“1”時(shí)的動(dòng)作，即自行修復(fù)的動(dòng)作。圖50是表示涉及本實(shí)施方式的、進(jìn)行自行修復(fù)時(shí)的集成電路10的狀態(tài)的圖。集 成電路10中，輸出電路11_7發(fā)生異常，F(xiàn)lag7被設(shè)定為“1”時(shí)，包含F(xiàn)lag7且以邏輯或的 關(guān)系所構(gòu)成的FlagC FlagK變?yōu)椤?”。因此，SWA7 SWA18的連接狀態(tài)，從端子0與端子 1的連接切換為端子O與端子2的連接。由此，進(jìn)行通常動(dòng)作時(shí)，連接于輸出電路11_7 11_9上的保持電路DLB_R3、DLB_ G3、DLB_B3的輸入處于斷路狀態(tài)，鎖存電路DLA_R3的輸出部Q連接到保持電路DLB_R4上， 鎖存電路DLA_G3的輸出部Q連接到保持電路DLB_G4上，鎖存電路DLA_B3的輸出部Q連接 到保持電路DLB_B4上。S卩，Q (DLB_R3)被提供到保持電路DLB_R4中，Q (DLB_G3)被提供到 保持電路DLB_G4，Q(DLB_B3)被提供到保持電路DLB_B4中。同樣地，鎖存電路DLA和保持電路DLB以RGB的塊為單位依次錯(cuò)位并連接，最后， 鎖存電路DLA_R6、DLA_G6、DLA_B6的輸出部Q分別連接到備用的保持電路DLB_R7、DLA_G7、 DLA_B7上，而將Q (DLB_R6)提供到保持電路DLB_R7中，將Q (DLB_G6)提供到保持電路DLB_ G7中，將Q(DLB_B6)提供到保持電路DLB_B7中。因此，本發(fā)明的集成電路10中，輸出電路 發(fā)生異常時(shí)，通過(guò)切換開關(guān)，不會(huì)有灰階數(shù)據(jù)輸入到輸出電路11_7、輸出電路11_8、以及輸 出電路11_9中。而且，此時(shí)，在集成電路10中，如圖50所示，由FlagH FlagK所控制的開關(guān) SWB7 SWB18的連接，從端子0和端子1的連接切換為端子0和端子2的連接。因此，輸出 電路11_7、輸出電路11_8、輸出電路11_9不會(huì)與輸出端子OUTl 0UT18的任何一個(gè)端子 相連接。而且，輸出端子0UT7 9上連接有輸出電路11_10 11_12，輸出端子0UT10 12上連接有輸出電路11_13 11_15，即以輸出RGB的灰階電壓的3個(gè)輸出電路的組為單 位依次進(jìn)行移位并連接到輸出端子上，結(jié)果，最后的備用的輸出電路11_19 11_21將連接 到輸出端子0UT16 0UT18上。
如以上所述，檢測(cè)出輸出電路的異常時(shí)，切換鎖存電路和保持電路的連接的同時(shí)， 切換輸出電路和輸出端子的連接，以此來(lái)切斷被判定為異常的電路，而且對(duì)正常的電路依 次進(jìn)行移位并且增設(shè)預(yù)備的電路，以此獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。而且，對(duì)于本實(shí)施方式的集成電路10，也可以利用實(shí)施方式1中所說(shuō)明的故障檢 測(cè)方法來(lái)檢測(cè)其輸出電路11的故障。[實(shí)施方式12]以下，參照?qǐng)D51 52，說(shuō)明本發(fā)明的實(shí)施方式12。(自行修復(fù)電路的結(jié)構(gòu))首先，參照?qǐng)D51，說(shuō)明涉及于本實(shí)施方式的顯示驅(qū)動(dòng)用半導(dǎo)體集成電路(以下，稱 為集成電路)10的結(jié)構(gòu)。在此，為了方便說(shuō)明，與實(shí)施方式7中對(duì)圖41說(shuō)明相同，對(duì)具備18 個(gè)輸出的結(jié)構(gòu)進(jìn)行說(shuō)明。當(dāng)然，集成電路10的輸出不限于18個(gè)。圖51是表示涉及本實(shí)施方式的、進(jìn)行正常的動(dòng)作的集成電路10的結(jié)構(gòu)的圖。集成 電路10具備D-觸發(fā)器_20 D-觸發(fā)器_25 (以下，簡(jiǎn)稱為DF_20 DF_25)；開關(guān)SWAl SffA 18 ；鎖存電路 DLA_R1 DLA_R6、DLA_G1 DLA-G6 以及 DLA_B1 DLA_B6 ；保持電路 DLB—R1 DLB_R6、DLB_G1 DLB_G6 以及 DLB_B1 DLB_B6 ；輸出電路 11_1 11_18 ；開 關(guān)SWBl SWB18 ；信號(hào)輸出端子OUTl 0UT18 ；備用的保持電路DLB_R7、DLB_R8、DLB_G7、 DLB_G8、DLB_B7、DLB_B8 和備用的輸出電路 11_19 11_24。集成電路10通過(guò)輸出端子OUTl 0UT18連接于顯示裝置(未圖示)上，并驅(qū)動(dòng)
該顯示裝置。而且，本實(shí)施方式中，權(quán)利要求中記載的子保持電路對(duì)應(yīng)于個(gè)別的保持電路 DLB (例如，保持電路DLB_R1或者DLB_G1或者DLB_B1或者DLB_R2或者DLB_G2或者DLB_ B2)；權(quán)利要求中記載的子輸出電路對(duì)應(yīng)于由個(gè)別的輸出電路11 (輸出電路11_1或者11_2 或者11_3或者11_4或者11_5或者11_6)構(gòu)成的塊；權(quán)利要求中記載的保持電路以及輸 出電路，分別對(duì)應(yīng)于由保持電路DLB構(gòu)成的塊(例如，由保持電路DLB_R1、DLB_G1、DLB_B1、 DLB_R2、DLB_G2、DLB_B2構(gòu)成的塊)以及由輸出電路11構(gòu)成的塊(例如，由輸出電路11_1 11_6構(gòu)成的塊)。其中，上述保持電路DLB以及輸出電路11，與構(gòu)成顯示顏色的3原色RGB 的正負(fù)的灰階電壓相對(duì)應(yīng)地連續(xù)配置。而且，權(quán)利要求中極愛(ài)的子鎖存電路對(duì)應(yīng)于個(gè)別的鎖存電路DLA(例如，鎖存電路 DLA_R1或者DLA_G1或者DLA_B1或者DLA_R2或者DLA_G2或者DLA_B2)；權(quán)利要求中記載 的鎖存電路，對(duì)應(yīng)于由鎖存電路DLA構(gòu)成的塊(例如，由DLA_R1、DLA_G1、DLA_B1、DLA_R2、 DLA_G2、DLA_B2構(gòu)成的塊)。其中，上述鎖存電路DLA，與構(gòu)成顯示顏色的3原色RGB的正 負(fù)的灰階電壓相對(duì)應(yīng)地連續(xù)配置。而且，權(quán)利要求中記載的子輸出端子對(duì)應(yīng)于各個(gè)輸出端子OUTl 0UT18 ；權(quán)利要 求中記載的輸出端子對(duì)應(yīng)于由6個(gè)輸出端子構(gòu)成的組(例如，OUTl 0UT6)。其中，上述6 個(gè)輸出端子對(duì)應(yīng)于上述圖像信號(hào)輸出部而配置。而且，指示用移位寄存器，由DF_20 DF_25構(gòu)成，各DF (例如DF_20)具有連接端 子，各DF通過(guò)該連接端子連接到以RGB3色為單位的鎖存電路DLA(例如，DLA_R1、DLA_B1、 DLA_G1)上。涉及本實(shí)施方式的集成電路10中，通過(guò)3根數(shù)據(jù)信號(hào)線，即DATAR信號(hào)線、DATAG信號(hào)線、DATAB信號(hào)線，分別有構(gòu)成顯示顏色顏的3原色，即紅(R)、綠(G)、以及藍(lán)⑶的灰 階數(shù)據(jù)輸入。即，集成電路10具有對(duì)由RGB3色構(gòu)成顯示顏色的彩色顯示裝置進(jìn)行驅(qū)動(dòng)的結(jié) 構(gòu)。鎖存電路DLA_R1 DLA_R6中，通過(guò)DATAR信號(hào)線，有對(duì)應(yīng)于R的灰階數(shù)據(jù)輸入，鎖存 電路DLA_G1 DLA_G6中，通過(guò)DATAG信號(hào)線，有對(duì)應(yīng)于G的灰階數(shù)據(jù)輸入，鎖存電路DLA_ Bl DLA_B6中，通過(guò)DATAB信號(hào)線，有對(duì)應(yīng)于B的灰階數(shù)據(jù)輸入。而且，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6 以及 DLA_B1 DLA_B6，分別 從被輸入的灰階數(shù)據(jù)中，取出與輸出自輸出端子OUTl 0UT18的圖像信號(hào)相對(duì)應(yīng)的灰階數(shù) 據(jù)，并將其輸出到保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6中。 保持電路DLB_R1 DLB_R6、DLB_G1 DLB_G6以及DLB_B1 DLB_B6，對(duì)來(lái)自鎖存電路DLA_ Rl DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6的灰階數(shù)據(jù)進(jìn)行保持后，分別將其 輸出到輸出電路11_1 11_18中。各個(gè)輸出電路11_1 11_18，分別具備將灰階數(shù)據(jù)轉(zhuǎn)換為灰階電壓信號(hào)的 DAC (Digital Analog Converter)電路；具有緩沖電路作用的運(yùn)算放大器；判定輸出電路的 動(dòng)作的良好與否的判定電路；表示判定電路所判定出的動(dòng)作的良好與否的判定標(biāo)記。圖51 中，輸出電路11_々的良好與否的判定結(jié)果表示為FlagA。例如，輸出電路11_1的良好與否 的判定結(jié)果表示為Flagl、輸出電路11_2的良好與否的判定結(jié)果表示為Flag2、…、輸出電 路11_18的良好與否的判定結(jié)果表示為FlaglS。而且，輸出電路為良好時(shí)判定標(biāo)記設(shè)定為 “0”，不良時(shí)判定標(biāo)記設(shè)定為“ 1 ”，詳細(xì)的輸出電路的良好與否的判定方法將在后文中說(shuō)明。而且，包含在集成電路10中的輸出電路11_1 11_18是，只對(duì)應(yīng)于點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)的 正電壓輸出和負(fù)電壓輸出中的一方的電路，圖51表示了，輸出電路11_1、11_3、11_5…的奇 數(shù)編號(hào)電路對(duì)應(yīng)于正電壓的輸出，輸出電路11_2、11_4、11_6…的偶數(shù)編號(hào)電路對(duì)應(yīng)于負(fù)電 壓的輸出的狀態(tài)。而且，為了進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)，需要各個(gè)輸出端子能夠輸出正電壓和負(fù)電壓 雙方。因此，在集成電路10中，通過(guò)控制信號(hào)REV進(jìn)行開關(guān)SWREV的切換控制，以此改變輸 出電路以及輸出端子和選擇信號(hào)線的連接，從而改變灰階數(shù)據(jù)的取樣定時(shí)，實(shí)現(xiàn)正電壓和 負(fù)電壓的切換。并且，如圖51所示，集成電路10具備備用的保持電路DLB_R7、DLB_R8、DLB_G7、 DLB_G8、DLB_B7、DLB_B8 和備用的輸出電路 11_19 11_24。開關(guān)SWAl 18設(shè)置在鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_ Bl DLA_B6 和保持電路 DLB_R1 DLB_R8、DLB_G1 DLB_G8 以及 DLB_B1 DLB_B8 之間。 開關(guān)SWBl 18設(shè)置在輸出電路11_1 11_24和輸出端子OUTl 0UT18之間。而且，如 圖51所示，保持電路DLB_R1 DLB_R8、DLB_G1 DLB_G8以及DLB_B1 DLB_B8，連接于 輸出電路11_1 11_24上，并分別形成對(duì)應(yīng)于圖像信號(hào)輸出部的輸出塊。開關(guān)SWAl 18以及開關(guān)SWBl SWB18是，分別具備端子0、端子1以及端子2， 且具有端子O和端子1相連接以及端子0和端子2相連接的2種狀態(tài)的開關(guān)電路，其根據(jù) Flag_L Flag_P值來(lái)切換連接狀態(tài)。Flag_L Flag_P由Flagl到Flagl8的組合所決 定，組合方式如記載于圖51的下端位置中的邏輯式所示。Flag_L Flag_P由未圖示的 控制部所決定。而且，權(quán)利要求中記載的連接切換單元，對(duì)應(yīng)于未圖示的控制部以及各個(gè) 開關(guān)SWBl SWB18，權(quán)利要求中記載的選擇單元，對(duì)應(yīng)于未作圖示的控制部以及各個(gè)開關(guān) SffAl SWA18。
(通常動(dòng)作)其次，繼續(xù)參照?qǐng)D51說(shuō)明集成電路10中未出現(xiàn)發(fā)生異常的輸出電路時(shí)動(dòng)作，即， 通常動(dòng)作。如上所述，圖51是表示涉及本實(shí)施方式的、進(jìn)行通常動(dòng)作時(shí)的集成電路10的結(jié) 構(gòu)的圖。本實(shí)施方式中，對(duì)開關(guān)SWREV的端子0和端子1相連接的狀態(tài)進(jìn)行說(shuō)明。未出現(xiàn)異常的輸出電路的情況下，輸出電路11_1 11_18的Flagl Flagl8全 部為“0”。因此，由Flagl FlaglS的組合的邏輯或所構(gòu)成的FlagL Flag_P也全部為 “0”。以下，說(shuō)明集成電路10的動(dòng)作。在集成電路10中，指示用移位寄存器也由DF_1 DF_18所構(gòu)成，其動(dòng)作與實(shí)施方式3中的集成電路10中的指示用移位寄存器的動(dòng)作相同。首先，指示用移位寄存器的第一級(jí)DF_20中，通過(guò)SP信號(hào)線有動(dòng)作啟動(dòng)脈沖信號(hào) (SP信號(hào))輸入。指示用移位寄存器的第一級(jí)DF_20，在CLK信號(hào)的上升沿，獲取SP信號(hào)的 “H”脈沖，并從輸出部Q輸出“H”的信號(hào)。在CLK信號(hào)的下一個(gè)上升沿，SP信號(hào)變?yōu)椤癓”， 從輸出部Q輸出“L”的信號(hào)。與DF_20相同，DF_21 DF_25在CLK信號(hào)的上升沿，從輸出 部Q輸出被輸入到輸入部D中的信號(hào)的狀態(tài)。由此，在DF_20 DF_25中，以每個(gè)時(shí)鐘脈沖 為單位，輸出“H”脈沖的信號(hào)的DF依次被切換。通過(guò)DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線，對(duì)應(yīng)于RGB的灰階數(shù)據(jù)輸入 到各個(gè)鎖存電路中。通過(guò)DATAR信號(hào)線、DATAG信號(hào)線以及DATAB信號(hào)線被輸入的灰階數(shù) 據(jù)，在CLK信號(hào)的每個(gè)下降沿發(fā)生變化。即，與CLK信號(hào)的下降定時(shí)同步，對(duì)應(yīng)于R的灰階數(shù) 據(jù)從Rl變化為R2，對(duì)應(yīng)于G的灰階數(shù)據(jù)從Gl變化為G2，對(duì)應(yīng)于B的灰階數(shù)據(jù)從Bl變化為 B3,…，以此類推。各個(gè)鎖存電路，在輸入到柵極G中的選擇信號(hào)為“H”的期間，獲取被輸 入到輸入部D中的信號(hào)，并將其輸出到輸出部Q。S卩，鎖存電路DLA_R1 DLA_R6、DLA_G1 DLA_G6以及DLA_B1 DLA_B6，分別在所輸入的Q(DF_20) Q(DF_25)為“H”的期間，獲取 來(lái)自外部的灰階數(shù)據(jù)，并將其輸出到輸出部Q。由此，與通過(guò)DATAR信號(hào)線被輸入的灰階數(shù)據(jù)發(fā)生變化的定時(shí)同步，鎖存電路 DLA_R1 DLA_R6依次被選，各個(gè)鎖存電路中會(huì)導(dǎo)入從對(duì)應(yīng)于各個(gè)鎖存電路的輸出端子輸 出的圖像信號(hào)的灰階數(shù)據(jù)。即，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖存電路DLA_R1 DLA_R6依次獲取灰階數(shù)據(jù)“R1” “R6”。同樣地，根據(jù)Q(DF_20) Q(DF_25)的“H”脈沖，鎖 存電路DLA_G1 DLA_G6依次獲取灰階數(shù)據(jù)“G1” “G6”。而且，同樣地，根據(jù)Q(DF_20) Q (DF_25)的“H”脈沖，鎖存電路DLA_B1 DLA_B6依次獲取灰階數(shù)據(jù)“Bi ” “B6”。而且，在Q(DF_20) Q(DF_25)為 “L” 的期間，鎖存電路 DLA_R1 DLA_R6、DLA_ Gl DLA_G6以及DLA_B1 DLA_B6保持所獲取的灰階數(shù)據(jù)。例如，鎖存電路DLA_R1，在所輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAR信號(hào)線獲取 “R1”的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)著通過(guò)DATAR信號(hào)線輸入 “R1”的灰階數(shù)據(jù)的狀態(tài)，因此，作為鎖存電路DLA_R1的輸出部Q的輸出Q(DLA_R1)，此后 將保持“R1”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路 DLA_R2 DLA_R6的輸出部Q的輸出，此后將保持“R2 R6”的灰階數(shù)據(jù)。此時(shí)，保持電路 DLB_R1 DLB_R6的輸入部D中，輸入有被保持在DLA_R1 DLA_R6的輸出部Q中的數(shù)據(jù)。而且，鎖存電路DLA_G1，在所輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAG信號(hào)線獲取 “G1”的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)著通過(guò)DATAG信號(hào)線輸入
79“G1”的灰階數(shù)據(jù)的狀態(tài)，因此，作為鎖存電路DLA_G1的輸出部Q的輸出Q(DLA_G1)，此后 將保持“G1”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路 DLA_G2 DLA_G6的輸出部Q的輸出，此后將保持“G2 G6”的灰階數(shù)據(jù)。此時(shí)，保持電路 DLB_G1 DLB_G6的輸入部D中，輸入有被保持在DLA_G1 DLA_G6的輸出部Q中的數(shù)據(jù)。而且，鎖存電路DLA_B1，在所輸入的Q(DF_20)為“H”時(shí)，通過(guò)DATAB信號(hào)線獲取 “Bi”的灰階數(shù)據(jù)。其后，在Q(DF_20)為“L”的期間，由于持續(xù)著通過(guò)DATAB信號(hào)線輸入 “Bi”的灰階數(shù)據(jù)的狀態(tài)，因此，作為鎖存電路DLA_B1的輸出部Q的輸出Q(DLA_B1)，此后 將保持“Bi”的灰階數(shù)據(jù)。同樣地，在Q(DF_20) Q(DF_25)為“L”的期間，作為鎖存電路 DLA_B2 DLA_B6的輸出部Q的輸出，此后將保持“B2 B6”的灰階數(shù)據(jù)。此時(shí)，保持電路 DLB_B1 DLB_B6的輸入部D中，輸入有被保持在DLA_B1 DLA_B6的輸出部Q中的數(shù)據(jù)。另外，集成電路10的上述動(dòng)作之后的動(dòng)作與實(shí)施方式1中的集成電路10的對(duì)應(yīng) 動(dòng)作相同，因此省略其說(shuō)明。(自行修復(fù)的動(dòng)作)以下，參照?qǐng)D27說(shuō)明集成電路10中的輸出電路11_7發(fā)生異常并由判定電路設(shè)定 Flag7為“1”時(shí)的動(dòng)作，即自行修復(fù)的動(dòng)作。圖52是表示涉及本實(shí)施方式的、進(jìn)行自行修復(fù)時(shí)的集成電路10的狀態(tài)的圖。在 集成電路10中，輸出電路117發(fā)生異常，F(xiàn)lag7被設(shè)定為“1”時(shí)，包含F(xiàn)lag7且以邏輯或的 關(guān)系所構(gòu)成的FlagC FlagK變?yōu)椤?”。由此，SWA7 SWA18的連接狀態(tài)，從端子0與端子 1相連的狀態(tài)切換為端子O與端子2相連的狀態(tài)。由此，保持電路 DLB_R3、DLB_R4、DLB_G3、DLB_G4、DLB_B3、DLB_B4 的輸入處于斷 路狀態(tài)，鎖存電路DLA_R3、DLA_R4、DLA_G3、DLA_G4、DLA_B3、DLA_B4的輸出部Q，分別連接 于保持電路 DLB_R5、DLB_R6、DLB_G5、DLB_G6、DLB_B5、DLB_B6 上。即，Q (DLB_R3)、Q (DLB_ R4)、Q(DLB_G3)、Q(DLB_G4)、Q(DLB_B3)、Q(DLB_B4)分別被提供到保持電路 DLB_R5、DLB_ R6、DLB_G5、DLB_G6、DLB_B5、DLB_B6 中。同樣地，鎖存電路DLA和保持電路DLB，以RGB塊為單位依次錯(cuò)位并連接，最后，鎖 存電路DLA_R5、DLA_R6、DLA_G5、DLA_G6、DLA_B5、DLA_B6的輸出部Q，分別連接到保持電路 DLB_R7、DLB_R8、DLA_G7、DLA_G8、DLA_B7、DLA_B8 上，Q(DLA_R5)、Q (DLA_R6)、Q(DLA_G5)、 Q (DLA_G6)、Q (DLA_B6)、Q (DLA_B6)分別被提供到保持電路 DLB_R7、DLB_R8、DLA_G7、DLA_ G8、DLA_B7、DLA_B8中。因此，本發(fā)明的集成電路10中，當(dāng)輸出電路發(fā)生異常時(shí)，通過(guò)切換開 關(guān)，不會(huì)將灰階數(shù)據(jù)輸入到保持電路DLB_R3、DLB_R4、DLB_G3、DLB_G4、DLB_B3、DLB_B4中。而且，此時(shí)，在集成電路10中，如圖52所示，由FlagO以及FlagP所控制的開關(guān) SWB7 SWB18的連接，從端子0和端子1的連接切換為端子0和端子2的連接。因此，輸 出電路11_7、輸出電路11_8、輸出電路11_9、輸出電路11_10、輸出電路11_11、輸出電路 11_12、不會(huì)連接到輸出端子OUTl 0UT18的任何一個(gè)端子上。而且，輸出端子0UT7上連接有輸出電路11_13，輸出端子0UT8上連接有輸出電路 11_15，輸出端子0UT9上連接有輸出電路11_17，輸出端子0UT10上連接有輸出電路11_14， 輸出端子OUTll上連接有輸出電路11_16，輸出端子0UT12上連接有輸出電路11_18，即以 針對(duì)RGB分別輸出正負(fù)灰階電壓的6個(gè)輸出電路構(gòu)成的每個(gè)組為單位，依次進(jìn)行移位并連 接至輸出端子上，最后的備用的輸出電路11_19 輸出電路11_24將被連接到輸出端子OUT 13 輸出端子0UT18上。如以上所述，檢測(cè)出輸出電路的異常時(shí)，切換鎖存電路和保持電路的連接的同時(shí)， 還切換輸出電路和輸出端子的連接，以此切斷被判定定為異常的電路，而且對(duì)正常的電路 依次進(jìn)行移位并增設(shè)備用的電路，以此獲得能夠進(jìn)行自行修復(fù)的結(jié)構(gòu)。此外，對(duì)于本實(shí)施方式的集成電路10，也可以利用實(shí)施方式1中所說(shuō)明的故障檢 測(cè)方法來(lái)檢測(cè)出輸出電路11的故障。優(yōu)選的，在涉及本發(fā)明的驅(qū)動(dòng)電路中，上述各個(gè)輸出電路塊還包含用于存儲(chǔ)提供 到上述輸出電路的輸入中的信號(hào)的電路，上述備用輸出電路塊還包含用于存儲(chǔ)提供到上述 備用的輸出電路的輸入中的信號(hào)的電路。優(yōu)選的，在涉及本發(fā)明的驅(qū)動(dòng)電路中，上述檢測(cè)用第1輸入信號(hào)和上述檢測(cè)用第2 輸入信號(hào)是大小不同的信號(hào)，當(dāng)上述控制裝置獲取到上述不同的大小的第1輸入信號(hào)以及 第2輸入信號(hào)時(shí)，從上述比較單元輸出根據(jù)理論推導(dǎo)出的比較結(jié)果的理論值，在上述比較 結(jié)果和上述理論值不同時(shí)，上述判定單元將上述各個(gè)輸出電路判定為不良。優(yōu)選的，涉及本發(fā)明的驅(qū)動(dòng)電路，還具備標(biāo)記存儲(chǔ)單元，用于存儲(chǔ)表示上述判定單 元的判定結(jié)果的標(biāo)記；上述連接切換單元，在上述標(biāo)記的值表示上述各個(gè)輸出電路為不良 時(shí)，代替上述輸出緩沖電路，將用于輸出該不良的輸出電路的輸出信號(hào)的輸出端子連接至 上述備用的輸出緩沖電路上。在上述標(biāo)記的值表示各個(gè)輸出電路為不良時(shí)，上述輸入切換 單元將進(jìn)行通常動(dòng)作時(shí)被輸入到該不良的輸出電路中的輸入信號(hào)的輸入對(duì)象，從該輸出電 路切換為上述預(yù)備輸出電路。優(yōu)選的，涉及本發(fā)明的驅(qū)動(dòng)電路中，控制裝置在不影響上述顯示面板所顯示的圖 像的期間，上述控制裝置進(jìn)行切換，使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作。優(yōu)選的，涉及本發(fā)明的驅(qū)動(dòng)電路，還具備對(duì)提供給上述驅(qū)動(dòng)電路的電源電流的值 進(jìn)行檢測(cè)的檢測(cè)單元；對(duì)上述驅(qū)動(dòng)電路進(jìn)行正常動(dòng)作時(shí)的上述電源電流的值進(jìn)行預(yù)先存儲(chǔ) 的正常電流值存儲(chǔ)單元；對(duì)由上述檢測(cè)單元檢測(cè)出的電源電流的值和存儲(chǔ)在上述正常電流 值存儲(chǔ)單元的電源電流的值進(jìn)行比較的電流值比較單元；以及，根據(jù)上述電流值比較單元 的比較結(jié)果，判定上述驅(qū)動(dòng)電路是否不良的驅(qū)動(dòng)電路判定單元。控制裝置在上述驅(qū)動(dòng)電路 判定單元的判定結(jié)果為不良時(shí)進(jìn)行切換，使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作。優(yōu)選的，涉及于本發(fā)明的驅(qū)動(dòng)電路中，控制裝置在接通顯示面板的電源之后，由上 述控制裝置立即進(jìn)行切換，使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作。而且，涉及本發(fā)明的驅(qū)動(dòng)電路中，控制裝置也可以在上述顯示面板的垂直回掃線 期間進(jìn)行切換，使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作。優(yōu)選的，涉及本發(fā)明的驅(qū)動(dòng)電路，還具備阻斷從上述各個(gè)輸出端子到上述顯示面 板的信號(hào)傳輸通路的阻斷單元，控制裝置在上述阻斷單元阻斷從上述各個(gè)輸出端子到上述 顯示面板的信號(hào)傳輸通路后進(jìn)行切換，使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作。優(yōu)選的，涉及本發(fā)明的驅(qū)動(dòng)電路包含N(N 正偶數(shù))個(gè)輸出端子、對(duì)應(yīng)于每個(gè)上述 輸出端子而設(shè)的輸出電路塊、1個(gè)第1備用輸出電路塊以及1個(gè)第2輸出電路塊，其中，輸出 端子與顯示面板相連；輸出電路塊包含輸出用于驅(qū)動(dòng)上述顯示面板的輸出信號(hào)的輸出電 路，以及，使用了對(duì)上述輸出電路的輸出信號(hào)進(jìn)行緩沖并將其輸出至上述各輸出端子上的 運(yùn)算放大器的輸出緩沖器；第1備用輸出電路塊包含可輸出用于驅(qū)動(dòng)顯示面板的輸出信號(hào)的第1備用輸出電路，以及，使用了對(duì)上述第1備用輸出的電路的輸出信號(hào)進(jìn)行緩沖并將 其輸出到奇數(shù)編號(hào)的輸出端子上的運(yùn)算放大器的第1備用輸出緩沖器；第2輸出電路塊包 含可輸出用于驅(qū)動(dòng)上述顯示面板的輸出信號(hào)的第2備用輸出電路，以及，使用了對(duì)上述第 2備用輸出電路的輸出信號(hào)進(jìn)行緩沖并將其輸出至上述偶數(shù)編號(hào)的輸出端子上的運(yùn)算放大 器的第2備用輸出電路。該驅(qū)動(dòng)電路還包括控制裝置以及自行修復(fù)裝置；其中，上述控制 裝置對(duì)該驅(qū)動(dòng)電路中的通常動(dòng)作與自行修復(fù)動(dòng)作之間的切換進(jìn)行控制，從而在進(jìn)行正常動(dòng) 作時(shí)，將輸入信號(hào)輸入到上述多個(gè)輸出電路中，在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將測(cè)試用第1 輸入信號(hào)輸入到上述奇數(shù)編號(hào)的輸出電路以及上述第1備用輸出電路中，同時(shí)將測(cè)試用的 第2輸入信號(hào)輸入到上述偶數(shù)編號(hào)的輸出電路以及上述第2備 用輸出電路中；上述自行修 復(fù)裝置，在由上述控制裝置被切換到自行檢測(cè)修復(fù)動(dòng)作的期間，對(duì)發(fā)生不良的該驅(qū)動(dòng)電路 進(jìn)行自行修復(fù)。該自行修復(fù)裝置具備對(duì)來(lái)自上述各輸出電路的輸出信號(hào)和來(lái)自與該各輸 出電路相鄰的輸出電路的輸出信號(hào)進(jìn)行比較的比較單元；根據(jù)上述比較單元的比較結(jié)果， 來(lái)判定上述各輸出電路以及與該輸出電路相鄰的輸出電路中是否存在不良的判定單元；當(dāng) 上述判定單元的判定結(jié)果為不良時(shí)，在輸出判定為不良的上述輸出電路的輸出信號(hào)的輸出 端子，以及輸出與該輸出電路相鄰的輸出電路的輸出信號(hào)的輸出端子上，代替上述各個(gè)輸 出緩沖器而分別連接上述第1備用輸出緩沖器以及上述第2備用輸出緩沖器的連接切換單 元；以及，當(dāng)上述判定單元的判定結(jié)果為不良時(shí)，將判定為不良的上述輸出電路以及與該輸 出電路相鄰的輸出電路進(jìn)行通常動(dòng)作時(shí)被輸入的輸入信號(hào)的輸入對(duì)象，從該各輸出電路分 別切換為上述第1備用輸出電路以及上述第2備用輸出電路的輸入切換單元。而且，作為 上述比較單元，使用上述各輸出電路塊的運(yùn)算放大器，上述奇數(shù)編號(hào)的輸出電路塊的運(yùn)算 放大器，根據(jù)上述控制裝置的切換控制，在進(jìn)行通常動(dòng)作時(shí)，向正極性輸入端子輸入上述奇 數(shù)編號(hào)的輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子負(fù)反饋?zhàn)陨淼妮敵?，從而切換到上 述輸出緩沖器；在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，向正極性輸入端子輸入來(lái)自上述奇數(shù)編號(hào)的 輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子輸入來(lái)自與奇數(shù)編號(hào)的輸出電路相鄰的偶 數(shù)編號(hào)的輸出電路的輸出信號(hào)，從而切換到上述比較單元、上述偶數(shù)編號(hào)的輸出電路塊的 運(yùn)算放大器，根據(jù)上述控制裝置的切換控制，在進(jìn)行正常動(dòng)作時(shí)，通過(guò) 向正極性輸入端子輸 入來(lái)自上述偶數(shù)編號(hào)的輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子負(fù)反饋?zhàn)陨淼妮敵觯?從而切換到上述輸出緩沖器；在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，向正極性輸入端子輸入來(lái)自上 述偶數(shù)編號(hào)的輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子輸入來(lái)自與偶數(shù)編號(hào)的輸出 電路相鄰的奇數(shù)編號(hào)的輸出電路的輸出信號(hào)，從而切換到上述比較單元。優(yōu)選的，涉及本發(fā)明的驅(qū)動(dòng)電路中，上述測(cè)試用第1輸入信號(hào)和上述測(cè)試用第2輸 入信號(hào)是大小不同的信號(hào)，上述控制裝置獲取上述不同大小的第1輸入信號(hào)以及第2輸入 信號(hào)后，從上述比較單元輸出根據(jù)理論推導(dǎo)出的比較結(jié)果的理論值，上述判定單元，在上述 比較結(jié)果和上述理論值不同時(shí)，將上述各個(gè)輸出電路判定為不良。而且，涉及于本發(fā)明的顯示裝置具備上述驅(qū)動(dòng)電路和上述顯示面板。優(yōu)選的，涉及于本發(fā)明的顯示裝置具備顯示面板；具有連接于上述顯示面板的 第1輸出端子以及第2輸出端子，并驅(qū)動(dòng)該顯示面板的驅(qū)動(dòng)電路。其中，上述驅(qū)動(dòng)電路具備 對(duì)應(yīng)于每個(gè)上述第2輸出端子而設(shè)的輸出電路塊；1個(gè)備用的輸出電路塊；控制裝置；以 及，自行修復(fù)裝置。其中，輸出電路塊包含可輸出用于驅(qū)動(dòng)上述顯示面板的輸出信號(hào)輸出
82電路；以及，使用了對(duì)上述輸出電路的輸出信號(hào)進(jìn)行緩沖并將其輸出到各個(gè)第2輸出端子 上的運(yùn)算放大器的輸出緩沖器。上述備用輸出電路塊包含可輸出用于驅(qū)動(dòng)上述顯示面板 的輸出信號(hào)的備用輸出電路；以及，使用了能夠?qū)ι鲜鰝溆幂敵鲭娐返妮敵鲂盘?hào)進(jìn)行緩沖 并將其輸出到上述第1輸出端子上的運(yùn)算放大器的備用輸出緩沖器。上述控制裝置，對(duì)該 驅(qū)動(dòng)電路的通常動(dòng)作和自行檢測(cè)修復(fù)動(dòng)作的切換進(jìn)行控制，在進(jìn)行通常動(dòng)作時(shí)，將輸入信 號(hào)輸入到多個(gè)輸出電路中，在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將測(cè)試用第1輸入信號(hào)輸入到上 述多個(gè)輸出電路中，同時(shí)將測(cè)試用的第2輸入信號(hào)輸入到上述備用輸出電路中。上述自行 修復(fù)裝置，在由上述控制裝置進(jìn)行切換使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作的期間，對(duì)不 良的該驅(qū)動(dòng)電路進(jìn)行自行修復(fù)，該自行修復(fù)裝置具備比較單元、判定單元、輸入切換單元， 其中，上述比較單元對(duì)來(lái)自上述各輸出電路的輸出信號(hào)和來(lái)自上述備用輸出電路的輸出信 號(hào)進(jìn)行比較；上述判定單元，基于上述比較單元的比較結(jié)果，判定上述各輸出電路中是否存 在不良電路；上述輸入切換單元，在上述判定單元的判定結(jié)果為不良時(shí)，將判定為不良的上 述輸出電路在進(jìn)行通常動(dòng)作時(shí)被輸入的輸入信號(hào)的輸入對(duì)象，從當(dāng)該輸出電路切換為上述 備用輸出電路。而且，上述顯示面板具備切換單元，該切換單元，在上述判定單元的判定結(jié) 果為不良時(shí)，作為驅(qū)動(dòng)當(dāng)該顯示面板的輸出信號(hào)，將來(lái)自上述被判定為不良的輸出電路的、 通過(guò)上述輸出緩沖器以及上述第2輸出端子所輸出的輸出信號(hào)，切換成來(lái)自備用輸出電路 的、通過(guò)上述備用輸出緩沖器以及上述第1輸出端子所輸出的輸出信號(hào)。并且，上述驅(qū)動(dòng)電 路中，作為比較單元，使用上述各輸出電路塊的運(yùn)算放大器，上述各輸出電路塊的運(yùn)算放大 器，根據(jù)上述控制裝置的切換控制，在進(jìn)行正常動(dòng)作時(shí)，向正極性輸入端子輸入來(lái)自上述各 輸出電路的輸出信號(hào)，同時(shí)向負(fù)極性輸入端子負(fù)反饋?zhàn)陨淼妮敵?，以此切換到上述輸出緩 沖器；在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，向正極性輸入端子輸入來(lái)自上述各輸出電路的輸出信 號(hào)，同時(shí)向負(fù)極性輸入端子輸入備用輸出電路的輸出信號(hào)，以此切換到上述比較單元。
優(yōu)選的，涉及本發(fā)明的顯示裝置具備顯示面板；多個(gè)輸出電路塊；1個(gè)備用輸出 電路塊；控制裝置；以及，自行修復(fù)裝置。其中，輸出電路塊包含控制裝置輸出用于驅(qū)動(dòng)上 述顯示面板的輸出信號(hào)的輸出電路；使用了對(duì)上述輸出電路的輸出信號(hào)進(jìn)行緩沖并將其輸 出給上述顯示面板的運(yùn)算放大器的輸出緩沖器；上述備用輸出電路塊包含可輸出用于驅(qū) 動(dòng)上述顯示面板的輸出信號(hào)的備用輸出電路；使用了能夠?qū)ι鲜鰝溆幂敵鲭娐返妮敵鲂盘?hào) 進(jìn)行緩沖并將其輸出給上述顯示面板的運(yùn)算放大器的備用輸出緩沖器。上述控制裝置，對(duì) 該驅(qū)動(dòng)電路的通常動(dòng)作和自行檢測(cè)修復(fù)動(dòng)作的切換進(jìn)行控制，當(dāng)進(jìn)行正常動(dòng)作時(shí)，將輸入 信號(hào)輸入到多個(gè)輸出電路中，當(dāng)進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將測(cè)試用第1輸入信號(hào)輸入到 上述多個(gè)輸出電路中，同時(shí)將測(cè)試用的第2輸入信號(hào)輸入到上述備用輸出電路中。上述自 行修復(fù)裝置，在由上述控制裝置進(jìn)行切換并使得驅(qū)動(dòng)電路進(jìn)行自行檢測(cè)修復(fù)動(dòng)作的期間， 對(duì)上述不良的多個(gè)驅(qū)動(dòng)電路進(jìn)行自行修復(fù)。該自行修復(fù)裝置，包含對(duì)輸出自上述各輸出 電路的輸出信號(hào)與輸出自上述備用輸出電路的輸出信號(hào)進(jìn)行比較的比較單元；基于上述比 較單元的比較結(jié)果，判定上述各輸出電路中是否存在不良的判定單元；在上述判定單元的 判定結(jié)果為不良時(shí)，作為驅(qū)動(dòng)該顯示面板的輸出信號(hào)，將上述被判定為不良的輸出電路所 輸出的輸出信號(hào)，切換成備用輸出電路所輸出的輸出信號(hào)的切換單元；在上述判定單元的 判定結(jié)果為不良時(shí)，將判定為不良的輸出電路進(jìn)行通常動(dòng)作時(shí)被輸入的輸入信號(hào)的輸入對(duì) 象，從該輸出電路切換為上述備用輸出電路的輸入切換單元。而且，作為上述比較單元使用的是上述各輸出電路塊的運(yùn)算放大器，上述各輸出電路塊的運(yùn)算放大器，根據(jù)上述控制裝 置的切換控制，在進(jìn)行通常動(dòng)作時(shí)，通過(guò)向正極性輸入端子輸入上述各輸出電路的輸出信 號(hào)的同時(shí)向負(fù)極性輸入端子負(fù)反饋?zhàn)陨淼妮敵?，以此切換到上述輸出緩沖器，在進(jìn)行自行 檢測(cè)修復(fù)動(dòng)作時(shí)，通過(guò)向正極性輸入端子輸入上述各輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性 輸入端子輸入備用輸出電路的輸出信號(hào)，以此切換到上述比較單元。另外，本發(fā)明的驅(qū)動(dòng)電路也可以采用以下的結(jié)構(gòu)。(第1結(jié)構(gòu))提供一種用于驅(qū)動(dòng)上述顯示裝置的驅(qū)動(dòng)電路，其具備連接于顯示裝置上的輸出 端子、包含能夠連接到上述輸出端子上的輸出電路的輸出電路塊、包含能夠連接到上述輸 出端子的備用輸出電路的備用輸出電路塊、以及，判定上述輸出電路的良與不良的判定單 元；該驅(qū)動(dòng)電路的特征在于還具備一切換電路，在上述判定部的判定結(jié)果為不良時(shí)，該切換 電路將連接于被判定為不良的上述輸出電路上的輸出端子，連接至對(duì)包括上述備用輸出電 路塊的輸出電路進(jìn)行移位后的輸出電路上，從而在上述輸出電路塊中使被判定為不良的上 述輸出電路變得無(wú)效。(第2結(jié)構(gòu))提供一種用于驅(qū)動(dòng)上述顯示裝置的驅(qū)動(dòng)電路，其具備根據(jù)移位寄存器所生成的 脈沖信號(hào)，依次獲取顯示用數(shù)據(jù)的多個(gè)取樣電路；分別連接于上述取樣電路上的顯示用輸 出電路；以及，判定上述輸出電路的良與不良的判定部；該驅(qū)動(dòng)電路的其特征在于還具備 一切換電路，在上述判定部的判定結(jié)果為不良時(shí)，該切換電路通過(guò)切換上述脈沖信號(hào)，使與 判定為不良的上述輸出電路相連的取樣電路變得無(wú)效，通過(guò)依次對(duì)上述多個(gè)取樣電路進(jìn)行 移位，使被判定為不良的上述輸出電路的數(shù)據(jù)取樣變得無(wú)效。(第3結(jié)構(gòu))在具有第1結(jié)構(gòu)或第2結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以構(gòu)成顯示像素的原色數(shù)為單位 的備用輸出電路，把包含被判定為不良的輸出電路的上述單位的輸出作為無(wú)效輸出，進(jìn)行 切換。(第4結(jié)構(gòu))在具有第3結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以3個(gè)輸出為單位的備用輸出電路，把包含被 判定為不良的輸出電路的3個(gè)輸出作為無(wú)效輸出，進(jìn)行切換。(第5結(jié)構(gòu))在具有第1結(jié)構(gòu)或第2結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備構(gòu)成顯示像素的顏色單位的整數(shù) 倍數(shù)所對(duì)應(yīng)的備用輸出電路，把包含被判定為不良的輸出電路的上述單位的整數(shù)倍的輸出 作為無(wú)效輸出，進(jìn)行切換。(第6結(jié)構(gòu))在具有第5結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以6個(gè)輸出為單位的備用輸出電路，把包含被 判定為不良的輸出電路的6個(gè)輸出作為無(wú)效輸出，進(jìn)行切換。(第7結(jié)構(gòu))具有第5結(jié)構(gòu)或第6結(jié)構(gòu)的驅(qū)動(dòng)電路進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)。(第8結(jié)構(gòu))提供一種用于驅(qū)動(dòng)上述顯示裝置的驅(qū)動(dòng)電路，其具備根據(jù)計(jì)數(shù)器和譯碼器所生成的脈沖信號(hào)，依次獲取顯示用數(shù)據(jù)的多個(gè)取樣電路；分別連接于上述取樣電路上的顯示 用輸出電路；判定上述輸出電路的良與不良的判定部；該驅(qū)動(dòng)電路其特征在于還具備一切 換電路，在上述判定部的判定結(jié)果為不良時(shí)，該切換電路通過(guò)切換上述脈沖信號(hào)，使與判定 為不良的上述輸出電路相連的取樣電路變得無(wú)效，通過(guò)依次對(duì)上述多個(gè)取樣電路進(jìn)行移 位，使被判定為不良的上述輸出電路的數(shù)據(jù)取樣變得無(wú)效。(第9結(jié)構(gòu))在具有第8結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以顯示像素的原色數(shù)為單位的備用輸出電 路，把包含被判定為不良的輸出電路的上述單位的輸出作為無(wú)效輸出，進(jìn)行切換。(第10 結(jié)構(gòu))在具有第9結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以3個(gè)輸出為單位的備用輸出電路，把包含被 判定為不良的輸出電路的3個(gè)輸出作為無(wú)效輸出，進(jìn)行切換。(第11 結(jié)構(gòu))在具有第8結(jié)構(gòu)驅(qū)動(dòng)電路中，具備構(gòu)成顯示像素的顏色單位的整數(shù)倍數(shù)的備用輸 出電路，把包含被判定為不良的輸出電路的上述單位的整數(shù)倍數(shù)輸出的作為無(wú)效，進(jìn)行切換。(第I2 結(jié)構(gòu))在具有第11結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以6個(gè)輸出為單位的備用輸出電路，把包含 被判定定為不良的輸出電路的6個(gè)輸出作為無(wú)效輸出，進(jìn)行切換。(第13 結(jié)構(gòu))具有第11結(jié)構(gòu)或第12結(jié)構(gòu)的驅(qū)動(dòng)電路進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)。(第14 結(jié)構(gòu))提供一種用于驅(qū)動(dòng)上述顯示裝置的驅(qū)動(dòng)電路，其具備按照時(shí)分方式獲取顯示數(shù) 據(jù)的取樣電路；逐次存儲(chǔ)用上述取樣電路所獲取的顯示數(shù)據(jù)的多個(gè)第1鎖存電路；取樣電 路按照時(shí)分方式獲取顯示數(shù)據(jù)后，接收轉(zhuǎn)送而來(lái)第1鎖存電路的顯示數(shù)據(jù)的多個(gè)第2鎖存 電路；連接于顯示裝置上的輸出端子；能夠連接于上述輸出端子上，并根據(jù)上述第2鎖存電 路的顯示數(shù)據(jù)進(jìn)行輸出的輸出電路群；能夠連接于輸出端子上的至少1個(gè)以上的備用輸出 電路；判定上述輸出電路的良好與否的判定單元；該驅(qū)動(dòng)電路還具備一切換電路，在上述 判定單元的判定結(jié)果為不良時(shí)，該切換電路將連接至被判定為不良的上述輸出電路上的輸 出端子，切換連接至對(duì)包括上述備用輸出電路塊的輸出電路進(jìn)行移位后的輸出電路上，使 上述輸出電路塊中的被判定為不良的上述輸出電路變得無(wú)效。(第15 結(jié)構(gòu))提供一種用于驅(qū)動(dòng)上述顯示裝置的驅(qū)動(dòng)電路，其具備按照時(shí)分方式獲取顯示數(shù) 據(jù)的取樣電路；逐次存儲(chǔ)上述取樣電路所獲取的顯示數(shù)據(jù)的多個(gè)第1鎖存電路；取樣電路 按照時(shí)分方式獲取顯示數(shù)據(jù)后，接收轉(zhuǎn)送而來(lái)的第1鎖存電路的顯示數(shù)據(jù)的多個(gè)第2鎖存 電路；連接于顯示裝置上的輸出端子；能夠連接于上述輸出端子上，并根據(jù)上述第2鎖存電 路以及第2鎖存電路的顯示數(shù)據(jù)進(jìn)行輸出的輸出電路塊群；包含能夠連接于輸出端子上的 備用輸出電路和備用第2鎖存電路的至少1個(gè)以上的備用輸出電路塊；判定上述輸出電路 的良好與否的判定單元；該驅(qū)動(dòng)電路還具備一切換電路，在上述判定單元的判定結(jié)果為不 良時(shí)，該切換電路將連接至被判定為不良的上述輸出電路的輸出端子，切換連接至對(duì)包括上述備用輸出電路塊的輸出電路進(jìn)行移位后的輸出電路上，使上述輸出電路塊群中的被判 定為不良的上述輸出電路變得無(wú)效。(第16 結(jié)構(gòu))在具有第14結(jié)構(gòu)或第15結(jié)構(gòu)所述的驅(qū)動(dòng)電路中，具備以構(gòu)成顯示像素的顏色單 位的備用輸出電路，把包含被判定為不良的輸出電路的上述單位的輸出作為無(wú)效輸出，及 進(jìn)行切換。(第17 結(jié)構(gòu))在具有第16結(jié)構(gòu)所述的驅(qū)動(dòng)電路中，具備以3個(gè)輸出為單位的備用輸出電路，把 包含被判定為不良的輸出電路的3個(gè)輸出作為無(wú)效輸出，進(jìn)行切換。(第18 結(jié)構(gòu))在具有第14結(jié)構(gòu)或第15結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備構(gòu)成顯示像素的顏色單位的整 數(shù)倍數(shù)的備用輸出電路，把包含被判定為不良的輸出電路的上述單位的整數(shù)倍數(shù)的輸出作 為無(wú)效輸出，進(jìn)行切換。(第I9 結(jié)構(gòu))在具有第18結(jié)構(gòu)的驅(qū)動(dòng)電路中，具備以6個(gè)輸出為單位的備用輸出電路，把包含 被判定定為不良的輸出電路的6個(gè)輸出作為無(wú)效輸出，進(jìn)行切換。(第20 結(jié)構(gòu))具有第18結(jié)構(gòu)或第19結(jié)構(gòu)的驅(qū)動(dòng)電路進(jìn)行點(diǎn)反轉(zhuǎn)驅(qū)動(dòng)。本發(fā)明并不限于上述各實(shí)施方式，可以根據(jù)權(quán)利要求所示的范圍進(jìn)行各種的變 化，適當(dāng)?shù)亟M合不同實(shí)施方式的技術(shù)手段而得到的實(shí)施方式也包含于本發(fā)明的技術(shù)范圍之 內(nèi)。涉及本發(fā)明的驅(qū)動(dòng)電路，具備與顯示面板相連的m(m為2以上的自然數(shù))個(gè)輸出 端子，以及包含輸出電路、輸出緩沖器并對(duì)應(yīng)每個(gè)所述輸出端子而設(shè)的m+1個(gè)輸出電路塊， 其中，所述輸出電路輸出用于驅(qū)動(dòng)所述顯示面板的輸出信號(hào)，所述輸出緩沖器使用了用于 緩沖所述輸出電路的輸出信號(hào)并將其輸出至所述各輸出端子上的運(yùn)算放大器；在所述輸出 電路塊中，第m+1個(gè)輸出電路塊是備用輸出電路塊，該備用輸出電路塊具備備用輸出電路 以及備用輸出緩沖器，其中，所述備用輸出電路輸出用于驅(qū)動(dòng)所述顯示面板的輸出信號(hào)，所 述備用輸出緩沖器使用了用于緩沖所述備用輸出電路的輸出信號(hào)并將其輸出至所述多個(gè) 輸出端子上的運(yùn)算放大器；該驅(qū)動(dòng)電路還包括控制裝置以及自行修復(fù)裝置；其中，所述控 制裝置，用于控制該驅(qū)動(dòng)電路的通常動(dòng)作與自行檢測(cè)修復(fù)動(dòng)作的切換，進(jìn)行通常動(dòng)作時(shí)，將 輸入信號(hào)輸入至所述多個(gè)輸出電路中，進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將測(cè)試用第1輸入信號(hào) 輸入至所述多個(gè)輸出電路中的同時(shí)，將測(cè)試用第2輸入信號(hào)輸入至所述備用輸出電路中； 所述自行修復(fù)裝置還包括比較單元、判定單元、連接切換單元以及選擇單元；其中，所述 比較單元，對(duì)來(lái)自所述各輸出電路的輸出信號(hào)與來(lái)自所述備用輸出電路的輸出信號(hào)進(jìn)行比 較；所述判定單元，基于所述比較單元的比較結(jié)果，判定所述各輸出電路中是否存在不良； 所述連接切換單元，在所述判定單元判定出所有的所述輸出電路良好的情況下，將第h個(gè) (h為m以下的自然數(shù))所述輸出電路連接到第h個(gè)所述輸出端子上，在所述判定單元判定 出第i個(gè)(i為m以下的自然數(shù))所述輸出電路不良的情況下，將第j個(gè)(j為i_l以下自 然數(shù))所述輸出電路連接到第j個(gè)所述輸出端子上的同時(shí)，將第k+Ι個(gè)(k為i以上m以下的自然數(shù))所述輸出電路連接到第k個(gè)所述輸出端子上；所述選擇單元，在所述判定單元 判定出所有的所述輸出電路良好的情況下，選擇第h個(gè)所述輸出電路并將其作為獲取對(duì)應(yīng) 于第h個(gè)所述輸出端子的所述輸入信號(hào)的輸出電路，在所述判定單元判定出第i個(gè)所述輸 出電路不良的情況下，選擇第j個(gè)所述輸出電路并將其作為獲取對(duì)應(yīng)于第j個(gè)所述輸出端 子的所述輸入信號(hào)的輸出電路，同時(shí)選擇第k+Ι個(gè)所述輸出電路并將其作為獲取對(duì)應(yīng)于第 k個(gè)所述輸出端子的所述輸入信號(hào)的輸出電路；作為所述比較單元使用所述輸出塊的運(yùn)算 放大器；所述各輸出電路塊的運(yùn)算放大器，根據(jù)所述控制裝置的切換控制，在進(jìn)行通常動(dòng)作 時(shí)，通過(guò)向正極輸入端子輸入來(lái)自所述各輸出電路的輸出信號(hào)的同時(shí)向負(fù)極輸入端子負(fù)反 饋來(lái)自自身的輸出，而切換到所述輸出緩沖器，在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，通過(guò)向正極輸 入端子輸入來(lái)自所述各輸出電路的輸出信號(hào)的同時(shí)向負(fù)極輸入端子輸入來(lái)自所述備用輸 出電路的輸出信號(hào)，而切換到所述比較單元。本發(fā)明的驅(qū)動(dòng)電路，具備判定各個(gè)輸出電路的良好與否的判定單元；而且，上述連 接切換單元，根據(jù)上述判定單元的判定結(jié)果，如上所述，切換各個(gè)輸出端子和各個(gè)輸出電路 的連接。即，本發(fā)明的驅(qū)動(dòng)電路，判定自身所具備的各個(gè)輸出電路的良好與否，在檢測(cè)出輸 出電路發(fā)生故障的情況下，進(jìn)行自行修復(fù)，換句話說(shuō)，不用人工修理，利用正常的輸出電路， 就能夠向各個(gè)輸出端子輸出圖像信號(hào)。因此，本發(fā)明的驅(qū)動(dòng)電路，在檢測(cè)出有缺陷的輸出電 路的情況下，進(jìn)行自行修復(fù)，從來(lái)進(jìn)一步減少連接輸出電路的接線。以上發(fā)明的詳細(xì)說(shuō)明中所述的具體實(shí)施方式
以及實(shí)施例，僅僅是為明確本發(fā)明的 技術(shù)內(nèi)容的示例，本發(fā)明的范圍不應(yīng)局限于上述具體例而進(jìn)行狹義的解釋，本領(lǐng)域技術(shù)人 員在不脫離本發(fā)明的精神和權(quán)利要求所示的范圍的情況下，可進(jìn)行各種變更而進(jìn)行實(shí)施。 另外，本說(shuō)明書中所示的數(shù)值范圍以外，只要是不違背本發(fā)明的宗旨的合理范圍，也視為包 含在本發(fā)明的范圍內(nèi)。(工業(yè)上的利用可能性)本發(fā)明提供的顯示裝置驅(qū)動(dòng)用集成電路，具備能夠自行檢測(cè)故障并進(jìn)行自行修復(fù) 的具體的結(jié)構(gòu)單元，從而更加容易地修復(fù)輸出電路的故障，該顯示裝置驅(qū)動(dòng)用集成電路以 及具備該驅(qū)動(dòng)電路的顯示裝置，尤其適用于大型的液晶顯示裝置、高清晰電視等中。
權(quán)利要求
一種驅(qū)動(dòng)電路，用于驅(qū)動(dòng)顯示面板，其特征在于包括與顯示面板相連的m個(gè)輸出端子，其中m為2以上的自然數(shù)，以及具備輸出電路、輸出緩沖器并對(duì)應(yīng)每個(gè)上述輸出端子而設(shè)的m+1個(gè)輸出電路塊，上述輸出電路輸出用于驅(qū)動(dòng)上述顯示面板的輸出信號(hào)，上述輸出緩沖器使用了用于緩沖上述輸出電路的輸出信號(hào)并將其輸出至上述各輸出端子上的運(yùn)算放大器，在上述輸出電路塊中，第m+1個(gè)輸出電路塊是備用輸出電路塊，該備用輸出電路塊具備備用輸出電路以及備用輸出緩沖器，其中，上述備用輸出電路輸出用于驅(qū)動(dòng)上述顯示面板的輸出信號(hào)，上述備用輸出緩沖器使用了用于緩沖上述備用輸出電路的輸出信號(hào)并將其輸出至上述多個(gè)輸出端子上的運(yùn)算放大器；該驅(qū)動(dòng)電路還包括控制裝置，用于控制該驅(qū)動(dòng)電路的通常動(dòng)作與自行檢測(cè)修復(fù)動(dòng)作的切換，當(dāng)進(jìn)行通常動(dòng)作時(shí)，將輸入信號(hào)輸入至上述多個(gè)輸出電路中，當(dāng)進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，將測(cè)試用第1輸入信號(hào)輸入至上述多個(gè)輸出電路中，同時(shí)將測(cè)試用第2輸入信號(hào)輸入至上述備用輸出電路中；自行修復(fù)裝置，在該驅(qū)動(dòng)電路被上述控制裝置切換成進(jìn)行上述自行檢測(cè)修復(fù)動(dòng)作的期間，對(duì)發(fā)生不良的該驅(qū)動(dòng)電路進(jìn)行自行修復(fù)；該自行修復(fù)裝置包括比較單元，對(duì)來(lái)自上述各輸出電路的輸出信號(hào)與來(lái)自上述備用輸出電路的輸出信號(hào)進(jìn)行比較，判定單元，基于上述比較單元的比較結(jié)果，判定上述各輸出電路中是否存在不良的電路，連接切換單元，在上述判定單元判定出所有的上述輸出電路良好的情況下，將第h個(gè)上述輸出電路連接到第h個(gè)上述輸出端子上，在上述判定單元判定出第i個(gè)上述輸出電路不良的情況下，將第j個(gè)上述輸出電路連接到第j個(gè)上述輸出端子上的同時(shí)，將第k+1個(gè)上述輸出電路連接到第k個(gè)上述輸出端子上，其中，h為m以下的自然數(shù)，i為m以下的自然數(shù)，j為i 1以下自然數(shù)，k為i以上m以下的自然數(shù)，選擇單元，在上述判定單元判定出所有的上述輸出電路良好的情況下，選擇第h個(gè)上述輸出電路并將其作為獲取對(duì)應(yīng)于第h個(gè)上述輸出端子的上述輸入信號(hào)的輸出電路，在上述判定單元判定出第i個(gè)上述輸出電路不良的情況下，選擇第j個(gè)上述輸出電路并將其作為獲取對(duì)應(yīng)于第j個(gè)上述輸出端子的上述輸入信號(hào)的輸出電路，同時(shí)選擇第k+1個(gè)上述輸出電路并將其作為獲取對(duì)應(yīng)于第k個(gè)上述輸出端子的上述輸入信號(hào)的輸出電路；作為上述比較單元使用上述輸出塊的運(yùn)算放大器，上述各輸出電路塊的運(yùn)算放大器，根據(jù)上述控制裝置的切換控制，在進(jìn)行通常動(dòng)作時(shí)，通過(guò)向正極性輸入端子輸入來(lái)自上述各輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子負(fù)反饋來(lái)自自身的輸出，而切換到上述輸出緩沖器，在進(jìn)行自行檢測(cè)修復(fù)動(dòng)作時(shí)，通過(guò)向正極性輸入端子輸入來(lái)自上述各輸出電路的輸出信號(hào)的同時(shí)向負(fù)極性輸入端子輸入來(lái)自上述備用輸出電路的輸出信號(hào)，而切換到上述比較單元。
2.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于該驅(qū)動(dòng)電路還包括分別與上述各輸出電路相連接的m+1個(gè)鎖存電路，該些鎖存電路用 于鎖存上述輸出電路所獲取的上述輸入信號(hào)；上述選擇單元是移位寄存器，該移位寄存器具備與上述各鎖存電路相連接的m+1個(gè)端 子，并輸出用于選擇對(duì)上述輸入信號(hào)進(jìn)行鎖存的鎖存電路的選擇信號(hào)；上述移位寄存器，在上述判定單元判定出所有的上述輸出電路良好的情況下，選擇第h 個(gè)上述鎖存電路并將其作為鎖存對(duì)應(yīng)于第h個(gè)上述輸出端子的上述輸入信號(hào)的鎖存電路， 在上述判定單元判定出第i個(gè)上述輸出電路不良的情況下，選擇第j個(gè)上述鎖存電路并將 其作為鎖存對(duì)應(yīng)于第j個(gè)上述輸出端子的上述輸入信號(hào)的鎖存電路，同時(shí)選擇第k+Ι個(gè)上 述鎖存電路并將其作為鎖存對(duì)應(yīng)于第k個(gè)上述輸出端子的上述輸入信號(hào)的鎖存電路。
3.根據(jù)權(quán)利要求2所述的驅(qū)動(dòng)電路，其特征在于上述各輸出端子由個(gè)數(shù)與上述顯示面板所具備的顯示像素的原色數(shù)相同的多個(gè)子輸 出端子所構(gòu)成；上述各輸出電路由個(gè)數(shù)與上述原色數(shù)相同的多個(gè)子輸出電路所構(gòu)成； 上述判定單元，在判定出構(gòu)成上述各輸出電路的上述多個(gè)子輸出電路中的至少任意一 個(gè)子輸出電路不良的情況下，判定該輸出電路不良。
4.根據(jù)權(quán)利要求3所述的驅(qū)動(dòng)電路，其特征在于 上述原色數(shù)為3。
5.根據(jù)權(quán)利要求2所述的驅(qū)動(dòng)電路，其特征在于上述各輸出端子由個(gè)數(shù)與上述顯示面板所具備的顯示像素的原色數(shù)的自然數(shù)倍數(shù)相 同的多個(gè)子輸出端子所構(gòu)成；上述各鎖存電路由個(gè)數(shù)與上述原色數(shù)的自然數(shù)倍數(shù)相同的多個(gè)子鎖存電路所構(gòu)成； 上述各輸出電路由個(gè)數(shù)與上述原色數(shù)的自然數(shù)倍數(shù)相同的多個(gè)子輸出電路所構(gòu)成； 上述判定單元，在判定出構(gòu)成上述各輸出電路的上述多個(gè)子輸出電路中的至少任意一 個(gè)子輸出電路不良的情況下，判定該輸出電路不良。
6.根據(jù)權(quán)利要求5所述的驅(qū)動(dòng)電路，其特征在于 上述原色數(shù)為3，且上述自然數(shù)為2。
7.根據(jù)權(quán)利要求5或6所述的驅(qū)動(dòng)電路，其特征在于上述選擇單元具備以上述原色數(shù)為單位與上述各子輸出電路相連接的多個(gè)連接端子；上述多個(gè)子輸出電路是以上述原色數(shù)為單位與上述多個(gè)連接端子中的任意一個(gè)連接 端子相連接的電路。
8.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于該驅(qū)動(dòng)電路還包括分別與上述各輸出電路相連接的m+1個(gè)鎖存電路，該些鎖存電路用 于鎖存上述輸出電路所獲取的上述輸入信號(hào)；上述選擇單元是指示電路，該指示電路具備用于與上述各鎖存電路相連接的m個(gè)端 子，通過(guò)切換該m個(gè)端子與上述鎖存電路的連接來(lái)選擇鎖存上述輸入信號(hào)的鎖存電路；上述指示電路，在上述判定單元判定出所有的上述輸出電路良好的情況下，選擇第h 個(gè)上述鎖存電路并將其作為鎖存對(duì)應(yīng)于第h個(gè)上述輸出端子的上述輸入信號(hào)的鎖存電路， 在上述判定單元判定出第i個(gè)上述輸出電路不良的情況下，選擇第j個(gè)上述鎖存電路并將 其作為鎖存對(duì)應(yīng)于第j個(gè)上述輸出端子的上述輸入信號(hào)的鎖存電路，同時(shí)選擇第k+Ι個(gè)上 述鎖存電路并將其作為鎖存對(duì)應(yīng)于第k個(gè)上述輸出端子的上述輸入信號(hào)的鎖存電路。
9.根據(jù)權(quán)利要求8所述的驅(qū)動(dòng)電路，其特征在于上述各輸出端子由個(gè)數(shù)與上述顯示面板所具備的顯示像素的原色數(shù)相同的多個(gè)子輸 出端子所構(gòu)成；上述各鎖存電路由個(gè)數(shù)與上述原色數(shù)相同的多個(gè)子鎖存電路所構(gòu)成； 上述各輸出電路由個(gè)數(shù)與上述原色數(shù)相同的多個(gè)子輸出電路所構(gòu)成； 上述判定單元，在判定出構(gòu)成上述各輸出電路的上述多個(gè)子輸出端子中的至少任意一 個(gè)為不良的情況下，判定該輸出電路不良。
10.根據(jù)權(quán)利要求9所述的驅(qū)動(dòng)電路，其特征在于 上述原色數(shù)為3。
11.根據(jù)權(quán)利要求8所述的驅(qū)動(dòng)電路，其特征在于上述各輸出端子由個(gè)數(shù)與上述顯示面板所具備的顯示像素的原色數(shù)的整數(shù)倍數(shù)相同 的多個(gè)子輸出端子所構(gòu)成；上述各鎖存電路由個(gè)數(shù)與上述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子鎖存電路所構(gòu)成； 上述各輸出電路由個(gè)數(shù)與上述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子輸出電路所構(gòu)成； 上述判定單元，在判定出構(gòu)成上述各輸出電路的上述多個(gè)子輸出電路中的至少任意一 個(gè)子輸出電路不良的情況下，判定該輸出電路不良。
12.根據(jù)權(quán)利要求11所述的驅(qū)動(dòng)電路，其特征在于 上述原色數(shù)為3，且上述整數(shù)為2。
13.根據(jù)權(quán)利要求11或12所述的驅(qū)動(dòng)電路，其特征在于上述選擇單元具備以上述原色數(shù)為單位與上述各子鎖存電路相連接的多個(gè)連接端子；上述多個(gè)子鎖存電路是以上述原色數(shù)為單位與上述多個(gè)連接端子中的任意一個(gè)連接 端子相連接的電路。
14.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于 該驅(qū)動(dòng)電路還包括m個(gè)鎖存電路以及m個(gè)保持電路，其中，上述m個(gè)鎖存電路，獲取與上述各輸出端子相對(duì)應(yīng)的上述輸入信號(hào)； 上述m個(gè)保持電路分別與上述各鎖存電路相連接，在所有的上述鎖存電路獲取上述輸 入信號(hào)后，上述保持電路將來(lái)自上述鎖存電路的上述輸入信號(hào)輸出至上述輸出電路中；上述選擇單元，在上述判定單元判定出所有的上述輸出電路良好的情況下，將第h個(gè) 上述保持電路連接到上述第h個(gè)輸出電路上，在上述判定單元判定出第i個(gè)上述輸出電路 不良的情況下，將第j個(gè)上述保持電路連接到上述第j個(gè)輸出電路上的同時(shí)，將第k個(gè)上述 保持電路連接到第k+Ι個(gè)上述輸出電路上。
15.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于 該驅(qū)動(dòng)電路還包括m個(gè)鎖存電路以及m+1個(gè)保持電路，其中，上述m個(gè)鎖存電路，獲取與上述各輸出端子相對(duì)應(yīng)的上述輸入信號(hào)； 上述m+1個(gè)保持電路分別與上述各輸出電路相連接，在所有的上述鎖存電路獲取上述 輸入信號(hào)后，上述保持電路將來(lái)自上述鎖存電路的上述輸入信號(hào)輸出至上述輸出電路中；上述選擇單元，在上述判定單元判定出所有的上述輸出電路良好的情況下，將第h個(gè) 上述鎖存電路連接到上述第h個(gè)保持電路上，在上述判定單元判定出第i個(gè)上述輸出電路不良的情況下，將第j個(gè)上述鎖存電路連接到上述第j個(gè)保持電路上的同時(shí)，將第k個(gè)上述 鎖存電路連接到第k+Ι個(gè)上述保持電路上。
16.根據(jù)權(quán)利要求14或15所述的驅(qū)動(dòng)電路，其特征在于上述各輸出端子由個(gè)數(shù)與上述顯示面板所具備的顯示像素的原色數(shù)相同的多個(gè)子輸 出端子所構(gòu)成；上述各輸出電路由個(gè)數(shù)與上述原色數(shù)相同的多個(gè)子輸出電路所構(gòu)成； 上述各鎖存電路由個(gè)數(shù)與上述原色數(shù)相同的多個(gè)子鎖存電路所構(gòu)成； 上述各保持電路由個(gè)數(shù)與上述原色數(shù)相同的多個(gè)子保持電路所構(gòu)成； 上述判定單元，在判定出構(gòu)成上述各輸出電路的上述多個(gè)子輸出電路中的至少任意一 個(gè)子輸出電路不良的情況下，判定該輸出電路不良。
17.根據(jù)權(quán)利要求16所述的驅(qū)動(dòng)電路，其特征在于 上述原色數(shù)為3。
18.根據(jù)權(quán)利要求14或15所述的驅(qū)動(dòng)電路，其特征在于上述各輸出端子由個(gè)數(shù)與上述顯示面板所具備的顯示像素的原色數(shù)的整數(shù)倍數(shù)相同 的多個(gè)子輸出端子所構(gòu)成；上述各鎖存電路由個(gè)數(shù)與上述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子鎖存電路所構(gòu)成； 上述各保持電路由個(gè)數(shù)與上述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子保持電路所構(gòu)成； 上述各輸出電路由個(gè)數(shù)與上述原色數(shù)的整數(shù)倍數(shù)相同的多個(gè)子輸出電路所構(gòu)成； 上述判定單元，在判定出構(gòu)成上述各輸出電路的上述多個(gè)子輸出電路中的至少任意一 個(gè)子輸出電路不良的情況下，判定該輸出電路不良。
19.根據(jù)權(quán)利要求18所述的驅(qū)動(dòng)電路，其特征在于 上述原色數(shù)為3，且上述整數(shù)為2。
20.根據(jù)權(quán)利要求18或19所述的驅(qū)動(dòng)電路，其特征在于上述選擇單元具備以上述原色數(shù)為單位與上述各子鎖存電路相連接的多個(gè)連接端子；上述多個(gè)子鎖存電路是以上述原色數(shù)為單位與上述多個(gè)連接端子中的任意一個(gè)連接 端子相連接的電路。
21.—種顯示裝置，其包括權(quán)利要求1至20中任意一項(xiàng)所述的驅(qū)動(dòng)電路。
全文摘要
本發(fā)明的驅(qū)動(dòng)電路(10)具備分別包含輸出端子(OUT1～OUT18)和輸出電路(11_1～11_19)的19個(gè)圖像信號(hào)輸出部；判定各個(gè)圖像信號(hào)輸出部的良好與否的判定部；根據(jù)上述判定部的判定結(jié)果切換上述輸出端子和上述圖像信號(hào)輸出部的連接的開關(guān)(SWB1～SWB18)；在上述判定部判定出第i個(gè)(i為m以下的自然數(shù))上述圖像信號(hào)輸出電路為不良的情況下，開關(guān)(SWB1～SWB18)將第j個(gè)(j為i-1以下自然數(shù))上述圖像信號(hào)輸出電路連接到第j個(gè)上述輸出端子上的同時(shí)，將第k+1個(gè)(k為i以上m以下的自然數(shù))上述圖像信號(hào)輸出電路連接到第k個(gè)上述輸出端子上。由此，本發(fā)明提供在檢測(cè)出有缺陷的圖像信號(hào)輸出部的情況下能進(jìn)行自行修復(fù)，并能進(jìn)一步簡(jiǎn)化連接到圖像信號(hào)輸出部的接線的驅(qū)動(dòng)電路。
文檔編號(hào)G01R31/316GK101960511SQ200980106858
公開日2011年1月26日 申請(qǐng)日期2009年2月5日 優(yōu)先權(quán)日2008年2月28日
發(fā)明者中谷好博, 安西伸介, 松井裕文, 森雅美, 渡部利男, 細(xì)川浩一, 藤野宏晃 申請(qǐng)人:夏普株式會(huì)社