專利名稱：一種高頻段的多通道dds信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及多頻或頻率捷變的高頻雷達(dá)信號(hào)源技術(shù)領(lǐng)域，特別是涉及一種高頻
段的多通道DDS信號(hào)發(fā)生器。
背景技術(shù)：
頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，在通信、雷達(dá)、電子對(duì)抗、導(dǎo)航、遙 感、儀器儀表等許多領(lǐng)域得到廣泛的應(yīng)用。直接數(shù)字式頻率合成(DDS)技術(shù)是從相位概 念出發(fā)，由不同的相位給出不同的電壓幅度，即相位一幅度變換，最后濾波，平滑輸出 所需的頻率，直接合成所需波形的一種頻率合成技術(shù)。但有時(shí)候，我們希望信號(hào)源的輸 出頻率捷變，頻段范圍盡量寬，并且能夠?qū)崿F(xiàn)多通道信號(hào)輸出，這對(duì)于多通道系統(tǒng)(例 如現(xiàn)代雷達(dá)系統(tǒng))是很重要的，并且對(duì)于同步性能要求高的設(shè)備，必須滿足同步各通道所 需要的設(shè)計(jì)要求。對(duì)于傳統(tǒng)的信號(hào)發(fā)生器，輸出頻率較低，并且通道單一，沒有實(shí)現(xiàn)多頻 信號(hào)的合成，對(duì)于高頻多通道系統(tǒng),傳統(tǒng)信號(hào)發(fā)生器顯然是不可行的。 發(fā)明內(nèi)容
本實(shí)用新型針對(duì)上述問題，提供一種高頻段的多通道DDS信號(hào)發(fā)生器。這種多通道 DDS信號(hào)發(fā)生器中有多個(gè)通道，每個(gè)通道的頻率、相位和幅度都獨(dú)立地控制，多個(gè)獨(dú)立數(shù) 控單頻信號(hào)加權(quán)疊加，得到一路含多種頻率成分的新的合成信號(hào)，它也可實(shí)時(shí)數(shù)控。同 時(shí)，采用數(shù)字系統(tǒng)實(shí)現(xiàn)，可實(shí)現(xiàn)較高頻段輸出，除了具有多個(gè)獨(dú)立的DDS通道之外，由 于所有通道共享一個(gè)公共的系統(tǒng)時(shí)鐘Fc(全局時(shí)鐘)，它們具有固有的同步性,從而無需以 前的同步多個(gè)器件的設(shè)計(jì)要求，可以很容易地實(shí)現(xiàn)多個(gè)通道的同步，這對(duì)于同步性能要 求高的設(shè)備是很有幫助。
本實(shí)用新型提供的技術(shù)方案是
一種高頻段的多通道DDS信號(hào)發(fā)生器，它包括上位機(jī)軟件控制、LXI接口電路、控制 模塊、多通道DDS系統(tǒng)、加法器所組成。所述上位機(jī)軟件控制、LXI接口電路、控制模塊 依次雙向電連接；所述控制模塊的輸出端連接各通道DDS系統(tǒng)輸入端，各通道DDS系統(tǒng) 的輸出端即連接加法器的輸入端又可以單獨(dú)輸出正弦波信號(hào)；所述加法器輸出多頻信號(hào)。
上述控制模塊由雙口 RAM、 12路控制字復(fù)用器和使能選擇模塊組成，其中使能選 擇模塊輸出端連接12路控制字復(fù)用器的輸入端，12路控制字復(fù)用器與雙口 RAM雙向電 連接。
上述的多通道DDS系統(tǒng)由相位累加器、波形存儲(chǔ)器、乘法器、D/A轉(zhuǎn)換器、低通濾波
器組成，它們依次電連接。
本實(shí)用新型工作原理是由上位機(jī)軟件系統(tǒng)完成多通道DDS信號(hào)發(fā)生器的控制字處 理，然后將信號(hào)通過高速網(wǎng)絡(luò)總線接入LXI接口電路，LXI接口電路將控制字以及命令字 信號(hào)通過控制模塊傳送給多通道DDS信號(hào)發(fā)生器，在控制模塊中可對(duì)各個(gè)通道進(jìn)行使能選 擇，選擇要輸出信號(hào)的通道，然后將頻率控制字，相位控制字，幅度控制字和命令字傳
3遞給所選擇通道進(jìn)行處理；在各個(gè)獨(dú)立通道系統(tǒng)中，相位累加器完成相位累加輸出相位 碼，然后傳遞給波形存儲(chǔ)器進(jìn)行相位和幅度的轉(zhuǎn)換，波形存儲(chǔ)器輸出值與乘法器相乘， 作用是可以對(duì)輸出幅度值進(jìn)行限幅控制，乘法器輸出數(shù)字信號(hào)送入16位D/A芯片中進(jìn)行數(shù) 模轉(zhuǎn)換，輸出模擬信號(hào)再接入低通濾波器，低通濾波以后輸出平滑正弦波信號(hào)；另一路 信號(hào)為各個(gè)通道獨(dú)立數(shù)控單頻信號(hào)加權(quán)疊加所得，截取高16位給D/A芯片進(jìn)行數(shù)模轉(zhuǎn)換， 輸出值經(jīng)過低通濾波得到含多種頻率合成的多頻信號(hào)。
上述的相位累加器，是用來實(shí)現(xiàn)線性數(shù)字信號(hào)的逐級(jí)累加，信號(hào)范圍從o加到累加器 的滿偏值。相位累加器由N位加法器與N位寄存器級(jí)聯(lián)構(gòu)成，每來一個(gè)時(shí)鐘脈沖，加法器 將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù) 輸入端。寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端， 以使加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣，相位累加器在時(shí)鐘 的作用下，進(jìn)行相位累加，當(dāng)相位累加器累加到滿量時(shí)，就會(huì)產(chǎn)生一次溢出，完成一個(gè) 周期性的動(dòng)作。
上述的波形存儲(chǔ)器，主要完成信號(hào)的相位序列到幅度序列的轉(zhuǎn)化。從理論上講，波 形存儲(chǔ)器可以存儲(chǔ)具有周期性的任意波形，在實(shí)際應(yīng)用中，以正弦波最具有代表性，也 應(yīng)用最廣。用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址，進(jìn)行波形的相位一幅 值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。N位的波形存儲(chǔ)器ROM相當(dāng)于 把0": 36(T的正弦信號(hào)離散成具有2"個(gè)樣值的序列，若波形存儲(chǔ)器ROM有D位數(shù)據(jù)位，則 2"個(gè)樣值的幅值以D位二進(jìn)制數(shù)值固化在R0M中，按照地址的不同可以輸出相應(yīng)相位的正 弦信號(hào)的幅值。
上述的D/A轉(zhuǎn)換器采用MAX5875專用芯片，MAX5875是先進(jìn)的16位、200Msps、雙路數(shù) 模轉(zhuǎn)換器(DAC)，該DAC能夠滿足無線基站及其它通信領(lǐng)域信號(hào)合成應(yīng)用的要求，具有極 高的動(dòng)態(tài)性能。
上述的低通濾波器，對(duì)D/A輸出的階梯波進(jìn)行頻譜分析，除主頻,外，還存在分布在 義，2,…，兩邊土,處的非諧波分量，幅值包絡(luò)為辛格函數(shù)，因此為了取出主頻,，必 須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為《/2的低通濾波器。
上述的多通道DDS信號(hào)發(fā)生器，信號(hào)發(fā)生器輸出為多路通道，其中每路通道為獨(dú)立正 弦波信號(hào)，其頻率、相位和幅度可獨(dú)立數(shù)控，另一通道為多路通道信號(hào)的加權(quán)疊加，加 權(quán)值也可實(shí)時(shí)數(shù)控，其輸出信號(hào)為含多種頻率成分的多頻信號(hào)。
本實(shí)用新型的特點(diǎn)是
1. 本實(shí)用新型采用DDS技術(shù)，頻率分辨率高，輸出頻點(diǎn)多，頻率切換速度快，切換時(shí) 相位連續(xù)，全數(shù)字化實(shí)現(xiàn)，輸出30MHz高頻信號(hào)，輸出頻段范圍寬。
2. 本實(shí)用新型使用多個(gè)通道，可以得到單頻正弦波信號(hào)也可得到含多種頻率成分的 多頻信號(hào)，非常適用于多通道系統(tǒng)，使用全局時(shí)鐘網(wǎng)絡(luò)易實(shí)現(xiàn)多個(gè)通道之間的同 步。
3. 本實(shí)用新型使用LXI接口與上位機(jī)相連，LXI模件提供一種高速網(wǎng)絡(luò)接入方式，并 配有10/100 Base-T型以太網(wǎng)卡接口，所以可以實(shí)現(xiàn)信號(hào)發(fā)生器的遠(yuǎn)程網(wǎng)絡(luò)控制。 另外，多個(gè)該實(shí)用新型可以級(jí)聯(lián)，基于網(wǎng)絡(luò)的控制方式，可以使每個(gè)DDS系統(tǒng)的工 作狀態(tài)同步刷新。以下結(jié)合附圖
和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說明。 圖l是本實(shí)用新型的組成框圖。 圖2是獨(dú)立DDS通道組成框圖。 圖3是相位累加器和波形存儲(chǔ)器組成框圖。 圖4是LXI接口電路組成框圖。 圖5是控制模塊組成框圖。 圖6是雙口RAM結(jié)構(gòu)示意圖。
具體實(shí)施方式

以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的描述。
參見圖l， 一種高頻段的多通道DDS信號(hào)發(fā)生器，包括上位機(jī)軟件控制、LXI接口電 路、控制模塊，、四個(gè)通道DDS系統(tǒng)、 一個(gè)加法器所組成，其中上位機(jī)軟件控制、LXI接 口電路、控制模塊依次雙向電連接，控制模塊的輸出端連接四個(gè)獨(dú)立通道DDS系統(tǒng)輸入 端，四個(gè)獨(dú)立通道DDS系統(tǒng)的輸出端即連接加法器的輸入端又可以單獨(dú)輸出正弦波信號(hào)， 而通過加法器可以輸出含四種頻率成分的多頻信號(hào)。上位機(jī)軟件系統(tǒng)對(duì)信號(hào)發(fā)生器進(jìn)行 軟件編程，將頻率控制字，相位控制字，幅度控制字和命令字通過高速LXI接口電路傳 遞給信號(hào)發(fā)生器的控制模塊；由于有四路獨(dú)立數(shù)控DDS通道和一路合成多頻信號(hào)通道， 系統(tǒng)控制模塊具有使能選擇和控制字處理功能，控制模塊將上位機(jī)提供的頻率控制字， 相位控制字，幅度控制字和命令字賦給所使能選擇的通道，從而可得到4個(gè)不同頻率的 單頻正弦信號(hào)以及含多種頻率成分的多頻信號(hào)。
參見圖2，本實(shí)用新型中的獨(dú)立DDS通道，包括相位累加器，波形存儲(chǔ)器，乘法器， D/A轉(zhuǎn)換器，低通濾波器。系統(tǒng)采用全局時(shí)鐘Fc (系統(tǒng)日寸l中f俞入)，控制字輸入給相位 累加器，進(jìn)行相位累加，相位累加值輸入波形存儲(chǔ)器，在波形存儲(chǔ)器中進(jìn)行相位幅度轉(zhuǎn) 換，輸出幅度碼，幅度碼與乘法器相乘限幅，輸出幅度值序列，幅度值信號(hào)輸入D/A轉(zhuǎn)換 器進(jìn)行數(shù)模轉(zhuǎn)換，輸出模擬信號(hào)，模擬信號(hào)經(jīng)過低通濾波器平滑輸出一定頻率的正弦信 號(hào)。D/A轉(zhuǎn)換器采用MAX5875專用芯片。
參見圖3，相位累加器由N位加法器與N位寄存器級(jí)聯(lián)構(gòu)成，每來一個(gè)時(shí)鐘脈沖，加法 器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù) 據(jù)輸入端。寄存器采用全局時(shí)鐘Fc，將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的相位數(shù)據(jù)反 饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這 樣，相位累加器在時(shí)鐘的作用下，進(jìn)行相位累加，當(dāng)相位累加器累加到滿量時(shí)，就會(huì)產(chǎn) 生一次溢出，完成一個(gè)周期性的動(dòng)作；波形存儲(chǔ)器主要完成相位幅度轉(zhuǎn)換功能，輸入為 相位量化序列，輸出為正弦幅度量化序列。
參見圖4，本實(shí)用新型的LXI高速網(wǎng)絡(luò)接口，由臺(tái)灣聯(lián)杰國際生產(chǎn)的以太網(wǎng)控制器 DM9161、 ATMEL公司ARM9系列芯片AT91RM9200以及IDT公司的高速雙口RAM(讀寫存儲(chǔ)器)芯 片IDT7027L20PF所構(gòu)成。其中AT91RM9200是LXI接口電路的控制核心。 一方面它能夠高速 讀寫雙口RAM中的數(shù)據(jù)；另一方面，它與以太網(wǎng)控制器函9161之間的擴(kuò)展十分容易，使得 整個(gè)LXI接口電路穩(wěn)定可靠。由于是網(wǎng)絡(luò)接口，可以連接網(wǎng)線，從而可以實(shí)現(xiàn)信號(hào)發(fā)生器 的遠(yuǎn)程控制。
5參見圖5，系統(tǒng)控制模塊由雙口RAM、 12路控制字復(fù)用器和使能選擇模塊組成。雙口 RAM完成數(shù)據(jù)收發(fā)，將接收來的數(shù)據(jù)緩存，并將數(shù)據(jù)輸出到12路頻率、相位和幅度控制字 復(fù)用器，通過使能選擇模塊，在復(fù)用器中選擇所需DDS通道，然后將復(fù)用器中的數(shù)據(jù)輸出 到所選DDS通道的數(shù)據(jù)寄存器。數(shù)據(jù)寄存器中的數(shù)據(jù)傳給DDS通道，就可產(chǎn)生所需頻率的 信號(hào)。
參見圖6， FPGA(現(xiàn)場(chǎng)可編程門陣列)與LXI高速網(wǎng)絡(luò)接口連接，為了進(jìn)一步提高數(shù)據(jù) 傳輸?shù)姆€(wěn)定性和通用性，將雙口RAM劃分為兩個(gè)緩沖區(qū)發(fā)送和接收緩沖區(qū)。接收緩沖區(qū) 用于暫時(shí)存放由上位機(jī)網(wǎng)絡(luò)傳輸而來，并傳向信號(hào)發(fā)生器的數(shù)據(jù)；發(fā)送緩沖區(qū)用于暫時(shí) 存放由信號(hào)發(fā)生器傳輸而來，并要通過LXI接口電路以及網(wǎng)絡(luò)傳向上位機(jī)的數(shù)據(jù)。16位數(shù) 據(jù)線以及10位地址線與FPGA連接，完成數(shù)據(jù)傳輸和地址控制,雙口RAM兩邊端口都可讀寫。
本實(shí)用新型的主要參數(shù)指標(biāo)FPGA系統(tǒng)時(shí)鐘Fc^lOOMHz，設(shè)計(jì)最大頻率輸出為30MHz， 相位累加器位數(shù)N-32位，頻率控制字位數(shù)&32位，相位控制字位數(shù)1^12位，波形存儲(chǔ)器 的地址位數(shù)M二10位(采用1/4 ROM表壓縮技術(shù)，等效存儲(chǔ)4096個(gè)采樣點(diǎn))，數(shù)據(jù)長度D二 16位，幅度控制字位數(shù)A二8位，頻率分辨率Fc/2W=0.02328HZ (最小輸出頻率，頻率 控制字l)。無雜散動(dòng)態(tài)范圍(SFDR)約72dBc。
權(quán)利要求1、一種高頻段的多通道DDS信號(hào)發(fā)生器，其特征在于它包括上位機(jī)軟件控制、LXI接口電路、控制模塊、多通道DDS系統(tǒng)、加法器所組成，所述上位機(jī)軟件控制、LXI接口電路、控制模塊依次雙向電連接；所述控制模塊的輸出端連接各通道DDS系統(tǒng)輸入端，各通道DDS系統(tǒng)的輸出端即連接加法器的輸入端又可以單獨(dú)輸出正弦波信號(hào)；所述加法器輸出多頻信號(hào)。
2、 根據(jù)權(quán)利要求1所述的一種高頻段的多通道DDS信號(hào)發(fā)生器，其特征在于所述 控制模塊由雙口 RAM、 12路控制字復(fù)用器和使能選擇模塊組成，其中使能選擇模塊輸 出端連接12路控制字復(fù)用器的輸入端，12路控制字復(fù)用器與雙口 RAM雙向電連接。
3、 根據(jù)權(quán)利要求1所述的一種高頻段的多通道DDS信號(hào)發(fā)生器，其特征在于所述 的多通道DDS系統(tǒng)由相位累加器、波形存儲(chǔ)器、乘法器、IVA轉(zhuǎn)換器、低通濾波器組成， 它們依次電連接。
專利摘要本實(shí)用新型公開了一種用于高頻波段的多通道DDS信號(hào)發(fā)生器，它由上位機(jī)軟件控制、LXI接口電路、控制模塊、多通道DDS系統(tǒng)、加法器所組成。這種多通道DDS信號(hào)發(fā)生器輸出為多路通道，其中每路通道為獨(dú)立正弦波信號(hào)，其頻率、相位和幅度可獨(dú)立數(shù)控，另一通道為多路通道信號(hào)的加權(quán)疊加，加權(quán)值也可實(shí)時(shí)數(shù)控，其輸出信號(hào)為含多種頻率成分的多頻信號(hào)。本實(shí)用新型頻率分辨率高，輸出頻點(diǎn)多，頻率切換速度快，能輸出30MHz高頻信號(hào)，使用全局時(shí)鐘網(wǎng)絡(luò)，實(shí)現(xiàn)多個(gè)通道之間的同步，使用LXI接口與上位機(jī)相連，實(shí)現(xiàn)信號(hào)發(fā)生器的遠(yuǎn)程網(wǎng)絡(luò)控制。本實(shí)用新型可用于多頻或頻率捷變的高頻雷達(dá)發(fā)射機(jī)信號(hào)源部分，實(shí)現(xiàn)不同頻率信號(hào)的產(chǎn)生。
文檔編號(hào)G01S7/00GK201266240SQ20082019142
公開日2009年7月1日 申請(qǐng)日期2008年10月14日 優(yōu)先權(quán)日2008年10月14日
發(fā)明者鵬 徐, 航 阮, 陳澤宗 申請(qǐng)人:武漢大學(xué)