專利名稱：Ic芯片封裝件、對包含在所述芯片封裝件內(nèi)的芯片的進行功能測試的測試設備及界面的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路(ic)芯片封裝件、測試該ic芯片 通訊的特定界面。本發(fā)明尤其涉及一種在將集成電^各組裝成芯片封裝件后，沒計用于進^亍IC芯片功能性測試的通訊界面。
技術(shù)背景在提供給消費者之前，通常將集成電路芯片(IC芯片)形成在 集成電路芯片封裝件中，并設置在印刷電路板(PCB)上。其中， 該芯片功能的電訪問(電存耳又，electrical access)是通過在將4妻觸 焊盤(pad)設置在芯片上，并將這些焊盤粘接在布線基板(布線 ^N"底，wiring substrate)的重新分布層(再分布層)中所完成的， 即通過粘接層安裝在芯片上。為了保護芯片，它還-皮一種例如用塑{牛內(nèi)部的芯片電訪問的大尺寸4妻觸。最近對于印刷電路板上的芯片和芯片封裝件的高密度要求促 進了芯片級封裝的發(fā)展。這意味著板上的芯片封裝件與該芯片區(qū)域 的尺寸大致相符。因此，已經(jīng)開始從以前的TSOP技術(shù)向球柵陣列 (ball-grid-array )配置轉(zhuǎn)變，其中各組接觸件被設置在布線基板的 下方而不是其邊緣的位置。每個球狀接觸件都與設置在該印刷電路 板上的對應焊盤相連接。每個球通過其直徑來限定芯片封裝件底側(cè) 和該印刷電路板之間的距離。因為在芯片封裝件的邊緣處沒有TSOP布線，可以將臨近的芯片封裝件盡量彼此靠近放置。在后端技術(shù)期間所進行的處理是一種在安裝在板上的集成電 路芯片的功能測試。這種測試通過特定的測試設備尤其是自動測試 設備(ATE)進4亍。通常，測試凄丈據(jù)和指令數(shù)據(jù);陂傳輸?shù)叫酒庋b 件中的芯片，對這些數(shù)據(jù)開始進行要求的測試才喿作并從該芯片中獲 取這些操作的結(jié)果。這些應獲取的測試數(shù)據(jù)可以包括，例如內(nèi)建自我測試的結(jié)果、 制造商標識(vendor ID )等。測試序列也可以包含用于測試目的的 不同的內(nèi)部芯片電壓，以與預定規(guī)格進行比較。為了將這些數(shù)據(jù)傳 送到芯片并從芯片中獲耳又過程凄t據(jù)，必須對所封裝的芯片進行電訪問。通常這是通過接觸芯片封裝件的任意一側(cè)的前端TSOP布線， 或者通過接觸設置在印刷電路板上的特定悍盤來完成，該印刷電路設備的接觸則通過電極的方式完成，其可以出于大量生產(chǎn)的目的而 以自動化^l喿作的方式移動。如上所述，板上的芯片封裝件的密度增加以及將多數(shù)芯片封裝 件進一步堆疊的發(fā)展，目前對于該測試設備而言，已經(jīng)造成了如何 對封裝件中的芯片進行電訪問的問題。額外的引腳——或球腳(ball)-對于同時的標準化球柵陣列布圖來說是十分昂貴的，而且PCB板也沒有為這些額外的引腳準備布線。因此，本發(fā)明的一個目標是改善測試設備的電極的電訪問，以 進行被封裝并安裝在印刷電路板上的集成電路芯片的功能測試。
本發(fā)明的另 一個目標是降低向芯片封裝件提供電訪問的成本。 本發(fā)明的另一個目的是為了測試目的而通過繼續(xù)努力對電路及其布線集成，以節(jié)省PCB上的芯片封裝件的占用面積(footprint),使其盡可能小。發(fā)明內(nèi)容本發(fā)明的目的是通過集成電路芯片封裝件得以解決的，其包括 具有核心邏輯(core logic )以及用于對芯片電路和/或所述核心邏輯 進4亍功能測i式的測i式i方問端口 ( test access port )的集成電^各芯片、 用于保護所述芯片的外殼、用于才是供對所述核心邏輯和所述測試訪 問端口的電訪問的布線基4反，其中4是供至少一個電盤(電焊盤， electric pad)作為所述布線基板表面上的電容器電極，該電盤與測 試訪問端口電連接，并被設置成與外部測試設備的電盤相結(jié)合而形 成電容器，用來以電容耦合的方式在測試設備和所述芯片的測試訪 問端口之間傳送信號。該目的進一步通過用于進^亍集成電^各芯片的功能測i式的界面 得以解決，包括至少第一電盤和與該第一電盤相結(jié)合的驅(qū)動器電 路、第二電盤和與該第二電盤相結(jié)合的接收器電路，其中兩個電盤 被設置成當彼此靠近時就會形成電容器，兩個電盤中 一個一皮i殳置在 集成電路芯片封裝件的布線基板表面上，兩個電盤中的另 一 個被設 置在設計用于進行集成電i 各芯片功能測試的測試i殳備上。根據(jù)本發(fā)明，測試設備與芯片封裝件中的集成電路芯片之間的 通訊是通過電容耦合的方式完成的。相應的界面是通過形成盤 (pad)或更精確地說是電盤(作為在界面兩側(cè)即在通訊雙方之間 的電容器電極)而構(gòu)建的。
在芯片封裝件的那側(cè)上，電盤優(yōu)選形成于布線基板上。已經(jīng)發(fā)現(xiàn)大多數(shù)BGA芯片封裝件(BGA:球沖冊陣列)在位于該芯片封裝 件的下方靠近邊緣處，即在其底部側(cè)仍有未使用過的表面區(qū)域。當 芯片封裝件被安裝在PCB上時，該表面區(qū)域朝向PCB。因此，當 電極試圖接觸根據(jù)一般技術(shù)應用到封裝上的額外引腳時，此空間體 積是無法進入的。然而，集成在該布線基板上的電盤不會以任何小空間體積的形 式消庫C,并無需強枳4成壓力t尤可以通過電才及進4亍"i方問(access )。本 發(fā)明對存儲器元件是特別有利的，其中存儲模塊用存儲芯片封裝件 密集地封裝。在這種情況下，使用電極對接觸件引腳或布線訪問的 傳統(tǒng)方法嚴重受到這種密集封裝的影響?；谂c上述說明同樣的理由，本發(fā)明對于具有球柵陣列的芯片 封裝件也是特別有利的，但是本發(fā)明并不局限于這種情況。進行一 般芯片功能和進行功能測試的差異，對于不同模式的電訪問而言則 更加突出，例如通過球狀引腳的直接電接觸對比通過電盤(其形成 電容器電極)，該電盤提供所希望的電容耦合。在該布線基板中形成的電盤或由測試設備的電極形成的電盤 或甚至二者都可以被i殳置一層電介質(zhì)材料，以形成電容器電介質(zhì)。 任何能夠達到要求的電容器特性(即介電常數(shù)和/或厚度)的合適材 泮十老卩可以4吏用。提供直接訪問芯片的核心模塊(即沒有電容耦合)的類似的接觸另 一種特征，分別為驅(qū)動器電路或接收器電路。通過電容界面?zhèn)魉偷?信號受到諸如寄生電容的各種影響，出于這個目的包含驅(qū)動器電路 或接收器電路以便在傳輸后精確還原該信號。 根據(jù)本發(fā)明的一個具體實施方式
，驅(qū)動器電^各含有一個反相器(倒相器，inverter),并且該4妄收器電^各含有一個第一反相器和一 個第二反相器，該第二反相器將來自第 一反相器的信號輸出反饋至 其相應的信號輸入。為實現(xiàn)這樣的接收器電路，通過電容界面?zhèn)魉?的信號達到某一信號水平，其可以在4艮長一段時間內(nèi)保持恒定直到 發(fā)生凄t字4言號的下一次沿4爭變(邊纟彖4爭變，edge transition )。正如權(quán)利要求中所提供的，該目標可以進一步通過用于進行集 成電路芯片的功能測試的測試設備和進行該集成電路芯片的功能 測i式的方法而纟尋以角罕決。參考特定的具體實施方式
并與附圖相結(jié)合，會使本發(fā)明更加清楚。


圖1為具有60個球腳的FBGA-封裝件布線基板的投影布局圖。圖2為作為實例具有布線基寺反邊纟彖上的四個電盤的、84個J求扭p 的FBGA-封裝以及測試設備的兩個示意性繪出的電極的投影布局。圖3為安裝在PCB上、具有電盤的FBGA-芯片封裝件的側(cè)視圖。圖4為舉例說明根據(jù)本發(fā)明的JTAG-界面的簡圖。圖5為舉例說明根據(jù)本發(fā)明的用于進行邊界掃描測試的JTAG-界面的簡圖。圖6為根據(jù)本發(fā)明的驅(qū)動器電路和接收器電路的具體實施方式
。
具體實施方式
為了舉例i兌明本發(fā)明的思想，圖1示出了具有60個3求腳的 FBGA-芯片封裝件，或更明確地-說在布線基4反表面的沖殳影布局。 該圖示也可以被認為是芯片封裝件底部透視圖。球狀電4妄觸件20 形成一種附著在該布線基板10表面上的微間距球柵陣列(FBGA ) 22。該芯片封裝件的尺寸為10.5mmxlOmm。每個3求狀4妻觸件的直 徑大約為0.4 - 0.5mm。本文中所述的FBGA 22 7于應于存4諸芯片的 芯片封裝件，尤其是對應于動態(tài)隨機存取存儲器(動態(tài)隨機訪問存 儲器，DRAM)的芯片。在表面上分布有很多，例如60個球狀接觸件，其中每個球狀 4妻觸件都可以用來通過連4妻線(4建合線，bonding wires)沖是供遍布種情況下，存儲控制器通過球狀接觸件20與存儲芯片的核心邏輯 通ifl。在這種情況下，該4亥心邏輯f^表其存j諸單元區(qū)i或(memory cell field)及其外圍。由于有很多數(shù)據(jù)線將存儲控制器與存儲芯片相連接，消耗了球 柵陣列22上的大量區(qū)域。盡管如此，該規(guī)則的陣列結(jié)構(gòu)在布線基 板表面10的邊緣處剩下一些閑置未使用的區(qū)域30。根據(jù)本發(fā)明， 在布線基々反10上的這一區(qū)域30用于容納電盤32，圖2中示出了四 個容納區(qū)i或的情況。為了說明目的，圖2示出了一種具有84個球狀接觸件20的 FBGA-芯片封裝件1。與數(shù)據(jù)線將球狀接觸件20和存儲芯片相連4妻 類似，電盤32也通過重新分布層的布線與存^f諸芯片相連4妻電連接-或至少是根據(jù)該電路為可連接。如同84個球狀接觸件20提供至存儲芯片的核心邏輯的84條數(shù)據(jù)線，四個電盤32提供四條數(shù)據(jù) 線至測試電路或存儲芯片的測試訪問端口 。
每個電盤32都形成電容器的一個電極。彼此的電容器電極通 過電盤34 (其例如形成在自動測試設備(ATE )的臂40上)提供。 為了提供測試界面，可移動的臂40將電盤34移動以使其接近電盤 32，以z使圖2中所示的四個實例的每個中的兩個電盤32和34形成 電容器?？梢酝ㄟ^電容耦合的方式在兩個電盤中將信號輸入至ATE 和從ATE #T出。圖2中清楚地示出，僅利用四個(或五個)電盤，由測試設備 提供電盤34與由芯片封裝件1所提供電盤32的水平對齊并不是關(guān)圖3示出了圖2中示出的芯片封裝件的側(cè)視圖。芯片封裝件1 包4舌通過i求狀電4妻觸件20安裝于PCB 18上的集成電^各芯片14。集 成電路芯片14由塑料外殼包覆，并通過粘接層(其在圖3中并未 示出)粘4姿于布線基一反10和12上。連4妄線17將金屬線和形成在 集成電^各芯片14上的焊盤與在布線基^反14的重新分布層中形成的 數(shù)據(jù)線(未示出)相連接。那些連接該測試電路與具有電盤32的 集成電路芯片14的測試訪問端口的數(shù)據(jù)線，則相似地遍布于布線 14、 12的重新分布層中。當芯片14的功能測試將要進行時，ATE的臂40就進入介于芯 片封裝件1與PCB 18之間的小體積空間36，以使電盤32和34之 間接近。如圖3所示，由于相鄰的芯片封裝件1非常接近該芯片封 裝件1,臂40不必像圖3中所示的一樣從縱向邊緣進入小體積空間 36。也可以/人4黃向側(cè)面進入空間體積36。由于該空間體積對應于i求 狀接觸件的直徑，因此其大約為0.5mm,而將臂40與該完整模塊 (complete module )垂直i也4青確》于齊則是最基本的。
所需的電容器特性可以如圖3所示，通過提供一種電介質(zhì)材料33作為電盤32上的薄層來實現(xiàn)。電介質(zhì)材料層33的厚度以及其介 電常數(shù)可以根據(jù)電容測試界面的需要或要求適當選擇。圖4描繪了提供ATE與集成電路芯片14之間通訊的電容測試 界面。本文中實施的電容測試界面對應于JTAG邊界掃描體系結(jié)構(gòu)， 其為具有IEEE編號1149的聯(lián)合測試4亍動小組(Joint Test Action Group (JTAG))所編寫的標準。該標準定義了 4或5引腳的系列 協(xié)議，以訪問并獲取在印刷電路板上和/或芯片封裝件上進行的測試 功能。根據(jù)此標準，在ATE —側(cè)的驅(qū)動器傳輸時鐘信號CLK、輸入 數(shù)據(jù)信號TDI和使能/測試模式選々,信號(enable/test mode select signal) TMS。每個信號都具有其本身的凄t據(jù)布線，并因而具有其 本身的電容器電壓，即電盤。當電盤34與在芯片封裝件l的布線 基板IO、 12中形成的電盤32相靠近時，對應的信號就通過電容耦 合的方式傳送到設置在芯片封裝件1的一側(cè)上的每個接收器中。該 4妄收器可以形成在布線基寺反10、 12或在芯片14中。根據(jù)使能/TMS信號是否能夠結(jié)合額外的測試復位信號(測試 重i殳4言號，test reset signal ( TRST ))或該信號是否具有其本身的翁: 據(jù)線，第四或第五凄t據(jù)線4丸行輸出測試^:據(jù)的^:據(jù)獲耳又。該凄t據(jù)線 由芯片14 一側(cè)上的驅(qū)動器所驅(qū)動。該信號通過電盤32、 34傳輸至 ATE —側(cè)的接收器。集成電路芯片14的接收器和驅(qū)動器由測試訪 問端口 TAP所控制。TAP控制在DRAM芯片14上進行的測試。圖5示出了分別為進行核心邏輯CL或DRAM芯片陣列14功 能測試的邊界掃描測試操作的工作原理。通過使能和時鐘信號 (enable and clock signal) TMS、 CLK (或用于測試復^立的TRST ) 對測試序列進行初始化，位于TAP的特定指令寄存器中的指令便運 行以便處理連續(xù)包含于邊界單元50中的數(shù)據(jù)。其中，這些數(shù)據(jù)的 處理由或通過引腳52或通過核心邏輯CL的訪問來進^f亍。最終處理過的凄t悟隨后通過IU居線TDO以由電盤32、 34所形 成的界面的電容耦合的方式，傳送回自動測試設備(ATE)。為了i兌 明不同的訪問才莫式，圖5還在右手邊示出了引腳52與^求狀4妄觸件 20的連接，提供其中形成有布線焊盤19的PCB 18的連接。圖6示出了一種電容器測試界面的實施例。通過反相器61形 成驅(qū)動器60。接收器65包括反相器63和反々貴回路上用以延長接收 器一側(cè)的信號水平延遲的另一個反相器64。因此，該信號水平保持 到數(shù)字信號(其為了測試目的而被傳遞)的下一沿轉(zhuǎn)變達到接收器一側(cè)。圖6中所示的界面可以通過芯片封裝件一側(cè)的4妻收器和ATE 一側(cè)的驅(qū)動器以及互補配置來實現(xiàn)。對于芯片封裝件而言，也可以 使接收器，或分別地驅(qū)動器，設置在芯片上的，而電盤則形成在布 線基板上。其中，兩個電盤與接收器或與驅(qū)動器之間相互通過遍布 在該布線基板的重新分布層上的導電線^各(conductive trace) 4皮此 電連4妄。雖然本發(fā)明已經(jīng)在說明書中基于附圖進行了說明，但是要強調(diào) 的是本發(fā)明并不限于附圖中描述的具體實施方式
。本發(fā)明也同樣包 括與在本文中出現(xiàn)的具體實施方式
不同，但包括在權(quán)利要求的范圍 內(nèi)的書f生的具體實施方式
。
主要元件符號說明1 IC芯片封裝件 14 芯片 17 連接線19 PCB內(nèi)的導電線^各22王求4冊陣列 (BGA)30 沿著布線基板表面邊緣的區(qū)域 為電盤保留的)32 電盤(芯片封裝件)34 電盤(ATE,測試i殳備)36 由芯片封裝件和印刷電路板包圍的空間體積40 測試i殳備的臂 42 ATE50 用于邊界掃4苗測試的邊界單元52 用于對芯片進行電訪問的引腳 60 驅(qū)動器61 驅(qū)動器的反相器63 接收器的第一反相器64 接收器的第二反饋反相器 65 一妻收器1610、12 布線基板16 外殼18 印刷電^各板 (PCB)20 ^M冊陣列的引肚p(到目前為止未使用過的， 33電盤上的電介質(zhì)層
權(quán)利要求
1.集成電路芯片封裝件(1)，包括-集成電路芯片(14)，具有核心邏輯(CL)和用于進行芯片電路和/或所述核心邏輯的功能測試的測試訪問端口(TAP)；-用于保護所述芯片(14)的外殼(16)；-布線基板(12)，用于提供對所述核心邏輯(CL)和所述測試訪問端口(TAP)的電訪問，其中提供至少一個電盤(32)作為在所述布線基板(12)表面上的電容器電極，其與所述測試訪問端口(TAP)電連接并被設置成與外部測試設備(42)的外部電盤(34)相結(jié)合而形成電容器，用于以電容耦合的方式在所述測試設備(42)與所述芯片的所述測試訪問端口(TAP)之間傳輸信號。
2. 根據(jù)權(quán)利要求1所述的芯片封裝件(1 )，進一步包括用于將所 述芯片電路和所述核心邏輯(CL)與印刷電路板電連接的球 狀電接觸件(20)的組(22),其中所述電4妻觸件(20)的組(22 )形成5求^冊陣列，所述球一冊陣列與所述至少一個電盤(32 ) 一起一皮設置在所述布線基澤反(12)的所述表面上。
3. 根據(jù)權(quán)利要求2所述的芯片封裝件(1 ),其中設置所述球狀電 接觸件(20 )的組(22 )以覆蓋所述布線基板(12 )表面的內(nèi) 側(cè)部分，并沿著所述布線基一反(12)的一邊纟彖i殳置所述至少一 個電盤(32)以覆蓋所述表面的外側(cè)部分(30)，以侵j是供用 于測試設備(42)的外部電盤(34)對所述芯片封裝件(1 ) 的電盤(32)的訪問，其中所述芯片封裝件(1) #皮_沒計為安 裝在印刷電^^板(18)上。
4. 根據(jù)權(quán)利要求1至3任一項所述的芯片封裝件(1 )，進一步包 括接收器電路(65),其與在所述布線基板(32)上形成的 至少一個所述電盤(32 )相連接，用以接收通過電容耦合的方式從外部電盤(34)傳遞至所述電盤(32)的信號并將該信號 轉(zhuǎn)換為所述測試訪問端口 (TAP)可以4企測并處理的信號。
5. 根據(jù)權(quán)利要求1至4任一項所述的芯片封裝件(1 ),進一步包 括驅(qū)動器電^各(60),其與在所述布線基纟反上形成的至少一 個所述電盤(32 )相連接，用以利用從所述測試訪問端口 ( TAP ) 傳遞到所述電盤(32)上的信號來驅(qū)動在所述布線基板(12) 的表面上形成的所述電盤(32)，以^更通過電容耦合的方式朝 向外部電盤(34)傳輸所述信號。
6. 根據(jù)權(quán)利要求4或5任一項所述的芯片封裝件(1 ),其中所述接收器電路(65)包括第一反相器(63)和第二反 相器(64)，所述第二反相器(64)被設置在反饋回路中，使 得從所述第 一反相器(63 )中輸出的信號通過第二反相器(64 ) 得以逆轉(zhuǎn)，并被反饋回所述第一反相器(63 )的輸入中，所述 第一反相器的所述輸入進一步與所述電盤(32)電連接。
7. 根據(jù)權(quán)利要求5所述的芯片封裝件(1 ),其中所述驅(qū)動器電3各包括反相器(61)。
8. 根據(jù)權(quán)利要求1至7任一項所述的芯片封裝件(1 )，其中在所述布線基板的所述表面上<又才是供一個電盤(32)，所 述一個電盤被電連接到驅(qū)動器電路和接收器電路二者之中，并 被設置成分別依次接收時鐘信號(CLK)、測試數(shù)據(jù)輸入信號 (TDI)和測試才莫式選4爭信號(TMS)并通過電容耦合的方式 對測試凄t據(jù)輸出信號(TDO)進4亍傳豐敘。
9. 根據(jù)權(quán)利要求1至7任一項所述的芯片封裝件(1 ),包括四個 電盤，其中三個電盤被設置成通過電容耦合的方式分別接收每 個時鐘信號(CLK)、測試數(shù)據(jù)輸入信號(TDI)和測試沖莫式 選4奪信號(TMS),而且其中一個電盤一皮i殳置成對測試^:據(jù)輸 出信號(TDO)進行傳輸。
10. 根據(jù)權(quán)利要求1至9任一項所述的芯片封裝件(1 ),其中設置 成與所述電盤(32)電連接的所述測試訪問端口 (TAP)也—皮 設置成對所述芯片和/或所述核心邏輯(CL)的電i 各的邊界掃 描測試進^"控制。
11. 根據(jù)權(quán)利要求1至IO任一項所述的芯片封裝件(1 )，其中所 述至少一個電盤(32)被電介質(zhì)材料層(33)所覆蓋，以提供 電容器電介質(zhì)。
12. —種用于進^亍集成電^各芯片(14)功能測試的界面，包4舌至少第一電盤(34)和與所述第一電盤(34)相結(jié)合的驅(qū)動 器電路(60);第二電盤(32)和與所述第二電盤(32)相結(jié)合的接收 器電i 各(65),其中兩個電盤(32、 34)被設置成當彼此靠近時形成電 容器，兩個電盤中的一個(32 ),皮設置在集成電路芯片封裝件 (1 )的布線基板(12)表面上，所述兩個電盤(32、 34)中 的另 一個(34 )被設置在測試設備(42 )上，所述測試設備被 設計成進行集成電路芯片的所述功能測試。
13. —種用于進行集成電路芯片(14)的功能測試的測試設備(42), 其形成根據(jù)權(quán)利要求1至11任一項所述的芯片封裝件(1 )的 組成部分，包括至少一個具有電盤(34)的電極，其中所迷電 盤(34)通過所述電盤(34)與在所述芯片封裝件(1)的布 線基板(12)表面上所形成的另一個電盤(32)電容耦合的方 式，與用于將測試數(shù)據(jù)信號(TDI)傳輸至芯片的驅(qū)動器電路(60)相結(jié)合和/或與用于^v所述芯片(14)接收測試凄t據(jù)信 號(TDO)的"t妻收器電^各(65)相結(jié)合，并且與在所述芯片 上的測試訪問端口 (TAP)電連才妻。
14. 根據(jù)權(quán)利要求13所述的測試設備，進一步具有一組四個或五 個電盤(34)以便進行所述集成電路芯片(14)的邊界掃描測試。
15. —種進行集成電路芯片功能測試的方法，所述芯片被封裝在根 據(jù)權(quán)利要求1至11任一項所述的集成電路芯片封裝件(1 )中， 并用才艮據(jù)一又利要求13-14任一項所述的測試設備(42 )安裝在 印刷電路板(18)上，包括下列步驟向所述測試設備(42)提供具有所述芯片封裝件(1 )的 印刷電絲4反(18 );使所述測試設備(42)的至少一個電盤(34)接近所述 芯片封裝件(1)相應的電盤(32);在所述電盤(32、 34)之間通過電容耦合的方式將輸入 測試數(shù)據(jù)信號(TDI)輸入到所述芯片封裝件(1 )中； 對包含在所述芯片封裝件(1)中的集成電路芯片(14) 進行功能測試，并獲得響應于所述輸入測試數(shù)據(jù)的輸出測試數(shù) 據(jù)(TDO);通過所述電盤(32、 34)之間的電容耦合的方式，將從 所述集成電路芯片(14)中獲得的所述輸出測試數(shù)據(jù)(TDO) 輸出至所述測試設備(42 );將所述測試i殳備(42)的所述電盤(34)分別/人所述芯 片封裝件(1)的所述電盤(32)移開；根據(jù)所述輸出測試數(shù)據(jù)(TDO)拒絕或接收所述集成電 i洛芯片(14)。
全文摘要
本發(fā)明提供了一種用于被設計成進行芯片的功能測試的介于集成電路芯片的測試訪問端口和測試設備之間的界面。該界面包括在芯片和測試設備兩側(cè)上的電盤。該電盤被設置成當測試數(shù)據(jù)信號輸入到其中一個電盤中時，以電容耦合的方式進行相互作用。優(yōu)選地，取決于數(shù)據(jù)流的方向兩個電盤與接收器連接或者與驅(qū)動器連接。與芯片一側(cè)相關(guān)的電盤可以被設置在芯片封裝件的布線基板中，尤其是沿著基板的邊緣部分，該邊緣部分圍繞著形成有球柵陣列的基板內(nèi)側(cè)部分。本發(fā)明在應用于測試已經(jīng)密集地封裝了IC封裝件的DRAM模塊時變得特別有利。其中，球柵陣列的電訪問無法簡單完成。根據(jù)本發(fā)明，迄今為止在布線基板上未使用的空間可以被用于容納電盤，該電盤在測試過程中形成電容器電極。
文檔編號G01R31/3185GK101166986SQ200580049286
公開日2008年4月23日 申請日期2005年4月15日 優(yōu)先權(quán)日2005年4月15日
發(fā)明者拉爾法·許耐德爾, 約爾格·法拉斯, 馬爾金·吉內(nèi)特 申請人:奇夢達股份公司