專利名稱：檢測電容變化的方法和集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢測電容變化(capacitance variation)的方法和集成電路(IC)，特別是涉及一種能夠使用兩個(gè)時(shí)分頻率檢測電容變化的方法和IC，從而提高檢測電容變化的靈敏度。
背景技術(shù)：
現(xiàn)有技術(shù)中檢測電容變化的集成電路實(shí)施為將根據(jù)電容變化而改變的檢測頻率的改變與參考頻率相比較，并且在作為比較結(jié)果的差值高于預(yù)定值時(shí)輸出檢測頻率。由于產(chǎn)生檢測頻率的頻率發(fā)生器的充電/放電控制單元的時(shí)間延遲部件，不能完全與電容變化成比例地產(chǎn)生檢測頻率。因此在檢測到相對較小的電容變化時(shí)會(huì)產(chǎn)生大量的誤差。
圖1是描述現(xiàn)有技術(shù)中單頻率發(fā)生器的電路。參考圖1，目標(biāo)電容安裝在用于檢測電容變化的集成電路(IC)的輸入單元中，從而目標(biāo)電容的電容變化可以被檢測到。在進(jìn)行檢測之前，假定目標(biāo)電容的電容值表示為Cs，對目標(biāo)電容進(jìn)行充電/放電的恒定電流表示為Is，輸入單元的布線產(chǎn)生的寄生電容表示為Cp，并且充電/放電控制單元的時(shí)間延遲表示為td，其中時(shí)間延遲td包括施密特觸發(fā)器(Schmitt trigger)SCHMITT_A，反相器INV_1A，PMOS晶體管PM1～PM3以及NMOS晶體管NM1～NM3的開關(guān)延遲分量。時(shí)間(周期)Ta表示當(dāng)目標(biāo)電容開始充電直到其正極電平(positive lead level)達(dá)到施密特觸發(fā)器SCHMIT_A的輸入電平Vth(Vth＝Vb-Va)所耗費(fèi)的時(shí)間，并且表示為下式1/fa=Ta=td+2Vth(Cs+Cp)Is---(1)]]>在安裝于輸入單元中的目標(biāo)電容的電容值Cs改變?yōu)镃s+Cx的情況下，時(shí)間(周期)Ta’表示當(dāng)目標(biāo)電容開始充電直到其正極電平達(dá)到Vth所耗費(fèi)的時(shí)間，并且表示為下式1/fa′=Ta′=td+2Vth(Cs+Cp+Cx)Is---(2)]]>因此，周期的改變表示為下式Ta′-TaTa=Cx(Cs+Cp)+(Is/2Vth)·th---(3)]]>通過上述方程，除非對于電容變化Cx的充電/放電控制單元的時(shí)間延遲td變得足夠小，否則對于電容變化Cx的檢測頻率fa的變化變得很小從而其靈敏精度降低。特別地，如果檢測頻率增加以防止外部噪聲，現(xiàn)有技術(shù)的設(shè)備會(huì)在很大程度上受到時(shí)間延遲td的分量的影響。
因此，由于充電/放電控制單元的時(shí)間延遲分量，現(xiàn)有技術(shù)的IC的缺點(diǎn)是，隨電容值變化的檢測頻率的變化相對較小，從而不能檢測到很小的電容值變化。

發(fā)明內(nèi)容
因此，本發(fā)明著眼于上述問題而提出，并且本發(fā)明的一個(gè)目標(biāo)是提供一種檢測電容變化的方法，能夠使充電/放電控制單元的時(shí)間延遲部件的影響最小化，并且提高電容變化的測量精度，并且IC也是如此。
根據(jù)本發(fā)明一個(gè)方面，上述和其他目標(biāo)可以通過提供一種檢測電容變化的方法而實(shí)現(xiàn)，所述方法包括步驟產(chǎn)生對于電容變化的檢測頻率(fa)和滯后于檢測頻率(fa)k倍的檢測頻率(fb)，其中所述檢測頻率(fa和fb)基于時(shí)分格式；計(jì)算所述檢測頻率(fa和fb)以產(chǎn)生差分頻率(fd)；計(jì)算所述差分頻率的變化率；將所述差分頻率的變化率與預(yù)定檢測電平相比較，并且如果所述差分頻率的變化率高于所述檢測電平則輸出表明電容變化的信號。
優(yōu)選地，計(jì)算所述差分頻率的變化率可以包括步驟產(chǎn)生參考頻率(fr(t))，表示為下式，fr(t)＝fr(t-1)+m-n，如果fd(t)-fd(t-1)＞m；fr(t)＝fr(t-1)+g，如果0≤fd(t)-fd(t-1)≤m；以及fr(t)＝fr(t-1)+h，如果fd(t)-fd(t-1)＜0，其中t和t-1分別表示當(dāng)前周期和前一個(gè)周期，m≥1，0＜n＜m，g≥1，h≥1，以及g＞h；以及計(jì)算所述差分頻率的變化率(fr(t)-fd(t))/fr(t)。
根據(jù)本發(fā)明另一個(gè)方面，提供了一種檢測電容變化的集成電路(IC)，包括雙頻率發(fā)生單元，用于產(chǎn)生對于目標(biāo)電容的電容變化的檢測頻率(fa)和滯后于檢測頻率(fa)k倍的檢測頻率(fb)，其中所述檢測頻率(fa和fb)基于時(shí)分格式；差分頻率運(yùn)算單元，用于計(jì)算所述檢測頻率(fa和fb)以產(chǎn)生差分頻率(fd)；差分頻率變化率計(jì)算單元，用于計(jì)算所述差分頻率的變化率；檢測電平輸入單元，用于輸入預(yù)定檢測電平；比較器，用于將所述差分頻率的變化率與輸入到所述檢測電平輸入單元的檢測電平相比較；以及輸出單元，用于當(dāng)所述比較器中的所述差分頻率的變化率高于所述檢測電平時(shí)將其高電平轉(zhuǎn)換為低電平并且輸出所述低電平信號。
優(yōu)選地，所述差分頻率變化率計(jì)算單元可以包括參考頻率產(chǎn)生單元，用于產(chǎn)生參考頻率(fr(t))，該參考頻率表示為下式，fr(t)＝fr(t-1)+m-n，如果fd(t)-fd(t-1)＞m；fr(t)＝fr(t-1)+g，如果0≤fd(t)-fd(t-1)≤m；以及fr(t)＝fr(t-1)+h，如果fd(t)-fd(t-1)＜0，其中t和t-1分別表示當(dāng)前周期和前一個(gè)周期，m≥1，0＜n＜m，g≥1，h≥1，以及g＞h；以及計(jì)算單元，其用于計(jì)算所述差分頻率的變化率(fr(t)-fd(t))/fr(t)。
優(yōu)選地，所述集成電路(IC)可以進(jìn)一步包括參考頻率保持單元，用于保持依賴于時(shí)間的參考頻率(fr(t))，所述參考頻率產(chǎn)生于參考頻率產(chǎn)生單元。
優(yōu)選地，所述參考頻率保持單元可以包括電阻，從而參考頻率(fr(t))的保持時(shí)間依賴于所述電阻的阻值而確定。
優(yōu)選地，所述輸出單元可以包括積分器，用于對從所述比較器輸出的比較結(jié)果進(jìn)行積分。
優(yōu)選地，所述檢測電平輸入單元可以包括單個(gè)外部引腳，內(nèi)部參考時(shí)鐘、電流源和外部電容(Cd)可以連接到該引腳，從而外部電容(Cd)可以由所述電流源充電；其中所述檢測電平輸入單元測量所述外部電容(Cd)的電壓達(dá)到預(yù)定參考電壓(Vth)的時(shí)間并且根據(jù)基于所測量時(shí)間確定的編碼而選擇檢測電平，從而通過單個(gè)引腳輸入多個(gè)檢測電平。
優(yōu)選地，所述集成電路(IC)可以進(jìn)一步包括雙頻率調(diào)制器(DFM)單元，使得當(dāng)所述差分頻率的變化率大于或小于所述檢測電平時(shí)，所述雙頻率發(fā)生單元在預(yù)定時(shí)間內(nèi)增加所述檢測頻率(fa)的發(fā)生周期(occurrence period)。
優(yōu)選地，所述集成電路(IC)可以進(jìn)一步包括使能信號輸入/輸出單元，其配置為在從外部輸入高電壓時(shí)處于使能狀態(tài)并且在輸入低電壓時(shí)處于等待狀態(tài)，其中所述使能信號輸入/輸出單元自身產(chǎn)生低電平信號而不從外部輸入低電平信號，并且輸出所述低電平信號到外部以在DFM工作期間與相鄰元件進(jìn)行通信。
優(yōu)選地，所述雙頻率發(fā)生單元被大量配置，來生成對多個(gè)目標(biāo)電容的檢測頻率(fa和fb)，并且數(shù)量與所述雙頻率發(fā)生單元的數(shù)量相同的使能信號輸入/輸出單元安裝在其上。
優(yōu)選地，所述目標(biāo)電容串聯(lián)或并聯(lián)的連接到靈敏度調(diào)節(jié)電容，同時(shí)連接到所述雙頻率發(fā)生單元。


本發(fā)明的上述和其他目標(biāo)、特征以及其他優(yōu)點(diǎn)可以通過結(jié)合下面的附圖的詳細(xì)描述而更清楚地理解，其中圖1是描述現(xiàn)有技術(shù)的單頻率發(fā)生器的電路；圖2是根據(jù)本發(fā)明第一實(shí)施例描述檢測電容變化的IC的示意框圖；圖3是圖2中IC的雙頻率發(fā)生器110的電路圖和描述其操作的波形圖；圖4是圖2中IC的雙頻率發(fā)生器110的詳細(xì)電路圖和描述其操作的波形圖；圖5是顯示描述圖2中充電/再充電控制單元的時(shí)間延遲分量td的影響的圖示；圖6是顯示參考頻率fr和檢測頻率fd之間關(guān)系的圖示；圖7是說明檢測電平的結(jié)構(gòu)圖；圖8是顯示檢測電平輸入的波形的視圖；圖9是描述DFM單元200的操作的視圖；以及圖10是描述根據(jù)本發(fā)明第二實(shí)施例的檢測電容變化的IC的示意框圖。
具體實(shí)施例方式
盡管參考優(yōu)選實(shí)施例顯示并描述了本發(fā)明，本領(lǐng)域技術(shù)人員可以理解，可以作出各種改變和修改而不背離本發(fā)明實(shí)質(zhì)。因此，本發(fā)明的范圍不應(yīng)被本發(fā)明的實(shí)施例所限制。
第一實(shí)施例圖2是描述根據(jù)本發(fā)明第一實(shí)施例的檢測電容變化的集成電路(IC)100的示意框圖，其中所述IC實(shí)施為具有六個(gè)引腳的芯片。參考圖2，下面詳細(xì)描述根據(jù)本發(fā)明的檢測電容變化的方法。所述芯片的第一引腳作為輸入端用于輸入電壓V+。第二引腳作為輸入端用于輸入電壓V-。第三引腳作為輸出端。第四引腳作為輸入/輸出端用于輸入/輸出使能信號。第五引腳作為輸入端用于輸入檢測電平。第六引腳作為輸入端，電容值Cs施加于該引腳。
雙頻率產(chǎn)生當(dāng)目標(biāo)電容的電容值Cs通過第6引腳施加到雙頻率發(fā)生器110時(shí)，雙頻率發(fā)生器110以時(shí)分格式為電容變化產(chǎn)生檢測頻率fa和fb。在此，fa流入目標(biāo)電容的電流的電流強(qiáng)度領(lǐng)先fb流入目標(biāo)電容的電流的電流強(qiáng)度k倍。
圖3是圖2中IC的雙頻率發(fā)生器110的電路圖和描述其操作的波形圖。當(dāng)F_CTRL為低電平信號GND，PMOS晶體管PM7和NMOS晶體管NM7被激勵(lì)，從而它們過度的提供電流I3和I4到各個(gè)電流源。因此，對目標(biāo)電容充電的PMOS晶體管PM4和對其放電的NMOS晶體管NM6分別關(guān)斷。
在這種狀態(tài)下，由于具有電容值Cs的目標(biāo)電容通過PMOS晶體管PM2充電并且通過NMOS晶體管NM2放電，充電和放電電流Is被施加到該電容。當(dāng)具有電容值Cs的，經(jīng)由PMOS晶體管PM2通過輸入恒定電流Is充電的電容的電壓達(dá)到施密特觸發(fā)器SCHMITT_A的上限電壓Vb時(shí)，施密特觸發(fā)器SCHMITT_A將其輸出從低變?yōu)楦?，并且反相器INV_1A將其輸出從高變?yōu)榈?。因此，NMOS晶體管NM3關(guān)斷并且PMOS晶體管PM3導(dǎo)通，從而PMOS晶體管PM2關(guān)斷并且NMOS晶體管NM2導(dǎo)通，從而通過NM2流過恒定電流Is對電容放電。另一方面，如果目標(biāo)電容的電壓達(dá)到電壓Va，施密特觸發(fā)器SCHMITT_A的電壓為低電平，PMOS晶體管PM3關(guān)斷并且NMOS晶體管NM3導(dǎo)通，從而目標(biāo)電容通過PMOS晶體管PM2開始再充電。此處，上述一系列過程反復(fù)進(jìn)行以產(chǎn)生具有頻率fb的輸出波形OUT_B。
另一方面，當(dāng)F_CTRL為高電平信號時(shí)，PM6和NM4的操作與PM3和NM3的操作相同，從而目標(biāo)電容通過PM2和PM4充電并且通過NM2和NM6放電。在此，各個(gè)充電和放電電流分別為K·Is，具有領(lǐng)先頻率fb K倍的頻率fa。頻率fa和fb表示為下式，1/fa=Ta=2Vth(Cs+Cp)k·Is+td---(4)]]>1/fb=Tb=2Vth(Cs+Cp)Is+td---(5)]]>此處，Cs表示目標(biāo)電容的電容值，Is表示在雙頻率發(fā)生器110中進(jìn)行充電/放電操作時(shí)的恒定電流，Cp表示雙頻率發(fā)生器110的寄生電容，td表示充電/放電控制單元的時(shí)間延遲，以及Vth(＝Vb-Va)為施密特觸發(fā)器SCHMITT_A的觸發(fā)電平。
在連接到第六引腳的電容Cs改變?yōu)殡娙軨s+Cx時(shí)，檢測頻率fa’和fb’表示為下式，1/fa′=Ta′=2Vth(Cs+Cp+Cx)k·Is+td---(6)]]>1/fb′=Tb′=2Vth(Cs+Cp+Cx)Is+td---(7)]]>因此，頻率變化表示為下式，dT′-dTdT=Cx(Cs+Cp)---(8)]]>也就是說，盡管在對電容采用單振蕩頻率時(shí)充電/放電控制單元的時(shí)間延遲td分量影響頻率變化率，對其應(yīng)用時(shí)分格式的兩個(gè)頻率分量以獲得差分頻率。此后，基于所述差分頻率，可以獲得差分頻率的變化率。通過該結(jié)果，由于電容變化大致與所述差分頻率的變化率成正比，如果寄生電容的比重降低，電容變化更加與其成比例。
時(shí)間延遲td的影響圖4是圖2中IC的雙頻率發(fā)生器110的詳細(xì)電路圖和描述其操作的波形圖。參考圖4，下面詳細(xì)描述時(shí)間延遲td的影響。
當(dāng)PDL為低時(shí)，晶體管M17和M10關(guān)斷，并且因此對目標(biāo)電容進(jìn)行充電/放電的路徑被斷開。目標(biāo)電容通過晶體管M15和M2充電/放電。在此情況下，充電/放電電流減小并且因此振蕩頻率降低，如圖4波形所示。
另一方面，當(dāng)PDL為高時(shí)，充電/放電電流同時(shí)通過M17、M10、M15和M2累加到一起，從而總的充電/放電電流增加。因此，振蕩器OSC的振蕩頻率增加。
振蕩器OSC的振蕩周期T表示為下式，T=2Vth(Cs+Cp)k·Is+td---(9)]]>振蕩頻率由安裝在IC外部的目標(biāo)電容的電容值Cs、寄生電容Cp、充電/放電控制單元的時(shí)間延遲td、流過電阻RO的充電/放電電流Is以及施密特觸發(fā)器SCHMITT的參考電壓Vth所決定。
充電/放電控制單元的時(shí)間延遲td包括振蕩器OSC的反相器回路中的反相器I0、I1和I5產(chǎn)生的開關(guān)延遲分量以及MOS晶體管M19、M17、M6、M10、M13、M1和M2產(chǎn)生的開關(guān)延遲分量。
當(dāng)由電容Cs+Cp充電的電壓高于施密特觸發(fā)器SCHMITT的參考電壓Vth時(shí)，在施密特觸發(fā)器SCHMITT反轉(zhuǎn)其輸出之后，充電(放電)路徑應(yīng)當(dāng)立即關(guān)斷并且切換到放電(充電)路徑。但是，由于充電/放電控制單元的時(shí)間延遲td的存在，充電/放電路徑在施密特觸發(fā)器SCHMITT反轉(zhuǎn)其輸出之后經(jīng)過延遲時(shí)間td才改變。因此，如果振蕩頻率增加，電容的頻率變化由于時(shí)間延遲td而偏離比例關(guān)系，如圖5所示。
參考圖2，為了避免上述充電/放電控制單元的時(shí)間延遲td的影響，本發(fā)明采用了時(shí)分格式的雙頻率fa和fb。所述雙頻率fa和fb通過雙頻率發(fā)生單元110產(chǎn)生并且存儲(chǔ)在頻率存儲(chǔ)單元110a和110b中，從而它們通過差分頻率運(yùn)算單元120被計(jì)算以產(chǎn)生差分頻率fd(＝fa-fb)。所述差分頻率被用于在差分頻率變化率計(jì)算單元130中產(chǎn)生差分頻率變化率R。
參考頻率發(fā)生下面詳細(xì)描述差分頻率變化率的計(jì)算。首先，通過參考頻率發(fā)生單元130a產(chǎn)生參考頻率fr。由于參考頻率fr與檢測頻率進(jìn)行比較并且用于電容變化，適當(dāng)?shù)漠a(chǎn)生參考頻率fr是很重要的，從而可以從其去除外部噪聲并且可以從其輸出信號。
參考頻率fr在給定條件下表示為下式fr(t)＝fr(t-1)+m-n，如果fd(t)-fd(t-1)＞m；fr(t)＝fr(t-1)+g，如果0≤fd(t)-fd(t-1)≤m；以及fr(t)＝fr(t-1)+h，如果fd(t)-fd(t-1)＜0。
根據(jù)這些公式，參考頻率fr和檢測頻率fd之間的關(guān)系顯示在圖6中。在此，m≥1，0＜n＜m，g≥1，h≥1，并且g＞h。
參考圖6，如果檢測頻率迅速增加(超過m)，那么參考頻率fr以與檢測頻率的增加速度相似的速度增加。因此，由于參考頻率fr在短時(shí)間內(nèi)跟隨檢測頻率，會(huì)立即反映檢測頻率的快速變化，可以迅速達(dá)到穩(wěn)態(tài)并且在加電之后可以立即檢測到電容變化。
盡管在g＞h的條件下由于電容增加使得檢測頻率減小，參考頻率fr緩慢減小，從而電容變化可以被檢測。
此處，g優(yōu)選地設(shè)置為相對較大的值，從而目標(biāo)電容的電容值可以在其增加然后減小時(shí)迅速恢復(fù)以使得電容穩(wěn)定。這樣的設(shè)置可以立即檢測由于目標(biāo)電容的電容值瞬時(shí)增加而檢測頻率滯后參考頻率的狀態(tài)。
差分頻率變化率當(dāng)通過參考頻率發(fā)生單元130a產(chǎn)生參考頻率fr時(shí)，在計(jì)算單元130b中計(jì)算差分頻率變化率R(＝(fr-fd)/fr)。差分頻率變化率R可以通過將(fr-fd)/fr乘以適當(dāng)權(quán)重而計(jì)算。
輸出

比較器140將輸入到檢測電平輸入單元150的檢測電平DL與頻率變化率R相比較，然后將結(jié)果輸出到輸出單元170。如果差分頻率變化率R大于檢測電平DL，則輸出單元170將其輸出信號從高變?yōu)榈?，然后通過第三引腳輸出低電平信號。優(yōu)選地，輸出單元170包括用于對比較器140的結(jié)果進(jìn)行積分以防止預(yù)定時(shí)間內(nèi)的噪聲的積分器170a，和用于存儲(chǔ)積分結(jié)果的緩存170b。
檢測電平輸入外部電容Cd連接到第五引腳，從而可以通過在預(yù)定電平下從第五引腳提供的電流進(jìn)行充電。在此，在從第五引腳輸出的電流的電流強(qiáng)度為恒定的條件下，如果有多個(gè)電容，例如Cd1、Cd2和Cd3，一個(gè)接一個(gè)的連接，每個(gè)外部電容均被充電到預(yù)定參考電壓Vth，其充電時(shí)間根據(jù)多個(gè)電容的各自電容值而不相同。因此，基于充電時(shí)間的測量，可以根據(jù)芯片中確定的編碼而選擇檢測電平。
基于系統(tǒng)時(shí)鐘發(fā)生單元中產(chǎn)生的參考時(shí)鐘，外部電容Cd使用與系統(tǒng)時(shí)鐘發(fā)生單元中采用的另一個(gè)電流源的電流I3相等的電流源的電流I1進(jìn)行充電。同時(shí)，計(jì)數(shù)器測量外部電容Cd的充電值達(dá)到施密特觸發(fā)器SCHIMITT_A的輸入限值Vb的時(shí)間。此處，當(dāng)輸入到計(jì)數(shù)器的輸入端的ENABLE(RST)輸入信號為低時(shí)，計(jì)數(shù)器對輸入到計(jì)數(shù)器時(shí)鐘端的系統(tǒng)時(shí)鐘SYSTEMCLOCK的數(shù)量進(jìn)行計(jì)數(shù)并且通過輸出端以數(shù)字值輸出計(jì)數(shù)結(jié)果。
ENABLE(RST)輸入信號是通過對START信號和電壓Vout_Cd進(jìn)行OR運(yùn)算而產(chǎn)生的。如果邏輯OR運(yùn)算的結(jié)果為低，則計(jì)數(shù)器被激活。如果結(jié)果為高，則計(jì)數(shù)器無效。另一方面，如果START信號為低，則具有電容值Cd的外部電容開始充電。同時(shí)，Vout_Cd在V_CD達(dá)到Vb時(shí)將其狀態(tài)從低充電到高。在此期間，計(jì)數(shù)器輸出計(jì)數(shù)值。另一方面，如果START信號為高，外部電容Cd放電并且等待下一個(gè)周期。當(dāng)連接到外部的外部電容的電容值Cd相對較大時(shí)Vout_Cd的低狀態(tài)持續(xù)時(shí)間相對增加。
當(dāng)START時(shí)鐘如圖8所示為低時(shí)，通過圖7的計(jì)數(shù)器測量選擇檢測電平的時(shí)間。當(dāng)START時(shí)鐘為高時(shí)，計(jì)數(shù)器在復(fù)位狀態(tài)中等待下一個(gè)低狀態(tài)周期。在此情況下，由于檢測電平可以周期性選擇，可以對特定周期分別增加/減小檢測電平。并且，可以使用單個(gè)外部引腳輸入多個(gè)檢測電平。當(dāng)然，當(dāng)以新的電容替代具有電容值Cd的外部電容時(shí)，優(yōu)選地可以采用相同的參考時(shí)鐘和電流源。此處，IC制造過程中產(chǎn)生的電流源的變化可以減小，因?yàn)閳D7所示的輸出對外部電容Cd充電的電流I1的電流源設(shè)置為與輸出電流I2和系統(tǒng)時(shí)鐘單元的I3的電流源相同。
靈敏度可以根據(jù)外部電容的電容值Cd而改變，并且也可以通過調(diào)節(jié)目標(biāo)電容的電容值Cs而改變。根據(jù)本發(fā)明的檢測IC實(shí)施為檢測芯片中目標(biāo)電容的電容值Cs的變化并且在電容值Cs的變化率大于對應(yīng)于外部電容的電容值Cd的變化率時(shí)產(chǎn)生輸出。
此處，電容值Cs較大，電容值Cs的變化率ΔCs/Cs較小。因此，盡管外部電容的電容值Cd沒有改變，如果在第4和第6引腳之間串聯(lián)或并聯(lián)連接調(diào)節(jié)靈敏度的電容到目標(biāo)電容，則施加到第6引腳的電容值完全改變并且靈敏度也改變。
參考頻率保持當(dāng)目標(biāo)電容的電容值Cs增加時(shí)，差分頻率fd減小。如果差分頻率的變化率(減小率)大于檢測電平，則輸出單元輸出低電平信號。隨著差分頻率fd減小，它變得與參考頻率近乎相等，在瞬間內(nèi)差分頻率fd類似于參考頻率。在此瞬間，由于差分頻率fd的變化率小于檢測電平，可以不會(huì)檢測到電容變化。
參考頻率保持單元160具有根據(jù)參考頻率發(fā)生單元130中產(chǎn)生的參考頻率fr(t)的時(shí)間而保持改變的功能。參考頻率保持單元160實(shí)施為包括安裝在其內(nèi)的具有預(yù)定阻值的電阻，從而在系統(tǒng)時(shí)鐘發(fā)生單元中通過所述電阻產(chǎn)生恒定電流，并且如圖7所示產(chǎn)生恒定電流I2和I3。此處，電阻是可變的。當(dāng)電阻值相對較大時(shí)，內(nèi)部時(shí)鐘速度較低，并且參考頻率保持時(shí)間增加。在此情況下，可以檢測到緩慢的電容變化。另一方面，當(dāng)電阻值相對較小時(shí)，由于參考頻率可以迅速跟隨相對較快改變的電容變化，可以在噪聲條件下克服不規(guī)則改變的電容變化的狀態(tài)。
雙頻率調(diào)制(DFM)本發(fā)明包括雙頻率調(diào)制(DFM)單元200，其用于調(diào)節(jié)頻率fa的發(fā)生周期以降低功耗。由于CMOS晶體管消耗與其工作頻率成正比的功率，需要降低具有相對較高振蕩頻率的頻率fa的發(fā)生周期，由此降低功耗。
對此，比較器140開始識別檢測信號，fa的發(fā)生頻率(occurrencefrequency)增加，從而積分器170a可以對它進(jìn)行積分。此后基于積分結(jié)果產(chǎn)生輸出。然而，由于檢測信號經(jīng)常與噪聲混合，除非檢測信號被連續(xù)地識別，否則初始識別的檢測信號會(huì)被錯(cuò)誤地確定為噪聲分量。因此，fa的發(fā)生頻率再次減小。此處，識別檢測信號的時(shí)間表示比較器140在變化率R大于檢測電平時(shí)輸出結(jié)果的開始時(shí)間點(diǎn)，并且其還是目標(biāo)電容的電容值Cs在沒有噪聲時(shí)正常增加的時(shí)間點(diǎn)。
在檢測信號被識別的情況下，fa的發(fā)生頻率增加，檢測信號被積分，積分信號被確定，并且產(chǎn)生最終輸出，由于處于穩(wěn)態(tài)，fa的發(fā)生頻率減小以降低功耗(部分為電容值Cs增加，然后增加的電容值Cs保持在預(yù)定值)。也就是說，fa的發(fā)生頻率在相對于初始檢測信號產(chǎn)生(Cs增加)的時(shí)間點(diǎn)和初始檢測釋放信號產(chǎn)生(Cs減小)的時(shí)間點(diǎn)的檢測狀態(tài)和非檢測狀態(tài)中減小，fa的發(fā)生頻率在預(yù)定時(shí)間內(nèi)增加。因此，可以防止整個(gè)系統(tǒng)中電路工作的延遲，fa的發(fā)生頻率被改變以降低功耗，并且具有相對較小頻率的fb在剩下的周期內(nèi)振蕩。為了進(jìn)一步降低功耗，fb的頻率可以設(shè)置為零。初始檢測信號和初始檢測釋放信號的產(chǎn)生在初始檢測信號產(chǎn)生單元210中被檢測。
消耗相對較多功率的頻率fa的周期在電容變化被改變時(shí)集中產(chǎn)生，并且在電容變化沒有改變的間隙中減少，由此降低電路工作消耗的功率。
使能信號輸入/輸出單元使能信號輸入/輸出單元220可以區(qū)別電路操作模式和等待模式，并且在使用電池的情況下考慮到電流消耗而在等待模式中降低工作電流等等。也就是說，在等待模式中，DFM單元200暫停fa和fb的產(chǎn)生，以盡可能限制電流消耗。
使能信號輸入/輸出單元220在通過第4引腳從外部施加的電壓為高時(shí)識別為使能狀態(tài)并且在所述電壓為低時(shí)識別為等待狀態(tài)。
當(dāng)DFM單元200在其內(nèi)部存儲(chǔ)器110a和110b中存儲(chǔ)頻率的同時(shí)從第四引腳輸入低電平信號到其中時(shí)，其中可能產(chǎn)生操作錯(cuò)誤。因此，為了使在DFM單元200在內(nèi)部存儲(chǔ)器110a和110b中存儲(chǔ)頻率的同時(shí)低電平信號不能輸入到DFM單元200中，所述DFM單元200自身產(chǎn)生低電平信號并且通過第四引腳將所述低電平信號輸出到外部從而可以與其他芯片通信。
因此，當(dāng)同時(shí)使用多個(gè)芯片時(shí)，如果使能信號輸入/輸出單元220互相連接，芯片A工作以產(chǎn)生頻率fa然后將頻率fa存儲(chǔ)到存儲(chǔ)器中。當(dāng)在存儲(chǔ)器中存儲(chǔ)頻率fa時(shí)，芯片A的使能信號輸入/輸出單元200輸出低電平信號到與其電連接的其他芯片。也就是說，當(dāng)?shù)碗娖叫盘枏男酒珹發(fā)送到其他芯片時(shí)，其他芯片保持其操作以等待下一操作。在芯片A的操作終止后，芯片A的使能信號輸入/輸出單元220輸出高電平信號。因此，DFM單元基于序列順序工作，其中在產(chǎn)生fa的時(shí)間點(diǎn)，其他芯片關(guān)閉。
因此，fa不能在多個(gè)芯片中同時(shí)產(chǎn)生。特別的，當(dāng)惡劣噪聲存在時(shí)芯片間的干擾可以被降低。當(dāng)具有預(yù)定高間隙的信號由外部微型計(jì)算機(jī)等通過第四引腳施加到使能信號輸入/輸出單元時(shí)，芯片僅工作于所述高間隙。因此，由于芯片僅在所需周期中工作，電流消耗可以得到優(yōu)化。
盡管如上所述的本發(fā)明的實(shí)施例已經(jīng)描述了芯片中設(shè)置了具有雙頻率發(fā)生單元110的單通道IC的情況，但是本發(fā)明可以實(shí)施為包含在單個(gè)芯片中設(shè)置具有多個(gè)雙頻率發(fā)生單元110的多通道IC的情況。對于多通道IC，可以檢測多個(gè)目標(biāo)電容的電容變化，所述多個(gè)目標(biāo)電容的數(shù)量與雙頻率發(fā)生單元110的數(shù)量相等。當(dāng)其中安裝了多個(gè)雙頻率發(fā)生單元110時(shí)，用于控制所述多個(gè)雙頻率發(fā)生單元110的多個(gè)DFM單元200，多個(gè)使能信號輸入/輸出單元220，以及多個(gè)初始檢測信號產(chǎn)生單元210也安裝在其中，這些單元分別對應(yīng)于多個(gè)雙頻率發(fā)生單元110。由于多個(gè)使能信號輸入/輸出單元220互相之間進(jìn)行通信，單個(gè)芯片可以防止同時(shí)產(chǎn)生fa。
本發(fā)明第二實(shí)施例圖10是描述根據(jù)本發(fā)明第二實(shí)施例的檢測電容變化的IC 100的示意框圖，其中所述IC具有六個(gè)引腳。除了第4引腳作為輸入頻率保持輸入端之外，本發(fā)明第二實(shí)施例與本發(fā)明第一實(shí)施例相同。當(dāng)然，本發(fā)明第二實(shí)施例可以實(shí)施為進(jìn)一步安裝輸入頻率保持輸入的附加引腳(例如第七引腳)到本發(fā)明第一實(shí)施例中而不移除第四引腳。這樣，當(dāng)?shù)?引腳用于輸入頻率保持輸入信號時(shí)，可以通過該引腳適當(dāng)?shù)剡x擇參考頻率fr跟隨差分頻率的速度。
從上面的描述顯然可見，由于本發(fā)明使用兩個(gè)時(shí)分頻率而不是單個(gè)頻率檢測目標(biāo)電容的電容變化，它不會(huì)受到充電/放電控制單元的時(shí)間延遲的影響，從而提高對電容變化的靈敏度。并且，由于可以通過單個(gè)外部引腳輸入多個(gè)檢測電平，本發(fā)明的IC芯片可以減小尺寸。
當(dāng)電容變化在DFM單元200中改變時(shí)，消耗相對較多功率的頻率fa的發(fā)生周期大幅增加，并且在電容近乎改變時(shí)減少時(shí)間周期，從而減少電路工作的功耗。并且，電連接到多個(gè)使能信號輸入/輸出端的多個(gè)芯片的fa的發(fā)生周期并不重疊。特別地，當(dāng)存在嚴(yán)重噪聲時(shí)，可以減少芯片間的干擾。并且，當(dāng)具有高間隙的信號通過外部微型計(jì)算機(jī)等提供到使能信號輸入/輸出端時(shí)，芯片僅工作在高間隙。因此，由于芯片僅在所需周期中工作，電流消耗可以得到優(yōu)化。
盡管為了示例性目的公開了本發(fā)明的優(yōu)選實(shí)施例，但是本領(lǐng)域的技術(shù)人員可以理解，可以作出各種修改、添加和替換而不背離所附權(quán)利要求書中提出的本發(fā)明的范圍和實(shí)質(zhì)。
權(quán)利要求
1.一種檢測電容變化的方法，包括步驟產(chǎn)生對于電容變化的檢測頻率(fa)和滯后于檢測頻率(fa)k倍的檢測頻率(fb)，其中所述檢測頻率(fa和fb)基于時(shí)分格式；計(jì)算所述檢測頻率(fa和fb)以產(chǎn)生差分頻率(fd)；計(jì)算所述差分頻率的變化率；以及將所述差分頻率的變化率與預(yù)定檢測電平相比較，并且如果所述差分頻率的變化率高于所述檢測電平則輸出表明電容變化的信號。
2.根據(jù)權(quán)利要求1所述的方法，其中所述計(jì)算差分頻率的變化率的步驟包括產(chǎn)生參考頻率(fr(t))，表示為下列等式，fr(t)＝fr(t-1)+m-n，如果fd(t)-fd(t-1)＞m；fr(t)＝fr(t-1)+g，如果0≤fd(t)-fd(t-1)≤m；以及fr(t)＝fr(t-1)+h，如果fd(t)-fd(t-1)＜0，其中t和t-1分別表示當(dāng)前周期和前一個(gè)周期，m≥1，0＜n＜m，g≥1，h≥1，以及g＞h；以及計(jì)算所述差分頻率的變化率(fr(t)-fd(t))/fr(t)。
3.一種檢測電容變化的集成電路(IC)，包括雙頻率發(fā)生單元，用于產(chǎn)生對于目標(biāo)電容的電容變化的檢測頻率(fa)和滯后于檢測頻率(fa)k倍的檢測頻率(fb)，其中所述檢測頻率(fa和fb)基于時(shí)分格式；差分頻率運(yùn)算單元，用于計(jì)算所述檢測頻率(fa和fb)以產(chǎn)生差分頻率(fd)；差分頻率變化率計(jì)算單元，用于計(jì)算所述差分頻率的變化率；檢測電平輸入單元，用于輸入預(yù)定檢測電平；比較器，用于將輸入到所述檢測電平輸入單元的檢測電平與所述差分頻率的變化率相比較；以及輸出單元，用于當(dāng)所述比較器中所述差分頻率的變化率大于所述檢測電平時(shí)將其高電平轉(zhuǎn)換為低電平并且輸出所述低電平信號。
4.根據(jù)權(quán)利要求3所述的集成電路(IC)，其中所述差分頻率變化率計(jì)算單元包括參考頻率產(chǎn)生單元，用于產(chǎn)生參考頻率(fr(t))，表示為下式，fr(t)＝fr(t-1)+m-n，如果fd(t)-fd(t-1)＞m；fr(t)＝fr(t-1)+g，如果0≤fd(t)-fd(t-1)≤m；以及fr(t)＝fr(t-1)+h，如果fd(t)-fd(t-1)＜0，其中t和t-1分別表示當(dāng)前周期和前一個(gè)周期，m≥1，0＜n＜m，g≥1，h≥1，以及g＞h；以及計(jì)算單元，用于計(jì)算所述差分頻率的變化率(fr(t)-fd(t))/fr(t)。
5.根據(jù)權(quán)利要求4所述的集成電路(IC)，其進(jìn)一步包括參考頻率保持單元，用于保持依賴于時(shí)間的參考頻率(fr(t))，所述參考頻率產(chǎn)生于所述參考頻率產(chǎn)生單元中。
6.根據(jù)權(quán)利要求5所述的集成電路(IC)，其中所述參考頻率保持單元包括電阻，從而參考頻率(fr(t))的保持時(shí)間根據(jù)所述電阻的阻值而確定。
7.根據(jù)權(quán)利要求3所述的集成電路(IC)，其中所述輸出單元包括積分器，該積分器用于對從所述比較器輸出的比較結(jié)果進(jìn)行積分。
8.根據(jù)權(quán)利要求3所述的集成電路(IC)，其中所述檢測電平輸入單元包括單個(gè)外部引腳，內(nèi)部參考時(shí)鐘、電流源和外部電容(Cd)連接到該引腳，從而外部電容(Cd)可以由所述電流源充電；其中所述檢測電平輸入單元測量所述外部電容(Cd)的電壓達(dá)到預(yù)定參考電壓(Vth)的時(shí)間并且根據(jù)基于所測量時(shí)間確定的編碼而選擇檢測電平，從而通過所述單個(gè)引腳輸入多個(gè)檢測電平。
9.根據(jù)權(quán)利要求3所述的集成電路(IC)，其進(jìn)一步包括雙頻率調(diào)制器(DFM)單元，使得當(dāng)所述差分頻率的變化率大于或小于所述檢測電平時(shí)，所述雙頻率發(fā)生單元在預(yù)定時(shí)間內(nèi)增加所述檢測頻率(fa)的發(fā)生周期。
10.根據(jù)權(quán)利要求9所述的集成電路(IC)，其進(jìn)一步包括使能信號輸入/輸出單元，配置為在從外部輸入高電平時(shí)進(jìn)入使能狀態(tài)，并且在輸入低電平時(shí)進(jìn)入等待狀態(tài)，其中所述使能信號輸入/輸出單元在自身中產(chǎn)生低電平信號而不從外部輸入低電平信號，并且輸出所述低電平信號到外部以在DFM操作期間與相鄰元件進(jìn)行通信。
11.根據(jù)權(quán)利要求10所述的集成電路(IC)，其中所述雙頻率發(fā)生單元被大量配置，來生成對于多個(gè)目標(biāo)電容的檢測頻率(fa和fb)，并且與所述雙頻率發(fā)生單元的數(shù)量相同的使能信號輸入/輸出單元安裝在其上。
12.根據(jù)權(quán)利要求3所述的集成電路(IC)，其中所述目標(biāo)電容串聯(lián)或并聯(lián)的連接到靈敏度調(diào)節(jié)電容，并且連接到所述雙頻率發(fā)生單元。
13.一種包括權(quán)利要求5所述IC的集成電路(IC)芯片，包括電壓V+輸入端；電壓V-輸入端；輸出端；頻率保持時(shí)間輸入端；檢測電平輸入端；以及電容(Cs)輸入端。
14.一種包括權(quán)利要求10所述IC的集成電路(IC)芯片，包括電壓V+輸入端；電壓V-輸入端；輸出端；輸入/輸出使能信號的輸入/輸出端；檢測電平輸入端；以及電容(Cs)輸入端。
全文摘要
公開了一種檢測電容變化的方法和集成電路(IC)。為了解決現(xiàn)有技術(shù)中檢測電容變化的靈敏度受到充電/放電單元的時(shí)間延遲td的影響而降低的問題，本發(fā)明采用了兩個(gè)時(shí)分頻率。更特別地，所述檢測電容變化的方法包括步驟產(chǎn)生對于電容變化的檢測頻率(fa)和滯后于檢測頻率(fa)k倍的檢測頻率(fb)，其中所述檢測頻率(fa和fb)基于時(shí)分格式；計(jì)算所述檢測頻率(fa和fb)以產(chǎn)生差分頻率(fd)；計(jì)算所述差分頻率的變化率；以及將所述差分頻率的變化率與預(yù)定檢測電平相比較，并且如果所述差分頻率的變化率高于所述檢測電平則輸出表明電容變化的信號。因此，本發(fā)明可以提高檢測電容變化的靈敏度。
文檔編號G01R27/26GK1743855SQ20051009030
公開日2006年3月8日 申請日期2005年8月12日 優(yōu)先權(quán)日2004年9月2日
發(fā)明者李相喆 申請人:愛迪半導(dǎo)體株式會(huì)社