專(zhuān)利名稱(chēng)：一種集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
一種集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)，用'于雙框架磁懸浮控制力' 矩陀螺轉(zhuǎn)子的高精度懸浮控制，能夠?qū)崿F(xiàn)與框架控制系統(tǒng)之間進(jìn)行快速、無(wú)干擾的信號(hào) 傳輸，將控制參數(shù)進(jìn)行高速數(shù)據(jù)采集和在線(xiàn)監(jiān)控，并且在線(xiàn)修改關(guān)鍵變量值，適用于高 精度、高集成度的伺服機(jī)構(gòu)控制系統(tǒng)。
背景技術(shù)：
控制力矩陀螺(Control Moment Gyrosc叩e, CMG)是一類(lèi)用于航天器姿態(tài)控制的 執(zhí)行機(jī)構(gòu)。相比傳統(tǒng)的噴氣推力器、動(dòng)量輪等姿態(tài)控制機(jī)構(gòu)，控制力矩陀螺具有控制范 圍大、精度高、輸出力矩大、只需要電能即可工作等顯著優(yōu)點(diǎn)，因此被應(yīng)用于空間站等 大型航天器。雙框架磁懸浮控制力矩陀螺(Double Gimbal Magnetic Suspended CMG， DGMSCMG)具有磁懸浮的無(wú)接觸、無(wú)摩擦、無(wú)需潤(rùn)滑、高精度、轉(zhuǎn)子轉(zhuǎn)速高、長(zhǎng)壽命等 優(yōu)點(diǎn)。而且雙框架控制力矩陀螺相對(duì)單框架力矩陀螺可以繞2個(gè)框架軸旋轉(zhuǎn)，，增加了運(yùn) 動(dòng)自由度，進(jìn)入奇異狀態(tài)(即無(wú)法產(chǎn)生輸出力矩的框架角組合)的可能性大大降低，簡(jiǎn)化 了控制律的設(shè)計(jì)，是航天器執(zhí)行機(jī)構(gòu)的一個(gè)重要的發(fā)展方向。
現(xiàn)有的磁軸承控制系統(tǒng)缺乏與框架控制系統(tǒng)之間的通訊接口，模塊單一，功能不全 面。磁軸承為有間隙的彈性支承方式，CMG的框架轉(zhuǎn)動(dòng)時(shí)，對(duì)于陀螺轉(zhuǎn)子的作用等效于 一個(gè)廣義擾動(dòng)力矩，轉(zhuǎn)子徑向位移將顯著增大，不僅威脅磁懸浮系統(tǒng)穩(wěn)定，且降低了輸 出力矩的精度。DGMSCMG有兩個(gè)框架轉(zhuǎn)動(dòng)，其耦合程度加劇，對(duì)磁軸承而言多了一個(gè)擾 動(dòng)，更需要將框架轉(zhuǎn)動(dòng)的位置和速度值傳送給磁軸承控制系統(tǒng)，使磁軸承控制器能夠根 據(jù)框架運(yùn)動(dòng)進(jìn)行預(yù)先補(bǔ)償。降時(shí)，框架控制系統(tǒng)和磁軸承控制系統(tǒng)是兩套不同的數(shù)字電 路和模擬電路相結(jié)合的系統(tǒng)，必須設(shè)計(jì)可靠的通訊接口，保證兩者之間不會(huì)產(chǎn)生信號(hào)干 擾，保持框架信號(hào)的完整性。
現(xiàn)有的磁軸承控制系統(tǒng)沒(méi)有集成數(shù)據(jù)釆集和在線(xiàn)監(jiān)控功能，若需要實(shí)現(xiàn)數(shù)據(jù)采集和 在線(xiàn)監(jiān)控功能，需要添置外部的數(shù)據(jù)采集器，進(jìn)行模數(shù)轉(zhuǎn)換之后進(jìn)入上位機(jī)。其體積龐 大、造價(jià)昂貴且使用不便，不利于設(shè)備實(shí)驗(yàn)和現(xiàn)場(chǎng)調(diào)試。磁軸承控制系統(tǒng)所關(guān)心的位移 和電流值有對(duì)應(yīng)的閾值，只要求在此范圍內(nèi)的高精度；而外部數(shù)據(jù)采集器是通用型的， 為適應(yīng)各種測(cè)試環(huán)境，對(duì)應(yīng)的模數(shù)轉(zhuǎn)換范圍比較寬，浪費(fèi)采集通道的精度資源，即產(chǎn)生了對(duì)數(shù)據(jù)采集做優(yōu)化配置的需求。此外，外部數(shù)據(jù)采集器不能記錄控制器運(yùn)算過(guò)程中的 數(shù)字量，而這些控制量結(jié)合陀螺轉(zhuǎn)子運(yùn)動(dòng)狀態(tài)的分析將有利于改進(jìn)控制器，提高控制器 的性能指標(biāo)。
在線(xiàn)修改關(guān)鍵控制變量值是設(shè)計(jì)控制系統(tǒng)的重要環(huán)節(jié)，其作用在于能根據(jù)當(dāng)前磁軸 承的工作狀態(tài)，及時(shí)調(diào)整和修改基本控制器的控制參數(shù)、交叉反饋通道的比例系數(shù)，更 加方便實(shí)驗(yàn)含有不同控制參數(shù)的控制器，同時(shí)靈活的調(diào)試增強(qiáng)了磁軸承的穩(wěn)定性?，F(xiàn)有 的控制系統(tǒng)沒(méi)有提出一整套對(duì)控制過(guò)程中的參數(shù)進(jìn)行在線(xiàn)調(diào)試和修改的解決方案。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問(wèn)題是克服現(xiàn)有的磁軸承控制系統(tǒng)、數(shù)據(jù)采集系統(tǒng)和在線(xiàn)監(jiān)控 相分離以及內(nèi)外框架轉(zhuǎn)動(dòng)時(shí)軸承穩(wěn)定性變差的缺點(diǎn)，提供一種集控制、通訊、數(shù)據(jù)采集 和在線(xiàn)監(jiān)控于一體的高速、高精度雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)。
本發(fā)明的技術(shù)解決方案是 一種集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系 統(tǒng)，由控制電路、采集電路和通訊接口、上位機(jī)構(gòu)成，其中，控制電路包括DSP楱塊、 FPGA模塊、Flash、 SRAM、轉(zhuǎn)速測(cè)量模塊和晶振；采集電路包括D/A模塊、A/D模塊、 雙框架轉(zhuǎn)速/位置接口電路、位移傳感器接口電路和電流傳感器接口電路；通訊接口包 括USB接口、 RS232和SPI接口
在控制電路中FPGA模塊接收A/D模塊的電流值、位移值、內(nèi)外兩個(gè)框架各自的轉(zhuǎn) 速和位置值，通過(guò)總線(xiàn)與DSP模塊連接，交換控制過(guò)程中上述各數(shù)據(jù)量；接收轉(zhuǎn)速測(cè)量 模塊對(duì)霍爾傳感器傳送的轉(zhuǎn)速信號(hào)經(jīng)過(guò)濾波整形后的轉(zhuǎn)速值，同時(shí)向D/A模塊發(fā)送磁軸 承的控制量；FPGA模塊與FLASH和SRAM之間通過(guò)數(shù)據(jù)和地址總線(xiàn)連接，交換需要存儲(chǔ) 的數(shù)據(jù)；FPGA模塊接收由DSP模塊對(duì)晶振倍頻后的時(shí)鐘信號(hào)，并提供時(shí)鐘源給A/D模塊； DSP模塊根據(jù)FPGA模塊送來(lái)的電流值、位移值、轉(zhuǎn)速值、內(nèi)外兩個(gè)框架各自的轉(zhuǎn)速和位 置值，分別采用基本控制算法、交叉反饋算法和前饋控制算法計(jì)算總控制量，并傳回給 FPGA模塊，同時(shí)根據(jù)需要在線(xiàn)修改上述各控制算法中的參數(shù)；FPGA模塊根據(jù)總控制量 輸出控制電壓的PWM信號(hào)，驅(qū)動(dòng)功放模塊產(chǎn)生控制電流，實(shí)現(xiàn)陀螺轉(zhuǎn)子穩(wěn)定懸浮；
在采集電路中A/D模塊接收電流傳感器接口電路調(diào)理的電流值，接收位移傳感器 接口電路調(diào)理的位移值，接收雙框架轉(zhuǎn)速/位置接口電路調(diào)理的內(nèi)外兩個(gè)框架各自的位 置和轉(zhuǎn)速值；D/A模塊接收FPGA模塊發(fā)送的陀螺轉(zhuǎn)子信息，并發(fā)送給框架控制系統(tǒng)；
在通訊接口中USB接口和RS232與FPGA模塊通過(guò)雙向工作的總線(xiàn)實(shí)現(xiàn)與上位機(jī)之 間的數(shù)據(jù)交換；SPI接口在DSP模塊控制下向框架控制系統(tǒng)發(fā)送陀螺轉(zhuǎn)子的轉(zhuǎn)動(dòng)信息， 并接收補(bǔ)償內(nèi)外兩個(gè)框架不平衡振動(dòng)各自的控制量。所述的DSP模塊首先根據(jù)位移參考中心值及電流參考值求取位移偏移值；電流偏差 值，調(diào)用基本控制算法計(jì)算基本控制量；根據(jù)轉(zhuǎn)速值調(diào)用交叉反饋算法計(jì)算交叉反饋量； 根據(jù)內(nèi)外兩個(gè)框架各自的速度、位置值采用前饋控制算法對(duì)框架轉(zhuǎn)動(dòng)引起的轉(zhuǎn)子位移跳 動(dòng)量計(jì)算前饋補(bǔ)償量；將基本控制量、交叉反饋量和前饋補(bǔ)償量合成為總控制量，并做 限幅處理，再傳回給FPGA模塊；同時(shí)根據(jù)上位機(jī)的需要在線(xiàn)修改控制算法中,的參數(shù)。
所述的集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)與框架控制系統(tǒng)之間采 取兩套通訊回路FPGA模塊利用D/A模塊發(fā)送和A/D模塊接收的功能，通訊已轉(zhuǎn)成模擬 量的磁軸承位移量與內(nèi)外兩個(gè)框架位置、轉(zhuǎn)速值；SPI接口連接DSP模塊的SPI同步串 口，采用RS422差分傳輸協(xié)議，與框架控制系統(tǒng)之間傳送數(shù)字的控制量，實(shí)現(xiàn)系統(tǒng)數(shù)字 通訊接口的擴(kuò)展和對(duì)外界噪聲的隔離功能。
所述的上位機(jī)以串行方式接收由FPGA模塊、USB模塊構(gòu)成的數(shù)據(jù)采集部分發(fā)送來(lái)的 磁軸承位移值、電流值和總控制量，采用普通的串口調(diào)試工具即可實(shí)現(xiàn)在線(xiàn)監(jiān)測(cè)和采集 功能；上位機(jī)對(duì)DSP模塊中需要修改的算法參數(shù)編寫(xiě)地址，形成串口通訊協(xié)議，通過(guò)RS232 采用串口方式查詢(xún)與修改控制參數(shù)，包括基本控制器中的比例、積分和微分量，以及交 叉反饋算法中低通和高通截止頻率與交叉反饋比例系數(shù)。
所述的DSP模塊、FPGA模塊和A/D模塊只用一個(gè)固定的晶振做外部時(shí)鐘源，其中， DSP模塊內(nèi)部的鎖相環(huán)將外部時(shí)鐘倍頻后輸出成為系統(tǒng)時(shí)鐘，提供給FPGA模塊成為其時(shí) 鐘源，A/D模塊的時(shí)鐘源再由FPGA模塊時(shí)鐘分頻得到。
本發(fā)明的原理是本發(fā)明控制系統(tǒng)通過(guò)控制電路、采集電路實(shí)現(xiàn)了基本控制功能。 如說(shuō)明書(shū)附圖2，為本發(fā)明控制系統(tǒng)的原理框圖。FPGA模塊和DSP模塊構(gòu)成的控制電路 為核心部分。FPGA模塊接收A/D模塊的電流值、位移值和框架轉(zhuǎn)速/位置值，通過(guò)總線(xiàn) 與DSP模塊連接，交換控制過(guò)程中各數(shù)據(jù)量；接收轉(zhuǎn)速測(cè)量模塊對(duì)霍爾傳感器傳來(lái)的轉(zhuǎn) 速信號(hào)濾波整形之后的數(shù)據(jù)，同時(shí)向D/A模塊發(fā)送磁軸承的控制量；FPGA模塊與FLASH 和SRAM之間通過(guò)數(shù)據(jù)和地址總線(xiàn)連接，交換需要存儲(chǔ)的數(shù)據(jù)。DSP模塊中根據(jù)位移值和 電流值、轉(zhuǎn)速值、框架轉(zhuǎn)速/位置信號(hào)，分別采用附圖2中的基本控制算法、交叉反饋 算法和前饋控制算法計(jì)算總控制量，并傳回給FPGA模塊，同時(shí)根據(jù)需要在線(xiàn)修改控制 算法中的參數(shù)；FPGA模塊根據(jù)總控制量輸出PWM信號(hào)，驅(qū)動(dòng)功放模塊產(chǎn)生控制電流，實(shí) 現(xiàn)陀螺轉(zhuǎn)子穩(wěn)定懸浮。
本發(fā)明中，框架控制系統(tǒng)為控制DGMSCMG內(nèi)外兩個(gè)框架轉(zhuǎn)動(dòng)的系統(tǒng)，由于運(yùn)動(dòng)學(xué)耦 合且有兩個(gè)框架自由度，需要與磁軸承之間交換運(yùn)動(dòng)信息，補(bǔ)償磁軸承和框架相對(duì)運(yùn)動(dòng) 造成的等效運(yùn)動(dòng)干擾。
6本發(fā)明控制系統(tǒng)采甩了兩套回路實(shí)現(xiàn)框架通訊數(shù)據(jù)的傳送i一是使用D/A模塊和'A/rr 模塊雙向傳送陀螺轉(zhuǎn)子轉(zhuǎn)動(dòng)與框架位置和速度信號(hào)，在數(shù)據(jù)線(xiàn)中的是模擬量值，易受到
高頻干擾，但使連線(xiàn)簡(jiǎn)單可靠，確保存在信號(hào)交換，通過(guò)濾波算法等即可得到原始信號(hào)； 二是使用DSP的同步串口 SPI功能，并且采用抑制噪聲性能較好的RS422差分傳輸協(xié)議， 數(shù)據(jù)線(xiàn)中是數(shù)字電平，實(shí)現(xiàn)系統(tǒng)數(shù)字通訊接口的擴(kuò)展和對(duì)外界噪聲的隔離功能，保證了 框架信號(hào)高速、完整的傳送，正確補(bǔ)償框架轉(zhuǎn)動(dòng)的影響。兩套回路互為冗余備份，信息 相互補(bǔ)充，可靠的完成與框架控制系統(tǒng)之間的信息交換功能。
本發(fā)明控制系統(tǒng)利用控制電路和通訊接口實(shí)現(xiàn)數(shù)據(jù)采集和監(jiān)控，并且在上位機(jī)中通 過(guò)在線(xiàn)監(jiān)測(cè)和數(shù)據(jù)采集算法完成對(duì)數(shù)據(jù)的采集與在線(xiàn)修改功能。
本發(fā)明控制系統(tǒng)采用FPGA模塊和USB模塊，實(shí)現(xiàn)在線(xiàn)監(jiān)測(cè)和數(shù)據(jù)采集功能。FPGA 模塊內(nèi)采集數(shù)據(jù)的算法先將位移值、電流值和控制量等數(shù)據(jù)進(jìn)行采集、整理和打包，然 后控制USB模塊將數(shù)據(jù)向上位機(jī)傳送，在上位機(jī)中顯示各通道的位移、電流波形情況以 便觀(guān)察，同時(shí)顯示基本控制量和交叉反饋量值及前饋補(bǔ)償量。并且具備存儲(chǔ)功能，滿(mǎn)足 后續(xù)的分析需求。本控制系統(tǒng)中，F(xiàn)PGA模塊采用并行采集、串行發(fā)送的方式處理數(shù)據(jù)， 上位機(jī)采用普通的串口調(diào)試工具即可實(shí)現(xiàn)功能，簡(jiǎn)化了上位機(jī)工作，增強(qiáng)了通用性能。
本發(fā)明控制系統(tǒng)利用FPGA模塊和RS232模塊實(shí)現(xiàn)在線(xiàn)修改功能。編寫(xiě)串口協(xié)議， 實(shí)現(xiàn)上位機(jī)査詢(xún)與修改控制參數(shù)，包括基本控制器中的比例、積分和微分量，以及交叉 反饋中的低通和高通截止頻率與交叉比例系數(shù)。串口協(xié)議包括了對(duì)串口的設(shè)置，即設(shè)定 串口號(hào)和串口傳輸?shù)乃俾?；在文本框?nèi)顯示控制量值；改變操作的控制量值的功能；通 過(guò)對(duì)數(shù)據(jù)和地址的匹配校驗(yàn)，保證數(shù)據(jù)傳送的可靠性，實(shí)現(xiàn)對(duì)DSP運(yùn)算中控制量的在線(xiàn) 修改。
本發(fā)明的方案與現(xiàn)有技術(shù)相比的主要優(yōu)點(diǎn)在于
(1) 本發(fā)明將控制電路r采集電路和通訊接口集成在單個(gè)電路板系統(tǒng)上，實(shí)現(xiàn)閉 環(huán)控制功能；與框架控制系統(tǒng)通過(guò)A/D模塊、D/A模塊傳送模擬量、通過(guò)SPI接口傳送 數(shù)字量，保證可靠通訊獲取框架信息，能夠補(bǔ)償框架運(yùn)動(dòng)提高控制精度；利用USB接口 高速和RS232靈活的特點(diǎn)，簡(jiǎn)化上位機(jī)控制，普通串口程序即可完成數(shù)據(jù)的采集和在線(xiàn) 修改功能，增強(qiáng)了系統(tǒng)功能，因此本發(fā)明是集控制、通訊、數(shù)據(jù)采集和在線(xiàn)監(jiān)控于一體 的高速、高精度雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)。
(2) 本發(fā)明控制系統(tǒng)擴(kuò)展DSP的同步串口 SPI功能，采用RS422協(xié)議實(shí)現(xiàn)與框架 控制系統(tǒng)之間的數(shù)字通訊，充分利用DSP芯片資源，增強(qiáng)了數(shù)字信號(hào)對(duì)外界噪聲的抑制 作用。(3) 本發(fā)明的FPGA模塊擴(kuò)展了外部串口，向上位機(jī)發(fā)送控制量，接受上位機(jī)修改 后的控制量；FPGA模塊擴(kuò)展了 USB的接口，發(fā)送在控制過(guò)程中產(chǎn)生的各項(xiàng)控制量和狀態(tài) 中間量，上位機(jī)接收、存儲(chǔ)并用于后續(xù)分析。
(4) 本發(fā)明利用一套系統(tǒng)實(shí)現(xiàn)磁軸承的控制、數(shù)據(jù)采集、在線(xiàn)監(jiān)控于一體的功能， 省掉了數(shù)據(jù)采集設(shè)備，成本低、體積小、重量輕，使用方便。
(5) 本發(fā)明整套系統(tǒng)只使用一個(gè)外部晶振，提高了控制系統(tǒng)各模塊間通訊的同步性。
總之，本發(fā)明的這種控制系統(tǒng)更加集成化，實(shí)現(xiàn)了磁懸浮雙框架控制力矩陀螺全數(shù) 字化控制。本發(fā)明的控制方式擴(kuò)展了系統(tǒng)的性能，能可靠的接收框架控制系統(tǒng)的運(yùn)動(dòng)狀 態(tài)信息，有效抑制內(nèi)外框架轉(zhuǎn)動(dòng)時(shí)對(duì)轉(zhuǎn)子懸浮位置的擾動(dòng)，提高了陀螺轉(zhuǎn)子控制系統(tǒng)的 精度。對(duì)于數(shù)字控制量采集和在線(xiàn)監(jiān)測(cè)，以及在線(xiàn)修改方面提出了一整套解決方案，拓 展并完善了控制系統(tǒng)的功能。


圖l為本發(fā)明的結(jié)構(gòu)組成框圖2為本發(fā)明的控制原理框圖3為本發(fā)明的FPGA模塊程序流程圖4為本發(fā)明的DSP模塊程序流程圖5為本發(fā)明的陀螺轉(zhuǎn)子本體示意圖； ^
圖6為本發(fā)明中框架控制系統(tǒng)示意圖7為本發(fā)明的DSP模塊電路原理圖8為本發(fā)明的FPGA模塊電路原理圖9為本發(fā)明的電流傳感器接口電路圖IO.為本發(fā)明的位置傳感器接口電路圖11為本發(fā)明的轉(zhuǎn)子轉(zhuǎn)速測(cè)量電路圖12為本發(fā)明的A/D模塊電路圖13為本發(fā)明的D/A模塊電路圖14a為本發(fā)明的RS232、圖14b為本發(fā)明的USB接口圖15為本發(fā)明的數(shù)據(jù)采集與監(jiān)測(cè)流程圖16為本發(fā)明的在線(xiàn)修改設(shè)計(jì)流程圖。
具體實(shí)施例方式
如圖1所示，本發(fā)明集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)，它由控制電路3、采集電路4和通訊接口 2構(gòu)成，其中控制電路3包括DSP模塊仰GA模塊— 32和Flash33、 SRAM34、轉(zhuǎn)速測(cè)量模塊35;采集電路4包括D/A模塊41、 A/D模塊42 和雙框架轉(zhuǎn)速/位置接口電路43、位移傳感器接口電路44、電流傳感器接口電路45;通 訊接口 2包括USB接口 21、 RS232及SPI接口 23:
FPGA模塊32控制A/D模塊42以7kHz的采樣頻率接收電流值、位移值.、.內(nèi)外兩個(gè) 框架各自的轉(zhuǎn)速和位置值。位移傳感器11傳來(lái)的位移電壓信號(hào)最大值是6V，最小值是 4V，而A/D模塊42能接受的電壓信號(hào)范圍在0 5V，經(jīng)過(guò)電壓偏移和倍數(shù)縮小后才能送 入A/D模塊42。電流傳感器接口電路45采取同樣方式處理。雙框架轉(zhuǎn)速/位置接口電路 43由高速光耦和運(yùn)放組成的跟隨器構(gòu)成，實(shí)現(xiàn)信號(hào)的隔離和跟隨功能。轉(zhuǎn)速測(cè)量模塊 35對(duì)霍爾傳感器傳來(lái)的轉(zhuǎn)子轉(zhuǎn)速濾波整形，F(xiàn)PGA模塊32接收處理后的轉(zhuǎn)速值。
FPGA模塊32將接收到的數(shù)據(jù)通過(guò)總線(xiàn)向DSP模塊31發(fā)送，F(xiàn)PGA模塊32根據(jù)DSP 模塊31中算法形成的總控制量輸出PWM信號(hào)，驅(qū)動(dòng)功放模塊12產(chǎn)生控制電流，實(shí)現(xiàn)陀 螺轉(zhuǎn)子8穩(wěn)定懸浮。FPGA模塊32通過(guò)D/A模塊41向框架控制系統(tǒng)5發(fā)送陀螺轉(zhuǎn)子8的 轉(zhuǎn)動(dòng)狀態(tài)和轉(zhuǎn)速值。FPGA模塊32與上位機(jī)1之間由RS232連接，接收上位機(jī)1發(fā)送的 控制量，再轉(zhuǎn)發(fā)給DSP模塊31以修改基本控制器中的比例、積分和微分系數(shù)，以及交 叉反饋中的低通和高通截止頻率與交叉比例系數(shù)。FPGA模塊32采集控制中變量值，包 括被控量參數(shù)信號(hào)、由DSP模塊31計(jì)算的總控制量、輸入的位移值與電流值，利用USB 接口21發(fā)送到上位機(jī)。DSP模塊31采用同步串口 SPI功能，采用RS422差分傳輸協(xié)議 與框架控制系統(tǒng)5之間傳送補(bǔ)償動(dòng)框架效應(yīng)所需的控制量。
SRAM34存儲(chǔ)在運(yùn)算和控制中的臨時(shí)數(shù)據(jù)，選用IS61LV512，為512KX16bit;FLASH33 存儲(chǔ)系統(tǒng)的啟動(dòng)和故障情況，系統(tǒng)啟動(dòng)時(shí)間、啟動(dòng)后達(dá)到的最大轉(zhuǎn)速與最大框架轉(zhuǎn)速情 況，選用SST39VF400,為256KXl6bit。
DSP模塊31、 FPGA模塊32、 A/D模塊42只用一個(gè)1.5M的晶振36做外部時(shí)鐘源，系 統(tǒng)時(shí)鐘由DSP模塊31內(nèi)部鎖相環(huán)將15M外部時(shí)鐘5倍頻后得到并由Hl腳輸出，F(xiàn)PGA模 塊32的時(shí)鐘源由DSP模塊31的H1腳提供，A/D模塊42的時(shí)鐘源由FPGA模塊32時(shí)鐘 三分頻得到。
如圖2所示為本發(fā)明的控制原理框圖，框圖中的基本控制器、交叉反饋控制和前饋 控制器在控制電路3中實(shí)現(xiàn)，功放模塊12將電流轉(zhuǎn)換成電壓值經(jīng)過(guò)采集電路2和控制 電路3后形成電流閉環(huán)。位移傳感器11檢測(cè)的轉(zhuǎn)子位移值經(jīng)過(guò)采集電路2和控制電路3 后在對(duì)應(yīng)算法下形成位置閉環(huán)得到基本控制量和交叉反饋量。同時(shí)，控制電路3接受內(nèi) 框架、外框架的速度和位置值，在DSP模塊31抑制動(dòng)框架效應(yīng)的算法下得到補(bǔ)償框架
9轉(zhuǎn)動(dòng)的前饋補(bǔ)償量，加上位置閉環(huán)控制算法后的量值得到總控制量，驅(qū)動(dòng)功放模紫12 輸出控制電流使磁軸承10產(chǎn)生電磁力，實(shí)現(xiàn)陀螺轉(zhuǎn)子S穩(wěn)定、高精度懸浮控制。
如圖3所示，為本發(fā)明的FPGA模塊32的程序流程，F(xiàn)PGA模塊32完成加載配置信 息后并行工作，同時(shí)進(jìn)行6項(xiàng)任務(wù)(a)轉(zhuǎn)速測(cè)量。根據(jù)系統(tǒng)分頻時(shí)鐘，對(duì)轉(zhuǎn)速信號(hào) 進(jìn)行計(jì)數(shù)，用16位除法器將計(jì)數(shù)值除以16,得到轉(zhuǎn)速值；(b) PWM信號(hào)輸浙。根據(jù)DSP 模塊31通過(guò)總線(xiàn)傳來(lái)的總控制量，計(jì)算占空比，加上死區(qū)時(shí)間，再根據(jù)過(guò)流保護(hù)的原 則限制占空比小于90%，形成PWM信號(hào)輸出；(c)控制A/D模塊42。以7kHz定時(shí)啟動(dòng) A/D模塊42，采樣各個(gè)通道的數(shù)據(jù)，得到陀螺轉(zhuǎn)子8位移值和電流值，再將結(jié)果平均濾 波后發(fā)送給DSP模塊31; (d)控制D/A模塊41。以10kHz的頻率啟動(dòng)D/A模塊41，向 框架控制系統(tǒng)5發(fā)送陀螺轉(zhuǎn)子8位移值和電流值；(e)總線(xiàn)控制。在總線(xiàn)上輸出數(shù)據(jù) 和地址信號(hào)，首先實(shí)現(xiàn)與DSP模塊31的通訊，發(fā)送轉(zhuǎn)子位移值和電流值，并接受DSP 模塊31計(jì)算的總控制量；其次向FLASH33、 SRAM34讀取和發(fā)送數(shù)據(jù)，包括運(yùn)算和控制 中的臨時(shí)數(shù)據(jù)、系統(tǒng)啟動(dòng)時(shí)間、啟動(dòng)后達(dá)到的最高轉(zhuǎn)速與框架最大轉(zhuǎn)速情況。(f)數(shù) 據(jù)采集。根據(jù)上位機(jī)1傳來(lái)的命令，對(duì)數(shù)據(jù)按照格式打包，加上幀頭和幀尾，并啟動(dòng)USB 模塊21，通過(guò)USB21模塊將打包好的數(shù)據(jù)傳送給上位機(jī)1。
如圖4所示，為本發(fā)明的DSP程序流程，控制算法都在DSP模塊中完成。DSP開(kāi)始 工作后，首先進(jìn)行初始化工作，然后進(jìn)入定時(shí)中斷等待時(shí)間，如果有定時(shí)中斷啟動(dòng)則進(jìn) 入服務(wù)程序調(diào)用相關(guān)算法。首先讀取總線(xiàn)上傳來(lái)的位移值、電流值、轉(zhuǎn)速和框架位置、 速度值，根據(jù)設(shè)定的參考中心值求取位移偏差值、電流偏差值；輸入位移偏差值，調(diào)用 基本控制算法計(jì)算基本控制量；輸入轉(zhuǎn)速值，調(diào)用交叉反饋算法計(jì)算不同轉(zhuǎn)速下的交叉 反饋量；輸入框架位置、速度信號(hào)，調(diào)用前饋控制算法對(duì)框架轉(zhuǎn)動(dòng)引起的轉(zhuǎn)子位移跳動(dòng) 量進(jìn)行補(bǔ)償計(jì)算得到前饋補(bǔ)償量；根據(jù)電流環(huán)的反饋將基本控制量、交叉反饋量和前饋 補(bǔ)償量合成為總控制量，并根據(jù)占空比不超過(guò)90%的原則將控制量限幅在2000;隨后判 斷上位機(jī)是否要求修改控制量，如果需要?jiǎng)t更新執(zhí)行控制算法參數(shù)；最后完成向FPGA 模塊發(fā)送總控制量，便于其實(shí)現(xiàn)控制、數(shù)據(jù)采集和在線(xiàn)監(jiān)測(cè)功能。
本發(fā)明的基本控制算法使用改進(jìn)型的分散PID算法，即積分分離和不完全微分PID 算法。其傳遞函數(shù)為<formula>formula see original document page 10</formula>
其中，A;為比例系數(shù)，n為積分系數(shù)，r。為微分系數(shù)，7",為加入到微分環(huán)節(jié)中的慣性環(huán)節(jié)的時(shí)間常數(shù)。
本發(fā)明使用的交叉反饋算法公式如下<formula>formula see original document page 11</formula>
其中，/^為交叉反饋在A端X軸上的分量，A,、 A,、 /^依次類(lèi)推；夂為交叉反饋抑
制進(jìn)動(dòng)的系數(shù)、&為交叉反饋抑制章動(dòng)的系數(shù)；力z為A端X軸向位移量低通濾波的結(jié)果，
A〃、 Iffi、 義朋、力工、力"、J>i、 》w依次類(lèi)推。
本發(fā)明使用前饋控制算法的公式為-4 /m
其中，G為采用的前饋環(huán)節(jié)，厶為電磁鐵中心到轉(zhuǎn)子中心的水平距離、A為電流剛 度、t為功放直流放大倍數(shù)，^為磁軸承的轉(zhuǎn)子角動(dòng)量。
如圖5所示，為陀螺轉(zhuǎn)子示意圖，陀螺轉(zhuǎn)子8分為A、 B兩端，A端有一對(duì)沿徑向正 交放置磁軸承IO和位移傳感器11，且后者在前者的外側(cè)；陀螺轉(zhuǎn)子8的B端配置與A 端完全對(duì)稱(chēng)。
如圖6所示，為框架控制系統(tǒng)5示意圖，框架控制系統(tǒng)5包含驅(qū)動(dòng)、數(shù)據(jù)接口、通 訊模塊和控制器四個(gè)部分?？刂破骺刂乞?qū)動(dòng)輸出內(nèi)框架、外框架控制信號(hào)，通過(guò)數(shù)據(jù)接 口接受陀螺轉(zhuǎn)子信號(hào)和發(fā)送框架信號(hào)，并通過(guò)通訊模塊與磁軸承控制系統(tǒng)的DSP模塊31 通訊。
如圖7、8所示，為本發(fā)明的DSP模塊31和FPGA模塊32控制模塊的主控芯片。DSP31 采用選用TI公司的.TMS320VC33芯片，主頻最高可達(dá)到150MHz,字長(zhǎng)為32位，擴(kuò)展精 度為40位。FPGA模塊32的硬件部分選用Xilinx的Spartan-3系列XC3S400芯片，此 芯片集成40萬(wàn)門(mén)電路，滿(mǎn)足管理控制外設(shè)所需的資源，1/0端口供電電壓為3.3V，內(nèi) 核供電電壓為1.2V，采用JTAG下載方式。
如圖9所示，為本發(fā)明的電流傳感器接口電路，通過(guò)調(diào)節(jié)電位器阻值，改變信號(hào)的 放大倍數(shù)和電壓偏移量，實(shí)現(xiàn)信號(hào)的調(diào)零調(diào)偏，將信號(hào)范圍整理進(jìn)入A/D模塊電壓范圍。 調(diào)理電路功放選用i5V供電的TLC2254，并組成有源二階低通電路對(duì)信號(hào)濾波，截止頻 率為5kHz，由壓差為0.2V的1N5817組成過(guò)壓保護(hù)電路，限制輸入量在A/D模塊范圍之 內(nèi)。如圖10所示，.為本發(fā)明的位移傳感器接曰電路，該龜路實(shí)現(xiàn)對(duì)位移電禍流傳感器' 傳送來(lái)的信號(hào)進(jìn)行調(diào)理。其工作原理與電流傳感器接口電路相同，選擇TLC2254構(gòu)成調(diào) 理和濾波電路，1N5817組成過(guò)壓保護(hù)電路。
如圖11所示，為本發(fā)明的轉(zhuǎn)速測(cè)量電路，檢測(cè)轉(zhuǎn)速值。轉(zhuǎn)速值經(jīng)過(guò)高速光耦隔離 驅(qū)動(dòng)，在斯密特觸發(fā)器74HC14的觸發(fā)下形成標(biāo)準(zhǔn)方波進(jìn).入.,FPGA模塊。高速。光耦選用TI 的6N137，最高開(kāi)關(guān)時(shí)間為75ns。
如圖12所示，為本發(fā)明的A/D轉(zhuǎn)換電路。A/D轉(zhuǎn)換芯片選用TI公司的AD7938，該 芯片精度為12位，并行輸出，可8通道同時(shí)采樣。選用兩片AD7938,輸入有16通道， 單通道采樣率為183kHz，滿(mǎn)足DGMSCMG軸承控制所需采樣率(10KHz)的需求。A/D芯片 輸出電壓選用3.3V，省去與FPGA連接時(shí)所需的電平轉(zhuǎn)換電路。
如圖13所示，為本發(fā)明的D/A電路，實(shí)現(xiàn)向框架提供前饋所需信息的功能。DA芯 片采用TI公司的TLV5614。 TLV5614基準(zhǔn)電壓由超精密電源芯片MAX6126提供，其輸出 電壓精度為0. 001V。
如圖14所示，為本發(fā)明的RS232接口、 USB接口，該電路實(shí)現(xiàn)FPGA模塊與上位機(jī) 通訊。RS232的芯片選用MAX232，采用+5V供電。USB芯片選用FT245BM,在內(nèi)部硬件邏 輯的作用下實(shí)現(xiàn)USB串行與并行數(shù)據(jù)格式的雙向轉(zhuǎn)換。上位機(jī)通過(guò)USB接口與FT245BM 進(jìn)行數(shù)據(jù)交換，F(xiàn)T245BM則通過(guò)串行方式與下位控制器通信。本系統(tǒng)用FPGA模塊控制 FT245BM握手信號(hào)實(shí)現(xiàn)USB芯片上位機(jī)數(shù)據(jù)傳輸。
如圖15所示，為本發(fā)明的數(shù)據(jù)采集與監(jiān)測(cè)流程圖，在啟用數(shù)據(jù)采集與監(jiān)測(cè)之后， 按照流程圖進(jìn)行數(shù)據(jù)采集
(1) 在上位機(jī)中設(shè)定串口通道號(hào)和存儲(chǔ)的文件夾與文件名稱(chēng)。上位機(jī)和USB接口 通過(guò)USB線(xiàn)或串口線(xiàn)連接。如果上位機(jī)通過(guò)USB線(xiàn)與控制系統(tǒng)連接，則設(shè)置虛擬串口將 連接的USB 口設(shè)定為串口通道3;如果上位機(jī)通過(guò)串口線(xiàn)與控制系統(tǒng)連接，則設(shè)置為串 口通道1。本軟件設(shè)定的默認(rèn)文件夾在安裝文件夾下，默認(rèn)為按照日期形成文件名為"年 -月-日-時(shí)"的.txt文件。將數(shù)據(jù)以矩陣形式記錄，按照采樣時(shí)間順序依次以列向量連 續(xù)記錄，矩陣的行向量數(shù)據(jù)中間以2個(gè)空格隔開(kāi)，分別為轉(zhuǎn)子的位移值、電流值、控制 器輸出值和交叉反饋計(jì)算值共4組數(shù)據(jù)，每組對(duì)應(yīng)徑向的AX、 AY、 BX、 BY端和軸向Z 端的5個(gè)數(shù)據(jù)，共20個(gè)。
(2) 在FPGA模塊中進(jìn)行參數(shù)初始化，包括開(kāi)辟并清空FPGA模塊中的臨時(shí)存儲(chǔ)區(qū) 域，關(guān)聯(lián)需要存儲(chǔ)的變量到存儲(chǔ)區(qū)域中；設(shè)定采樣參數(shù)，為設(shè)定采集數(shù)據(jù)的采樣頻率。 采樣頻率在7kHz 100kHz之間最低值是根據(jù)奈奎斯特采樣定律選定的有效采樣頻率，而過(guò)高的采樣頻率會(huì)擠占控制器的運(yùn)算時(shí)間。
(3) FPGA模塊進(jìn)行數(shù)據(jù)采集工作。FPGA模塊分別采集A、 B端各自的x、 y軸向與 z軸的位移、電流值共10路信號(hào)，每一路為16bit;采集當(dāng)前轉(zhuǎn)速值有一路，為8bit; 采集控制器中的控制器數(shù)字輸出量共5路，分別為16bit;采集交叉反饋的低通和高通 為2路，分別為16bit。數(shù)據(jù)存入數(shù)據(jù)暫存區(qū)，按照時(shí)間順序依次編排。-
(4) 在FPGA模塊中，采集的數(shù)據(jù)進(jìn)行打包處理。對(duì)存儲(chǔ)區(qū)的數(shù)據(jù)按照先入先出的 原則加上幀頭幀尾；有效數(shù)據(jù)總共為488bit,幀頭為從時(shí)間開(kāi)始的幀數(shù)編號(hào)和鑒別幀有 效的開(kāi)始位，為16bit。幀尾為幀結(jié)束位和校驗(yàn)和位，包括32位。
(5) FPGA模塊驅(qū)動(dòng)USB接口正常工作，以時(shí)間順序、串行方式向上位機(jī)發(fā)送經(jīng)過(guò) 整理之后的數(shù)據(jù)；
(6) 上位機(jī)通過(guò)串口調(diào)試工具接收數(shù)據(jù)，并按照設(shè)定的文件夾路徑和文件名稱(chēng)， 以規(guī)定的格式存儲(chǔ)數(shù)據(jù)；
(7) 在上位機(jī)中，可以對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)顯示有"波形顯示"和"數(shù)字顯示"兩 種，還可以顯示經(jīng)過(guò)分析算法之后的波形情況，有"FFT變換"和"李沙育圖形"兩種。
(7.1)"波形顯示"將選擇的通道值以波形的形式顯示出來(lái)，反映了陀螺轉(zhuǎn)子當(dāng)前時(shí) 刻的位置情況；(7.2)"數(shù)字顯示"將控制器中的數(shù)字變量在數(shù)字顯示框中顯示，可 以顯示"控制器輸出量"和"交叉反饋量"兩項(xiàng)。控制器輸出量無(wú)單位，顯示為控制器 中計(jì)算的量值，為整型6個(gè)數(shù)字；交叉反饋量與控制器輸出量枏伺-顯示。(7.3) "FFT 變換"在波形顯示窗口附加顯示快速傅立葉變換。通過(guò)快速傅立葉變換，可以看到指定 通道的頻率組成，及每個(gè)頻率所占的分貝數(shù)大小。(7.4)"李沙育圖形"顯示轉(zhuǎn)子A 端或者B端的位移情況，選擇顯示A端時(shí)，則將AX通道的波形數(shù)據(jù)作為波形顯示的X 軸分量，而將AY通道的波形數(shù)據(jù)作為波形顯示的Y軸分量。反映了當(dāng)前時(shí)刻陀螺轉(zhuǎn)子A 端整體的位置情況。對(duì)于B端情況塊此類(lèi)推。 —
如圖16，為本發(fā)明的在線(xiàn)修改的設(shè)計(jì)流程圖，實(shí)現(xiàn)修改DSP控制算法中的量值，達(dá) 到實(shí)時(shí)改變控制算法的目的。
(1) 流程功能開(kāi)始，設(shè)定串口屬性，包括上位機(jī)與控制器連接對(duì)應(yīng)的串口，選擇 "函l"或者"coni2"，設(shè)定波特率，有4800、 9600、 19200bit/s三種。
(2) 操作的控制量包括交叉高通值、交叉低通值、比例系數(shù)、微分系數(shù)、積分系 數(shù)這5項(xiàng)，上述控制量值在DSP中對(duì)應(yīng)依次遞增的地址空間，根據(jù)上位機(jī)發(fā)送來(lái)的地址 即可識(shí)別不同的控制量；
(3) 上位機(jī)顯示選中的控制量之后，通過(guò)查詢(xún)功能，將選中的控制量發(fā)送給FPGA模塊，F(xiàn)PGA模塊再將此控制量在DSP算法中的值提取并返回給上位機(jī);'則在文本框中顯 示選中的控制量當(dāng)前值。
(4) 上位機(jī)如果修改當(dāng)前控制量，則將此控制量的名稱(chēng)與修改的值發(fā)送給FPGA模 塊，并且加入校驗(yàn)和。FPGA模塊在校驗(yàn)正確之后，將修改后的值通過(guò)總線(xiàn)發(fā)送給DSP修 改其算法中的值，實(shí)現(xiàn)改變控制算法，修改算法在線(xiàn)調(diào)試系統(tǒng)的目的。修改腔制量只有 -1和+1兩個(gè)選擇，即將選中的控制量進(jìn)行加、減一個(gè)單位值。
(5) 上位機(jī)中有可以繼續(xù)操作和退出的功能。繼續(xù)操作可以重復(fù)顯示控制值和修 改控制值，或者選擇新的控制量進(jìn)行操作。退出將退出在線(xiàn)修改系統(tǒng)。
本發(fā)明雖為雙框架磁懸浮控制力矩陀螺磁懸浮軸承控制系統(tǒng)，但也可以作為一種通 用的控制器，應(yīng)用者可以根據(jù)其特殊的應(yīng)用領(lǐng)域通過(guò)修改軟件來(lái)靈活方便地實(shí)現(xiàn)其功 能。
本發(fā)明說(shuō)明書(shū)中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
1權(quán)利要求
1、一種集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)，其特征在于由控制電路(3)、采集電路(4)和通訊接口(2)、上位機(jī)(1)構(gòu)成，其中，控制電路(3)包括DSP模塊(31)、FPGA模塊(32)、Flash(33)、SRAM(34)、轉(zhuǎn)速測(cè)量模塊(35)和晶振(36)；采集電路(4)包括D/A模塊(41)、A/D模塊(42)、雙框架轉(zhuǎn)速/位置接口電路(43)、位移傳感器接口電路(44)和電流傳感器接口電路(45)；通訊接口(2)包括USB接口(21)、RS232(22)和SPI接口(23)(a)在控制電路(3)中FPGA模塊(32)接收A/D模塊(42)的電流值、位移值、內(nèi)外兩個(gè)框架各自的轉(zhuǎn)速和位置值，通過(guò)總線(xiàn)與DSP模塊(31)連接，交換控制過(guò)程中上述各數(shù)據(jù)量；接收轉(zhuǎn)速測(cè)量模塊(35)對(duì)霍爾傳感器(9)傳送的轉(zhuǎn)速信號(hào)經(jīng)過(guò)濾波整形后的轉(zhuǎn)速值，同時(shí)向D/A模塊(41)發(fā)送磁軸承的控制量；FPGA模塊(32)與FLASH(33)和SRAM(34)之間通過(guò)數(shù)據(jù)和地址總線(xiàn)連接，交換需要存儲(chǔ)的數(shù)據(jù)；FPGA模塊(32)接收由DSP模塊(31)對(duì)晶振(36)倍頻后的時(shí)鐘信號(hào)，并提供時(shí)鐘源給A/D模塊(42)；DSP模塊(31)根據(jù)FPGA模塊(32)送來(lái)的電流值、位移值、轉(zhuǎn)速值、內(nèi)外兩個(gè)框架各自的轉(zhuǎn)速和位置值，分別采用基本控制算法、交叉反饋算法和前饋控制算法計(jì)算總控制量，并傳回給FPGA模塊(32)，同時(shí)根據(jù)需要在線(xiàn)修改上述各控制算法中的參數(shù)；FPGA模塊(32)根據(jù)總控制量輸出PWM信號(hào)，驅(qū)動(dòng)功放模塊(12)產(chǎn)生控制電流，實(shí)現(xiàn)陀螺轉(zhuǎn)子(8)穩(wěn)定懸浮；(b)在采集電路(4)中A/D模塊(42)接收電流傳感器接口電路(45)調(diào)理的電流值，接收位移傳感器接口電路(44)調(diào)理的位移值，接收雙框架轉(zhuǎn)速/位置接口電路(43)調(diào)理的內(nèi)外兩個(gè)框架各自的位置和轉(zhuǎn)速值；D/A模塊(41)接收FPGA模塊(32)發(fā)送的陀螺轉(zhuǎn)子(8)信息，并發(fā)送給框架控制系統(tǒng)(5)；(c)在通訊接口(2)中USB接口(21)和RS232(22)與FPGA模塊(32)通過(guò)雙向工作的總線(xiàn)實(shí)現(xiàn)與上位機(jī)(1)之間的數(shù)據(jù)交換；SPI接口(23)在DSP模塊(31)控制下向框架控制系統(tǒng)(5)發(fā)送陀螺轉(zhuǎn)子(8)的轉(zhuǎn)動(dòng)信息，并接收補(bǔ)償內(nèi)外兩個(gè)框架不平衡振動(dòng)各自的控制量。
2、根據(jù)權(quán)利要求1所述的集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)，其 特征在于所述的DSP模塊(31)首先根據(jù)位移參考中心值及電流參考值求取位移偏差 值、電流偏差值，調(diào)用基本控制算法計(jì)算基本控制量；根據(jù)轉(zhuǎn)速值調(diào)用交叉反饋算法計(jì)算交叉反饋量；根據(jù)內(nèi)外兩個(gè)框架各自的速度、位置值采用前饋控制算法對(duì)框架轉(zhuǎn)動(dòng)引' 起的轉(zhuǎn)子位移跳動(dòng)量計(jì)算前饋補(bǔ)償量；將基本控制量、交叉反饋量和前饋補(bǔ)償量合成為 總控制量，并做限幅處理，再傳回給FPGA模塊(32);同時(shí)根據(jù)上位機(jī)(1)的需要在線(xiàn)修改控制算法中的參數(shù)。
3、 根據(jù)權(quán)利要求1所述的集成化的雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)， 其特征在于磁軸承控制系統(tǒng)與框架控制系統(tǒng)(5)之間采取兩套通訊回路FPGA模塊(32)利用D/A模塊(41)發(fā)送和A/D模塊(42)接收的功能，相互通訊已轉(zhuǎn)成模擬量 的陀螺轉(zhuǎn)子(8)位移量與內(nèi)外兩個(gè)框架位置、轉(zhuǎn)速值；SPI接口 (23)連接DSP模塊(31) 的SPI同歩串口，采用RS422差分傳輸協(xié)議，與框架控制系統(tǒng)(5)之間傳送數(shù)字控制 量，實(shí)現(xiàn)系統(tǒng)數(shù)字通訊接口的擴(kuò)展和對(duì)外界噪聲的隔離功能。
4、 根據(jù)權(quán)利要求書(shū)1所述的集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)， 其特征在于所述的上位機(jī)(1)以串行方式接收由FPGA模塊(32) 、 USB模塊(21) 構(gòu)成的數(shù)據(jù)采集功能部分發(fā)送的磁軸承位移、電流和控制量數(shù)據(jù)，采用普通的串口調(diào)試 工具即可實(shí)現(xiàn)在線(xiàn)監(jiān)測(cè)和釆集功能；上位機(jī)(1)對(duì)DSP模塊(31)中需要修改的算法 參數(shù)編寫(xiě)地址，形成串口通訊協(xié)議，通過(guò)RS232 (22)采用串口方式査詢(xún)與修改控制參 數(shù)，包括基本控制器中的比例、積分和微分量，以及交叉反饋算法中低通和高通截止頻 率與交叉反饋比例系數(shù)。
5、 根據(jù)權(quán)利要求1所述的集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)，其 特征在于所述的DSP模塊(31) 、 FPGA模塊(32)和A/D模塊(42)只用一個(gè)固定的 晶振(36)做外部時(shí)鐘源，其中，DSP模塊(31)的內(nèi)部鎖相環(huán)將外部時(shí)鐘倍頻后輸出 成為系統(tǒng)時(shí)鐘，提供給FPGA模塊(32)成為其時(shí)鐘源，A/D模塊(42)的時(shí)鐘由FPGA 模塊(32)時(shí)鐘分頻得到。
全文摘要
一種集成化雙框架磁懸浮控制力矩陀螺磁軸承控制系統(tǒng)，包括控制電路、采集電路和通訊接口，控制電路包括FPGA模塊，DSP模塊等；采集電路包括電流、位移傳感器接口電路，雙框架轉(zhuǎn)速/位置接口電路，A/D模塊，D/A模塊；通訊接口包括USB接口，RS232，及SPI接口，系統(tǒng)的控制電路接收采集電路處理的陀螺轉(zhuǎn)子信號(hào)，控制其穩(wěn)定懸浮，把控制量通過(guò)通訊接口傳送到上位機(jī)，在上位機(jī)控制下，實(shí)現(xiàn)對(duì)陀螺轉(zhuǎn)子懸浮情況的在線(xiàn)監(jiān)測(cè)和數(shù)據(jù)采集，并且對(duì)控制參數(shù)在線(xiàn)修改。本發(fā)明能有效通訊高精度控制時(shí)所需的內(nèi)框架、外框架轉(zhuǎn)動(dòng)信號(hào)，實(shí)現(xiàn)了控制系統(tǒng)與測(cè)控系統(tǒng)的集成化設(shè)計(jì)，滿(mǎn)足數(shù)據(jù)采集和在線(xiàn)監(jiān)控的速度和精度要求。
文檔編號(hào)F16C32/04GK101599670SQ20091008571
公開(kāi)日2009年12月9日 申請(qǐng)日期2009年5月27日 優(yōu)先權(quán)日2009年5月27日
發(fā)明者力 丁, 房建成, 燦 王, 王英廣, 鄭世強(qiáng), 冬 陳 申請(qǐng)人:北京航空航天大學(xué)