基于分叉納米線的多端量子調(diào)控器件的制備方法
【專利摘要】一種基于分叉納米線的多端量子調(diào)控器件的制備方法，包括如下步驟：步驟1：取一Si襯底，該Si襯底的表面存在自然形成的二氧化硅薄層；步驟2：對Si襯底進行清洗；步驟3：采用自催化的方法，在二氧化硅層上生長GaAs納米線，對該GaAs納米線選擇性進行N型或P型摻雜；步驟4：采用高As壓處理消耗GaAs納米線頂端的Ga液滴，抑制GaAs納米線的頂端VLS生長；步驟5：在低As壓的環(huán)境中，在GaAs納米線的側(cè)壁上低速淀積InAs量子點；步驟6：在InAs量子點上生長GaAs層，形成分叉結(jié)構(gòu)基片；步驟7：在分叉結(jié)構(gòu)基片上覆蓋AlGaAs勢壘層；步驟8：在AlGaAs勢壘層的表面生長GaAs保護層，進行工藝制備形成可調(diào)控多端量子器件，完成制備。
【專利說明】基于分叉納米線的多端量子調(diào)控器件的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體材料與器件【技術(shù)領(lǐng)域】，涉及一種基于分叉納米線的多端量子調(diào)控器件的制備方法。
【背景技術(shù)】
[0002]半導(dǎo)體自組織量子點因其具有“類原子”特性，是目前量子物理和量子信息器件研究最重要的固態(tài)量子結(jié)構(gòu)之一?；诹孔狱c的高品質(zhì)單光子的發(fā)射、讀取、操縱、存儲以及并行計算等是熱點研究方向。而單量子點的可控制備(如精確定位、有序擴展、與光學(xué)諧振腔耦合等)并實現(xiàn)可調(diào)控的光電器件的制備是目前面臨的挑戰(zhàn)性問題。
[0003]采用傳統(tǒng)S-K模式生長的量子點存在位置隨機性的問題而影響其與微腔的有效耦合，圖形法生長量子點中，其傳統(tǒng)的圖形化襯底均是通過電子束光刻的技術(shù)實現(xiàn)的，不可避免的機械應(yīng)力性非復(fù)合中心導(dǎo)致目前所獲得的定位量子點存在發(fā)光效率低、光譜半寬過大的問題。采用分子束外延生長自催化生長的II1-V族納米線及其納米光電器件研究成為新型納米光電器件和量子信息研究領(lǐng)域的熱點。將量子點與納米線結(jié)合，不僅能夠極大地改善量子點光電特征，產(chǎn)生新奇量子效應(yīng)，而且在一定程度上實現(xiàn)了對量子點的定位。
[0004]然而，自催化生長的納米線量子點結(jié)構(gòu)由于界面結(jié)合能的差異，很難將量子點垂直嵌入納米線中，不可避免的應(yīng)力導(dǎo)致分叉納米線的形成而影響發(fā)光效率。因而克服圖形法制備量子點光電性質(zhì)有限的局限性，提出新型的可控的結(jié)構(gòu)，避免繁瑣的制備工藝實現(xiàn)隔離單個量子點的制備，同時有效地實現(xiàn)納米線與量子點的結(jié)合與電調(diào)控，具有很重要的理論研究與實踐應(yīng)用的價值。
[0005]另一方面，Si基互聯(lián)光電器件的研究也進入一個瓶頸。通過納米線的異質(zhì)兼容優(yōu)勢，將Si基與三五族光電器件結(jié)合起來，為將來的Si基網(wǎng)絡(luò)集成系統(tǒng)掀開了嶄新的篇章。

【發(fā)明內(nèi)容】

[0006]為解決上述的一個或多個問題，本發(fā)明的目的在于提供一種基于分叉納米線的多端量子調(diào)控器件的制備方法，它的制備工藝簡單，結(jié)構(gòu)新穎可控，易隔離出單個量子點，并提供了 Si基量子網(wǎng)絡(luò)集成系統(tǒng)的一種實現(xiàn)方案。
[0007]本發(fā)明提供一種基于分叉納米線的多端量子調(diào)控器件的制備方法，包括如下步驟:
[0008]步驟1:取一 Si襯底，該Si襯底的表面存在自然形成的二氧化硅薄層；
[0009]步驟2:對Si襯底進行清洗；
[0010]步驟3:采用自催化的方法,在二氧化娃層上生長GaAs納米線,對該GaAs納米線選擇性進行N型或P型摻雜；
[0011]步驟4:采用高As壓處理消耗GaAs納米線頂端的Ga液滴，抑制GaAs納米線的頂端VLS生長；
[0012]步驟5:在低As壓的環(huán)境中,在GaAs納米線的側(cè)壁上低速淀積InAs量子點；[0013]步驟6:在InAs量子點上生長GaAs層，形成分叉結(jié)構(gòu)基片；
[0014]步驟7:在分叉結(jié)構(gòu)基片上覆蓋AlGaAs勢壘層；
[0015]步驟8:在AlGaAs勢壘層的表面生長GaAs保護層，進行工藝制備形成可調(diào)控多端量子器件，完成制備。
[0016]從上述技術(shù)方案可以看出，本發(fā)明制備納米線量子點多端量子調(diào)控器件具有以下有益效果:
[0017](I)本發(fā)明采用自催化方法形成分叉納米線量子點結(jié)構(gòu)，其密度與位置均能定量的控制，可以實現(xiàn)單根分叉納米線上生長單個量子點，避免了傳統(tǒng)制備量子器件過程中繁瑣的隔離工藝。
[0018](2)本發(fā)明將量子點與具有二維限制作用的納米線結(jié)合起來，對載流子具有更好的三維限制作用，預(yù)示更好的光電學(xué)性質(zhì)。
[0019](3)本發(fā)明在MBE中利用自催化生長納米線的成熟技術(shù)，具有流程簡單、重復(fù)性高的優(yōu)點，同時納米線的特征尺寸均勻，具備大規(guī)模制備量子器件的可能；
[0020](4)這種分叉納米線量子點是生長在Si襯底上的，這為實現(xiàn)Si基光子互聯(lián)、波導(dǎo)耦合等量子器件提供了新思路:通過控制分叉點位置實現(xiàn)多通道量子器件，在量子點周圍摻雜實現(xiàn)多端調(diào)控量子電學(xué)器件等等。
【專利附圖】

【附圖說明】
[0021]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細(xì)說明，其中:
[0022]圖1為本發(fā)明的制備流程圖；
[0023]圖2為采用本方法生長的納米線結(jié)構(gòu)示意圖；
[0024]圖3為采用本方法的進行工藝制備的量子多端器件的結(jié)構(gòu)示意圖。
【具體實施方式】
[0025]需要說明的是，在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。附圖中未繪示或描述的實現(xiàn)方式，為所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員所知的形式。另外，雖然本文可提供包含特定值的參數(shù)的示范，但應(yīng)了解，參數(shù)無需確切等于相應(yīng)的值，而是可在可接受的誤差容限或設(shè)計約束內(nèi)近似于相應(yīng)的值。此外，以下實施例中提到的方向用語，例如“上”、“下”、“前”、“后”、“左”、“右”等，僅是參考附圖的方向。因此，使用的方向用語是用來說明并非用來限制本發(fā)明。
[0026]在本發(fā)明的一個示例性實施例中，提供了一種基于分叉納米線的多端量子調(diào)控器件的制備方法。如圖1和圖2所示，本實施例包括如下步驟:
[0027]步驟1:取一 Si襯底1，該Si襯底I的表面存在自然形成的二氧化硅薄層2。需要說明的是，該Si襯底I的材料為Si (001)或Si (111)。表面的二氧化硅薄層2的形成方式有多種，一為Si襯底I自然氧化形成的，一為濺射或蒸發(fā)后用HF浸泡形成的?；驹瓌t為能夠控制該二氧化硅薄層2的厚度并保證表面存在一些孔洞，此處所采用的二氧化硅薄層2厚度在IOnm左右。
[0028]步驟2:對Si襯底I進行清洗，清洗所采用的有機試劑依次是三氯乙烯、丙酮、無水乙醇,清洗過程包括水煮并超聲各5min，清洗后使用氮氣吹干。
[0029]步驟3:采用自催化的方法，在二氧化硅層2上生長GaAs納米線3，對該GaAs納米線3選擇性進行N型或P型摻雜。
[0030]需要說明的是，首先，為去除表面的雜質(zhì)分子，需將清洗后的Si襯底I放入MBE真空系統(tǒng)中，經(jīng)過烘烤、除氣以及生長前的進一步高溫處理。具體如下:將Si襯底I置于190°C的環(huán)境中烘烤2小時，主要在于去除表面的水汽成分；將Si襯底I置于420°C的環(huán)境中進一步除氣處理，除氣的標(biāo)準(zhǔn)為Si襯底I周圍的真空度降到2.5E-7Torr以下，主要為去除Si襯底I吸附的雜質(zhì)分子，所需時間大致為2小時；對Si襯底I進行700°C的高溫IOmin處理，該步驟對于GaAs納米線3的成核至關(guān)重要，主要目的在于去除二氧化硅層2表面孔洞中的S1-O鍵，形成后續(xù)Ga液滴4成核點。
[0031]其次，關(guān)閉As擋板，在低As的環(huán)境中淀積若干量的Ga液滴4 ;打開As與Ga源擋板，進行GaAs納米線3的生長。該GaAs納米線3主要采用VLS自催化方式生長，催化煤質(zhì)為Ga液滴4。該GaAs納米線3的生長溫度在600-670°C左右，依賴于GaAs材料的共晶固融點溫度；生長時間控制在60-90min ;生長速率為0.275ML / s，V / III為20，典型長度在4-7um，直徑約為200-300nm。其中，摻雜的設(shè)計一是為了給之后敘述的InAs量子點5提供電子/空穴庫，進行電荷調(diào)控；二是為了制備歐姆接觸，與電極連接。N型的摻雜劑為Si，P型的摻雜劑為Be，摻雜濃度為2E17-5E18，摻雜類型可為梯度摻雜或者delta摻雜。
[0032]步驟4:采用高As壓處理消耗GaAs納米線3頂端的Ga液滴4,抑制GaAs納米線3的頂端VLS生長。目的為抑制以Ga液滴4為催化劑的VLS生長模式繼續(xù)往頂端生長，處理時間主要以頂端殘余Ga液滴4完全消耗成為GaAs為準(zhǔn)。
[0033]步驟5:在低As壓的環(huán)境中，在GaAs納米線3的側(cè)壁上低速淀積InAs量子點5，該InAs量子點5的生長溫度為500°C，生長時間為5_10min ;生長速率為0.005ML / S。需要說明的是，由于界面能的差異，InAs材料更多在GaAs納米線3的側(cè)壁遷移、擴散、集聚、成核，形成InAs量子點5。此分叉結(jié)構(gòu)基片6具有一定的應(yīng)力分布。通過控制淀積InAs量子點5的溫度以及淀積量，可以有效地控制分叉的數(shù)量。
[0034]步驟6:在InAs量子點5上生長GaAs層，形成分叉結(jié)構(gòu)基片6，其中，分叉結(jié)構(gòu)基片6中分叉的長度一般為1-3 μ m,生長時間控制在10-20min，生長速率仍為0.275ML / s,砷壓從5E-7Torr上升到8E_6Torr (20倍)。需要說明的是，由于InAs量子點5淀積處存在應(yīng)力使Ga液滴集聚，導(dǎo)致側(cè)壁優(yōu)先生長，形成分叉GaAs納米線，而InAs量子點5正好位于分叉結(jié)構(gòu)基片6中的兩根GaAs納米線的分支點上。
[0035]步驟7:在分叉結(jié)構(gòu)基片6上覆蓋AlGaAs勢壘層7，其中AlGaAs勢壘層7采用的是高溫高砷壓，使其充分遷移，形成良好的勢壘結(jié)構(gòu)并隔絕表面態(tài)對InAs量子點5的影響。
[0036]步驟8:在AlGaAs勢壘層7的表面生長GaAs保護層8，進行工藝制備形成可調(diào)控多端量子器件，完成制備。其中GaAs保護層8的生長溫度為670V ;生長時間為IOmin ;生長速率與GaAs納米線3 —致，其作用是保護其表面使其不受氧化影響。其中進行工藝制備的過程包括:納米線的轉(zhuǎn)移、光刻掩膜、N型P型接觸電極制備、封裝引線等。
[0037]參考圖3，進行工藝制備成量子多端器件圖3a_e，如Si基單光子、多光子發(fā)射器件，Si基單電子晶體管，Si基電荷調(diào)控器件(FET，Spin-FET)等。
[0038]首先，無需工藝加工的基片可用以Si基單光子、多光子發(fā)射器件，如圖3 (a)-(e)所示，InAs量子點5與分叉納米微腔結(jié)合，具有很高的發(fā)射效率。其次，可以在INAs量子點5下5-20nm進行N型或P型體摻雜，為InAs量子點5提供電子、空穴的電荷庫，用以量子信息的存儲，如圖3(b)所示。也可在三端進行電極制備，形成電調(diào)控器件，如圖3(c)-(d)所示。其實(d)為與ニ維電子氣相結(jié)合的電荷調(diào)控器件。
[0039]需要說明的是，其エ藝制備過程包括:納米線的轉(zhuǎn)移、光刻掩膜、N型P型接觸電極制備、封裝引線等。轉(zhuǎn)移的襯底可以是Si，也可以是GaAs。光刻掩膜沒有嚴(yán)格的要求，只需大于50微米足夠壓焊便好。N型電極所需的材料是Au/Ge / Ni，而P型電極一般采用Ti /Au 或 Pt / Au。
[0040]至此，制備過程介紹完畢。
[0041]本發(fā)明可用于基于Si基中量子點的類原子體系中光電子性質(zhì)研究，同時具備作為基于Si基集成納米線-量子點的多端量子調(diào)控器件的巨大潛質(zhì)。
[0042]以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進ー步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種基于分叉納米線的多端量子調(diào)控器件的制備方法，包括如下步驟: 步驟1:取一 Si襯底，該Si襯底的表面存在自然形成的二氧化硅薄層； 步驟2:對Si襯底進行清洗； 步驟3:采用自催化的方法，在二氧化硅層上生長GaAs納米線，對該GaAs納米線選擇性進行N型或P型摻雜； 步驟4:采用高As壓處理消耗GaAs納米線頂端的Ga液滴,抑制GaAs納米線的頂端VLS生長; 步驟5:在低As壓的環(huán)境中，在GaAs納米線的側(cè)壁上低速淀積InAs量子點； 步驟6:在InAs量子點上生長GaAs層，形成分叉結(jié)構(gòu)基片； 步驟7:在分叉結(jié)構(gòu)基片上覆蓋AlGaAs勢壘層； 步驟8:在AlGaAs勢壘層的表面生長GaAs保護層，進行工藝制備形成可調(diào)控多端量子器件，完成制備。
2.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中該Si襯底的材料為Si (OOl)或Si (111)。
3.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中對Si襯底清洗所采用的有機試劑依次是三氯乙烯、丙酮、無水乙醇，清洗后使用氮氣吹干。
4.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中自然形成的二氧化硅層的厚度為5-10nm，且存在一些自然的孔洞適用于外延。
5.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中在二氧化硅層上生長GaAs納米線的溫度為600-670°C ;生長時間為60_90min ;生長速率為0.2-0.5 μ m / h ;該GaAs納米線的長度為5_7 μ m。
6.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中對該GaAs納米線進行N型或P型摻雜所使用的摻雜源分別為Si和Be，摻雜類型可為梯度摻雜或者delta摻雜。
7.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中InAs量子點的生長溫度為500°C，生長時間為5-10min ;生長速率為0.005ML / S。
8.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中分叉結(jié)構(gòu)基片中分叉的長度一般為1-3 μ m，分叉的數(shù)目由InAs量子點的沉積量決定。
9.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中AlGaAs勢壘層采用的是高溫高砷壓，使其充分遷移，形成良好的勢壘結(jié)構(gòu)并隔絕表面態(tài)對InAs量子點的影響。
10.根據(jù)權(quán)利要求1所述的基于分叉納米線的多端量子調(diào)控器件的制備方法，其中GaAs保護層的生長溫度為670°C;生長時間為IOmin:生長速率與GaAs納米線一致，其作用是保護其表面使其不受氧化影響。
【文檔編號】B82Y10/00GK103531441SQ201310503797
【公開日】2014年1月22日 申請日期:2013年10月23日 優(yōu)先權(quán)日:2013年10月23日
【發(fā)明者】喻穎, 李密鋒, 賀繼方, 査國偉, 徐建星, 尚向軍, 王莉娟, 倪海橋, 賀振宏, 牛智川 申請人:中國科學(xué)院半導(dǎo)體研究所