使用堆疊晶片技術(shù)的基于納米孔的測序芯片的制作方法
【專利摘要】公開一種基于納米孔的測序芯片。測序芯片包括由第一晶片制成的第一部分。第一部分包括納米孔單元的陣列。第一部分進一步包括連接到一個或多個納米孔單元的測量電路，測量電路產(chǎn)生輸出測量信號。第一部分進一步包括傳輸輸出測量信號的一個或多個孔。測序芯片進一步包括由第二晶片制成的第二部分，第二部分包括接收輸出測量信號的一個或多個對應(yīng)孔。
【專利說明】使用堆疊晶片技術(shù)的基于納米孔的測序芯片
【背景技術(shù)】
[0001] 近些年來半導(dǎo)體產(chǎn)業(yè)內(nèi)的微小型化中的進展已經(jīng)使生物技術(shù)專家能夠開始將傳 統(tǒng)上龐大的感測工具打包到越來越小的形狀因子中，打包到所謂的生物芯片上。將合期望 的是開發(fā)用于生物芯片的使它們更加魯棒、高效且成本有效的技術(shù)。
【附圖說明】
[0002] 在以下詳細(xì)描述和附圖中公開本發(fā)明的各種實施例。
[0003] 圖1圖示基于納米孔的測序芯片中的單元100的實施例。
[0004] 圖2圖示利用Nano-SBS技術(shù)執(zhí)行核苷酸測序的單元200的實施例。
[0005] 圖3圖示利用預(yù)加載的標(biāo)簽執(zhí)行核苷酸測序的單元的實施例。
[0006] 圖4圖示用于利用預(yù)加載的標(biāo)簽進行核酸測序的過程400的實施例。
[0007 ]圖5A圖不包括兩個分尚晶片（502和504)的堆置晶片基于納米孔的測序芯片500的 實施例。
[0008] 圖5B圖示堆疊晶片基于納米孔的測序芯片500的剖視圖。
[0009] 圖6圖示包括兩個分離晶片(頂部晶片602和底部晶片604)的堆疊晶片基于納米孔 的測序芯片600的實施例。
[0010] 圖7A圖示單元的M x N組塊的實施例。
[0011] 圖7B圖示bank8k塊的實施例。
[0012]圖8圖示掃描序列的實施例。
[0013]圖9圖示掃描序列的實施例。
[0014] 圖10圖示其中可以一次掃描陣列的一部分的實施例。
[0015] 圖11圖示用于測量單元中的電流的模擬電路的實施例。
[0016] 圖12圖示用于測量單元中的電流的模擬電路的實施例。
【具體實施方式】
[0017] 本發(fā)明可以以眾多方式實現(xiàn)，包括作為過程;裝置;系統(tǒng);組合物;體現(xiàn)在計算機可 讀存儲介質(zhì)上的計算機程序產(chǎn)品；和/或處理器，諸如被配置成執(zhí)行存儲在耦合到處理器的 存儲器上和/或由其提供的指令的處理器。在本說明書中，本發(fā)明可以采取的這些實現(xiàn)方式 或任何其它形式可以被稱為技術(shù)。一般而言，所公開的過程的步驟次序可以在本發(fā)明的范 圍內(nèi)更改。除非另行聲明，否則諸如描述為被配置成執(zhí)行任務(wù)的處理器或存儲器之類的組 件可以實現(xiàn)為臨時被配置成在給定時間處執(zhí)行該任務(wù)的一般組件，或者制造成執(zhí)行該任務(wù) 的特定組件。如本文所使用的那樣，術(shù)語"處理器"是指被配置成處理數(shù)據(jù)諸如計算機程序 指令的一個或多個設(shè)備、電路和/或處理核。
[0018] 以下連同圖示本發(fā)明的原理的附圖一起提供本發(fā)明的一個或多個實施例的詳細(xì) 描述。結(jié)合這樣的實施例來描述本發(fā)明，但是本發(fā)明不限于任何實施例。本發(fā)明的范圍僅由 權(quán)利要求限制并且本發(fā)明涵蓋眾多替選方案、修改和等同方案。在以下描述中闡述眾多特 定細(xì)節(jié)以便提供本發(fā)明的透徹理解。這些細(xì)節(jié)出于示例的目的而提供并且本發(fā)明可以在沒 有這些特定細(xì)節(jié)中的一些或全部的情況下根據(jù)權(quán)利要求來實踐。出于清楚的目的，沒有詳 細(xì)描述涉及本發(fā)明的技術(shù)領(lǐng)域中已知的技術(shù)材料以便不使本發(fā)明不必要地模糊。
[0019] 具有在內(nèi)部直徑方面一納米的量級上的孔(pore)大小的納米孔隔膜器件已經(jīng)顯 示出在快速核苷酸測序中的前途。當(dāng)跨沉浸在傳導(dǎo)流體中的納米孔施加電壓電勢(voltage potential)時，可以觀察歸因于跨納米孔的離子傳導(dǎo)的小離子電流。電流的大小對孔大小 敏感。
[0020] 基于納米孔的測序芯片可用于DNA測序?；诩{米孔的測序芯片合并被配置為陣 列的大量傳感器單元。例如，一百萬個單元的陣列可以包括1000行乘1000列的單元。
[0021] 圖1圖示基于納米孔的測序芯片中的單元100的實施例。脂質(zhì)雙層102形成在單元 的表面之上。包含可溶蛋白質(zhì)納米孔跨膜分子復(fù)合物(PNTMC)和感興趣的分析物的散裝 (bulk)電解質(zhì)114被直接放置到單元表面上。通過電穿孔將單個PNTMC 104插入到脂質(zhì)雙層 102中。陣列中的各個脂質(zhì)雙層在化學(xué)上或電學(xué)上不被連接到彼此。因此，陣列中的每一個 單元是獨立測序機，從而產(chǎn)生對于與PNTMC相關(guān)聯(lián)的單個聚合物分子唯一的數(shù)據(jù)。PNTMC 104處理分析物并且調(diào)制通過否則不可滲透的雙層的離子電流。
[0022] 繼續(xù)參照圖1，模擬測量電路112連接到電解質(zhì)薄膜10 8覆蓋的金屬電極110。電解 質(zhì)薄膜108通過離子不可滲透的脂質(zhì)雙層102與散裝電解質(zhì)114隔離。PNTMC 104橫穿脂質(zhì)雙 層102并且提供用于使離子電流從散裝液體流動到金屬電極110的僅有路徑。金屬電極110 還被稱為工作電極(WE)。單元還包括反電極/參考電極(CE/RE)116,其是電化學(xué)電勢傳感 器。
[0023]在一些實施例中，納米孔陣列使能夠通過合成(Nano-SBS)技術(shù)實現(xiàn)使用基于單個 分子納米孔的測序的并行測序。圖2圖示利用Nano-SBS技術(shù)執(zhí)行核苷酸測序的單元200的實 施例。在Nano-SBS技術(shù)中，對模板202進行測序并且將引物引入到單元200。對于該模板-引 物復(fù)合物，向散裝水相添加四個不同標(biāo)記的核苷酸208。當(dāng)正確標(biāo)記的核苷酸與聚合酶204 復(fù)合時，標(biāo)簽尾部定位在納米孔206的筒體中。在正確核苷酸的經(jīng)聚合酶催化的合并之后， 保持在納米孔206的筒體中的加標(biāo)簽的多磷酸鹽生成唯一離子電流阻塞信號210,從而由于 標(biāo)簽的不同化學(xué)結(jié)構(gòu)而電子識別所添加的堿基。
[0024] 圖3圖示將要利用預(yù)加載的標(biāo)簽執(zhí)行核苷酸測序的單元的實施例。納米孔301形成 在隔膜302中。酶303(例如聚合酶，諸如DNA聚合酶)與納米孔相關(guān)聯(lián)。在一些情況下，聚合酶 303共價附著到納米孔301。聚合酶303與要測序的單鏈核酸分子304相關(guān)聯(lián)。在一些實施例 中，單鏈或雙鏈核酸分子304是圓形的。在一些情況下，核酸分子304是線性的。在一些實施 例中，核酸引物305雜交到核酸分子304的部分。聚合酶303使用單鏈核酸分子304作為模板 來催化核苷酸306到引物305上的合并。核苷酸306包括標(biāo)簽種類（"標(biāo)簽"）307。
[0025] 圖4圖示用于利用預(yù)加載的標(biāo)簽進行核酸測序的過程400的實施例。階段A圖示如 圖3中所描述的組件。階段C示出加載到納米孔中的標(biāo)簽。"加載的"標(biāo)簽可以是保持在納米 孔中或附近和/或定位在納米孔中持續(xù)明顯的時間量(例如，〇 . 1毫秒(ms)到1000 ms)的一 個。在一些情況下，在從核苷酸釋放之前在納米孔中加載預(yù)加載的標(biāo)簽。在一些實例中，如 果標(biāo)簽在核苷酸合并事件時被釋放之后經(jīng)過納米孔(和/或由其檢測到）的概率合適地高， 例如90%至99%，則預(yù)加載標(biāo)簽。
[0026] 在階段A處，帶標(biāo)簽的核苷酸（四個不同類型:A，T，G或C中的一個)不與聚合酶相關(guān) 聯(lián)。在階段B處，帶標(biāo)簽的核苷酸與聚合酶相關(guān)聯(lián)。在階段C處，將聚合酶對接到納米孔。在對 接期間通過電動力將標(biāo)簽拉動到納米孔中，所述電動力諸如在存在由跨隔膜和/或納米孔 施加的電壓生成的電場的情況下生成的力。
[0027] 相關(guān)聯(lián)的帶標(biāo)簽的核苷酸中的一些是與單鏈核酸分子配對的堿基(例如，A與T并 且G與C)。然而，相關(guān)聯(lián)的帶標(biāo)簽的核苷酸中的一些不是與單鏈核酸分子配對的堿基。這些 未配對的核苷酸典型地在比正確配對的核苷酸保持與聚合酶相關(guān)聯(lián)的時間尺度更短的時 間尺度內(nèi)被聚合酶排斥。由于未配對的核苷酸僅僅暫時與聚合酶相關(guān)聯(lián)，如圖4中所示出的 過程典型地超出階段D不繼續(xù)進行。例如，未配對的核苷酸在階段B處或在過程進入階段C之 后不久被聚合酶排斥。
[0028] 在將聚合物對接到納米孔之前，經(jīng)過納米孔的電流為~30皮安(pA)。在階段C處，流 過納米孔的電流為大約6 pA、8 pA、10 pA或12 pA，每一個安培數(shù)對應(yīng)于帶標(biāo)簽的核苷酸的 四種類型中的一種。聚合酶經(jīng)歷異構(gòu)化和轉(zhuǎn)磷酸反應(yīng)以將核苷酸合并到生長核酸分子中并 且釋放標(biāo)簽分子。在階段D處，經(jīng)釋放的標(biāo)簽經(jīng)過納米孔。由納米孔檢測標(biāo)簽。特別地，當(dāng)標(biāo) 簽保持在納米孔中時，由于標(biāo)簽的不同化學(xué)結(jié)構(gòu)而生成唯一離子電流阻塞信號(例如，參見 圖2中的信號210)，從而電子識別所添加的堿基。重復(fù)循環(huán)（即，階段A到E或階段A到F)允許 核酸分子的測序。
[0029] 在一些情況下，未合并到生長核酸分子中的帶標(biāo)簽的核苷酸還將經(jīng)過納米孔，如 圖4的階段F中所看到的那樣。在一些實例中，未合并的核苷酸可以通過納米孔檢測，但是方 法提供用于至少部分地基于在納米孔中檢測核苷酸的時間來區(qū)分合并的核苷酸和未合并 的核苷酸的構(gòu)件。綁定到未合并的核苷酸的標(biāo)簽快速經(jīng)過納米孔并且被檢測持續(xù)短時間段 (例如，小于l〇ms)，而綁定到合并的核苷酸的標(biāo)簽被加載到納米孔中并且被檢測持續(xù)長時 間段(例如，至少l〇ms)。
[0030] 在一些實施例中，離子電流(例如，參見圖2中的信號210)由每一個單元中的模擬 測量電路112(參見圖1)讀取，轉(zhuǎn)換成數(shù)字信息并且從芯片傳輸出來。在一些實施例中，現(xiàn)場 可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)接收經(jīng)傳輸?shù)臄?shù)據(jù)，處理數(shù)據(jù)，并且向計算機 轉(zhuǎn)發(fā)數(shù)據(jù)。然而，隨著基于納米孔的測序芯片縮放成包括越來越多的單元，去往和來自基于 納米孔的測序芯片的總傳輸數(shù)據(jù)速率可以增加至無法實現(xiàn)的速率。例如，具有128k單元的 基于納米孔的測序芯片可能要求每一個以每秒一吉比特的十六個通道，而具有一百萬、一 千萬或一億個單元的芯片可能分別要求每通道以每秒一吉比特的160個通道、1600個通道 或16,000個通道。
[0031] 基于納米孔的測序芯片的總傳輸數(shù)據(jù)速率可以通過許多方式減少。在一些實施例 中，數(shù)字壓縮技術(shù)可用于壓縮基于納米孔的測序芯片上的數(shù)據(jù)中的一些，然后經(jīng)壓縮的數(shù) 據(jù)可以以較低傳輸速率從芯片傳輸出來。在一些實施例中，可以在基于納米孔的測序芯片 上(例如，使用堿基讀出技術(shù))處理數(shù)據(jù)中的一些。經(jīng)處理的數(shù)據(jù)可以從芯片傳輸出來，例如 到計算機用于進一步處理。替選地，經(jīng)處理的數(shù)據(jù)可以由基于納米孔的測序芯片用于檢測 事件并且響應(yīng)于所檢測到的事件而生成控制信號。所生成的控制信號可以作為輸入控制信 號被饋送回到各個單元或單元組中。因為檢測和決定中的一些在芯片上做出，所以要求更 少的數(shù)據(jù)從芯片傳輸出用于進一步處理并且可以向芯片傳輸較少控制數(shù)據(jù)，并且還可以減 少用于生成控制數(shù)據(jù)的響應(yīng)時間。
[0032]如以上所示出的那樣，隨著基于納米孔的測序芯片縮放成包括更多單元，芯片可 以包括不同類型的組件，例如模擬、數(shù)字和存儲器組件。不同類型的組件可以劃分到垂直堆 疊的兩個或更多晶片中以形成堆疊晶片基于納米孔的測序芯片。例如，每一個堆疊晶片包 括不同類型的組件，例如僅模擬組件和僅數(shù)字組件。將數(shù)字組件和模擬組件分離到不同晶 片中的一個優(yōu)點在于其消除對于芯片上的混合信號晶片的需要，其比可以利用不同類型的 技術(shù)(例如，用于模擬設(shè)計的180nm技術(shù)和用于數(shù)字設(shè)計的28nm技術(shù))單獨設(shè)計的模擬晶片 或數(shù)字晶片更加昂貴。
[0033]圖5A圖示包括由兩個分離晶片（502和504)制成的兩個部分的堆疊晶片基于納米 孔的測序芯片500的實施例。在圖5A中，將頂部晶片502和底部晶片504示出為兩個分離晶 片。圖5B圖示堆疊晶片基于納米孔的測序芯片500的剖視圖。如圖5B中所示出那樣，在底部 晶片504的頂部上垂直堆疊頂部晶片502。
[0034] 參照圖5A，頂部晶片502包括納米孔單元陣列506。納米孔單元陣列506可以包括配 置為陣列的大量傳感器單元。例如，一百萬個單元的陣列可以包括1000行乘1000列的單元。
[0035] 頂部晶片502包括納米孔單元陣列506,包括每一個單元的對應(yīng)模擬測量電路（例 如，參見模擬測量電路112)。在一些實施例中，可以在180nm技術(shù)中設(shè)計模擬電路。在一些實 施例中，將來自各個單元的模擬信號從單元路由至模擬到數(shù)字轉(zhuǎn)換器(ADC)，其中將模擬信 號轉(zhuǎn)換成對應(yīng)數(shù)字信號。進一步將數(shù)字信號路由至頂部晶片502的外圍并且通過多個孔 (via)508(例如，硅通孔(TSV))傳輸至底部晶片504的外圍。孔是穿過一個或多個鄰近層的 平面的物理電子電路中的層之間的電氣連接。在一些實施例中，孔508可以具有4mi的直徑。 沿頂部晶片和底部晶片的外圍放置孔還被稱為外圍堆疊。
[0036]底部晶片504包括數(shù)字邏輯電路。在一些實施例中，可以在28nm技術(shù)中設(shè)計數(shù)字電 路。在一些實施例中，從頂部晶片502傳輸?shù)男盘栔械囊恍┛梢酝ㄟ^多個輸入/輸出（I/O)焊 盤510從基于納米孔的測序芯片500傳輸出來，而不由底部晶片504進一步處理。從頂部晶片 502傳輸?shù)男盘栔械囊恍┛梢杂啥ㄎ辉诘撞烤?04上的邏輯進一步處理或壓縮。然后從基 于納米孔的測序芯片500傳輸出來經(jīng)處理的數(shù)據(jù)，例如到計算機或一塊硬件，用于進一步處 理。替選地，經(jīng)處理器的數(shù)據(jù)可以由基于納米孔的測序芯片500用于檢測事件并且響應(yīng)于所 檢測到的事件生成控制信號。所生成的控制信號可以通過多個孔508發(fā)送至頂部晶片502然 后作為輸入控制信號而被饋送回到各個單元或單元組中。信號可以通過I/O焊盤510從計算 機或基于納米孔的測序芯片500外部的源傳輸至底部晶片504。這些信號可以用作輸入或控 制信號用于控制頂部晶片502或底部晶片504上的任何邏輯或電路。對于前一種情況，通過 孔508將信號引導(dǎo)至頂部晶片502然后將其路由至特定區(qū)、特定單元或特定單元組。
[0037] 在一些實施例中，每一個ADC可以劃分成兩個部分:ADC的一個部分定位在頂部晶 片502上，并且ADC的其余部分定位在底部晶片504上。
[0038] 參照圖5B，在底部晶片504的頂部上垂直堆疊頂部晶片502,其中氧化物層524將兩 個層接合在一起。在一些實施例中，頂部晶片502和底部晶片504每一個包括多個金屬層Ml (512)至M6(514)以及氧化硅層(516和522)?？?08提供金屬層之間的電氣連接。通過孔508 在頂部晶片502與底部晶片504之間傳輸信號。在一些實施例中，孔508填充有鎢。
[0039]圖6圖示包括兩個分離晶片(頂部晶片602和底部晶片604)的堆疊晶片基于納米孔 的測序芯片600的實施例。頂部晶片602包括納米孔單元陣列606。在該實施例中，孔608放置 在晶片的外圍。底部晶片604包括I/0焊盤610。
[0040] 信號可以通過I/O焊盤610從基于納米孔的測序芯片600外部的源或計算機傳輸至 底部晶片604。這些信號可以用作輸入或控制信號用于控制頂部晶片602或底部晶片604上 的任何邏輯或電路。這種類型的信號的示例包括功率和地信號。將功率和地信號通過孔608 引導(dǎo)至頂部晶片602然后將其路由至特定區(qū)、特定單元或特定單元組。
[0041] 通過孔608傳輸?shù)囊恍┬盘柊▉碜约{米孔單元陣列606的輸出信號。將來自各個 單元的模擬信號從單元路由至模擬到數(shù)字轉(zhuǎn)換器(ADC)612,其中將模擬信號轉(zhuǎn)換成對應(yīng)數(shù) 字信號。將數(shù)字信號進一步路由至頂部晶片602的外圍并且通過多個孔608將其傳輸至底部 晶片604的外圍。數(shù)字信號可以由幀緩沖器624接收和保存。數(shù)字信號中的一些可以被進一 步發(fā)送至不同模塊(例如，壓縮器626和低電壓差分信號傳輸(LVDS)模塊628)用于進一步處 理。
[0042] 在一些實施例中，在納米孔單元陣列616中的單元的不同行614和/或不同列616之 間共享每一個ADC 612。底部晶片604上的行和列控制器622向行和列驅(qū)動器(618和620)發(fā) 送控制信息，行和列驅(qū)動器又將對應(yīng)于納米孔單元陣列606中的納米孔單元的不同行和列 的輸出信號驅(qū)動到其對應(yīng)ADC 612上。
[0043] 通過孔608傳輸?shù)囊恍┬盘柊ㄗ鳛檩斎胄盘柣蚩刂茊为殕卧目刂菩盘柖宦?由到特定納米孔單元中的信號。輸入或控制信號可以由底部晶片604上的模塊響應(yīng)于某些 所檢測到的事件而生成。輸入或控制信號可以由基于納米孔的測序芯片600外部的一塊硬 件或計算機響應(yīng)于某些所檢測到的事件而生成。這些類型的信號的示例包括已知為seta、 setb、V A、VB、行選擇和重置的信號，如以下將更加詳細(xì)描述的那樣(參見，例如圖7B、圖11和 圖 12)。
[0044] 在一些實施例中，將納米孔陣列劃分成單元組塊(bank)。圖7A圖示單元的M x N組 塊的實施例。行選擇和列選擇線用于控制各個單元的狀態(tài)。M和N可以是任何整數(shù)。例如，在 大小方面為8k的組塊(稱為bank8k)可以包括64 x 128個單元。
[0045] 圖7B圖示bank8k塊的實施例。bank8k組裝塊可以被配置為64行乘128列，如圖7B中 所示出那樣。每一個bankSk塊可以是具有用于讀取/掃描的行和列尋址邏輯、寫入地址解碼 器、模擬到數(shù)字轉(zhuǎn)換器(ADC)和雙緩沖輸出的完整子系統(tǒng)。
[0046]由于每一個組塊是自治的，納米孔陣列可以通過添加附加組塊來縮放。例如，128k 陣列可以實現(xiàn)為十六個bank8k元件。5121^陣列可以實現(xiàn)為匕31^81^元件的818陣列。在一些實 施例中，納米孔陣列可以縮放成包括數(shù)百萬個單元。小的全局控制塊可以用于生成控制信 號以選擇組塊并且設(shè)置單元施加電壓。
[0047]在一些實施例中，bankSk塊的讀取路徑和寫入路徑分離并且以時間多路復(fù)用方式 操作。例如，讀取之后跟隨寫入。每一行通過執(zhí)行在行中的所有單元的模擬到數(shù)字轉(zhuǎn)換來進 行掃描。隨后，軟件可以可選地將值寫入到相同行中的任何單元以便更新狀態(tài)，從而在兩個 不同施加電壓之間進行選擇。
[0048] 每一個bank8k塊合并三十二個ADC 702,其中每一個ADC 702連接到4個列。列計數(shù) 器(〇〇1?11:)704生成4比特列選擇總線（〇861)706。〇861總線706控制32個分離的4:1模擬多 路復(fù)用器708并且選擇將4個列中的哪一個在電學(xué)上連接到ADC 702。要指出的是，從給定行 讀取的順序單元在物理上被定位為col0，col4,…，coll，col5,…等。以16比特跨陣列分割 (stripe)數(shù)據(jù)。類似地，將16比特數(shù)據(jù)寫入到單元作為： d[0:7]^ {colO, coll6, ???, colll2} d[8:15]^ {coll, coll7, ???, colll3} 在掃描模式中，并行讀出被使能的所有組塊。
[0049] 在一些實施例中，行掃描要求讀取16列，其中每一個列要求16個時鐘循環(huán)。因此， 行中的所有單元在256個時鐘或以128MHz時鐘速率的2ys中讀取。預(yù)充電周期在已經(jīng)掃描行 之后立即發(fā)生并且持續(xù)2ys。
[0050] bank8k與在時鐘的上升沿上捕獲到的所有信號完全同步，包括ast 710、wr712和 多路復(fù)用的地址數(shù)據(jù)總線714(ad [ 15:0 ])。在第一時鐘循環(huán)期間，利用當(dāng)?shù)刂愤x通710(ast) 信號為高時在時鐘的上升沿上由地址鎖存器716(alat)捕獲的寫入地址來驅(qū)動ad[15:0]。 解碼七個鎖存的地址（la)718比特以確定將哪個組塊和字?jǐn)?shù)據(jù)寫入。在第二時鐘循環(huán)期間， 應(yīng)當(dāng)利用數(shù)據(jù)驅(qū)動ad[15:0]，并且應(yīng)當(dāng)將wr 712信號斷言為高以指示這是數(shù)據(jù)寫入循環(huán)。 因此，正常寫入要求兩個循環(huán):地址循環(huán)（由ast 710信號指示），隨后是數(shù)據(jù)循環(huán)（由wr 712 信號指示）。
[0051 ] 存在三種寫入類型： ?組塊使能寄存器寫入 ?控制寄存器寫入 ?組塊單元A/B選擇寫入 鎖存的地址718的比特中的一些la[8:7]用于確定寫入類型，如以下表1中所示出的那 樣：
表1。
[0052] 行選擇(rs)移位寄存器720邏輯和列計數(shù)器704(colcnt)-起操作以執(zhí)行bank8k 塊中的所有單元的光柵掃描。在完全積分周期之后，通過將行選擇722(rs)信號斷言為高來 讀出行。一起，行選擇722和列選擇704使單個單元能夠驅(qū)動給定列。行內(nèi)的八個列并行讀 出，每一個連接到不同的ADC。所選單元使用單元內(nèi)的源極跟隨器放大器將積分電容器上的 電壓驅(qū)動到列線上。
[0053] 行選擇邏輯是在每一個bank8k塊內(nèi)復(fù)制的64比特移位寄存器（sr64寄存器720)。 在已經(jīng)讀取行中的所有列之后，外部FPGA(現(xiàn)場可編程門陣列)可以斷言nvtrow信號724,其 使sr64寄存器720移位。一旦已經(jīng)掃描整個子窗口場(sub-windowed field)，外部FPGA就斷 言nxtscan 726,其通過將1比特移位到第一觸發(fā)器中來將sr64寄存器720重置回到行零。通 過改變nxtrow 724和nxtscan 726信號的周期和持續(xù)時間，正被掃描的陣列可以被窗口化， 如以下將更加詳細(xì)描述的那樣。
[0054] 預(yù)充電在逐行的基礎(chǔ)上發(fā)生。行在已經(jīng)通過ADC對行進行采樣之后立即進入預(yù)充 電模式。每一個行具有當(dāng)斷言nxtrow 724信號時對row_enab 1 e信號采樣的觸發(fā)器。
[0055] 此外，行選擇移位寄存器720還用于通過將第n個預(yù)充電信號連接到第(n+1)行選 擇信號來生成行預(yù)充電信號： Pre[n] = rs[n+l] 行在緊接在已經(jīng)讀取它之后的行掃描周期期間預(yù)充電。該比特移位預(yù)充電連接實現(xiàn)為 以64為模的運算，并且因此precharge[63]邏輯連接到rs [0]。
[0056]圖8圖示掃描序列的實施例，在已經(jīng)讀取所有64行(連同任何居間寫入)之后，斷言 nxtscan信號在行0處重新啟動掃描過程。
[0057]圖9圖示掃描序列的實施例。通過斷言CDS引腳來使能相關(guān)雙采樣(CDS)。在沒有 CDS的正常測量模式中，測量電容器上的電壓，并且隨后斷言nxtrow引腳以便可以讀取下一 行。在正讀取行N+1時預(yù)充電行N。因此，行在其已經(jīng)被讀取之后立即重置。斷言⑶S引腳允許 剛剛已經(jīng)預(yù)充電的行被讀取。因此，可以在完成預(yù)充電之后立即讀取重置電壓的值并且隨 后在稍后時間處再次讀取。通過減去兩個測量，減少預(yù)充電晶體管1114的kT/C熱噪聲。此 外，還減少單元中的有源跟蹤器和積分器電容之間的電荷共享分壓器效應(yīng)。要指出的是，當(dāng) 執(zhí)行相關(guān)雙采樣時，有效測量速率減少一半，由于要求兩個ADC轉(zhuǎn)換用于每一個積分電流測 量。
[0058] 行和列地址由nxtrow 724和nxtscan 726信號控制。將nxtrow 724輸入斷言為高 使列地址和移位寄存器被重置到0并且使行地址以一移位。將nxtscan 726輸入斷言為高使 行和列地址被重置到0。
[0059] 在正常操作中，掃描每一個組塊內(nèi)的整個8K單元陣列。ADC要求16個時鐘循環(huán)以執(zhí) 行轉(zhuǎn)換，并且執(zhí)行16個這樣的轉(zhuǎn)換以便轉(zhuǎn)換整個行。因此，每一行要求256個時鐘循環(huán)(2.0y s@128MHz)。
[0060] 因此，為了掃描整個8K單元陣列，每256個循環(huán)斷言nxtrow 724信號并且針對每 16,384個循環(huán)中的一個循環(huán)斷言nxtscan 726信號。使用以128MHz運行的典型時鐘產(chǎn)出 7.8kHz(128iiS周期）的采樣速率。然而可能的是通過掃描陣列的子集來折衷所掃描的單元 的數(shù)目以得到更高的掃描速率。例如，可以通過在2048個時鐘之后斷言nxtscan 726信號來 掃描陣列的行的頂部四分之一，如圖10中所示出的那樣。采樣速率增加到四倍，從~8kHz增 加至~32kHz。然而，積分時間和電壓信號也減少到四分之一，從而導(dǎo)致信噪比（SNR)的降級。
[0061] 在以上示例中，掃描陣列的四分之一。然而，可以一次掃描陣列的更大或更小部 分。例如，可以一次掃描完全陣列的行的1 /2或1 /3。
[0062]在以上示例中，陣列的四分之三留下未被掃描。在一些實施例中，在多個通道 (pass)中掃描整個陣列。第一通道如以上描述的那樣。第二過程留下nxtrow 724信號被斷 言持續(xù)16個接連時鐘循環(huán)以繞過前16行并且在第17行開始新的掃描。然后在斷言nxtscan 726之前正常執(zhí)行陣列的下個四分之一的掃描以重置掃描移位寄存器。第三個四分之一跳 過32行并且在第33行開始掃描以掃描最后的16行。
[0063]因此，通過時間交錯，以比正常高得多的速率掃描整個陣列。實際采樣率沒有改 進，由于掃描陣列的所有四個四分之一所要求的時間不改變。存在插入在四分掃描中的每 一個之間的實際上"死區(qū)時間（dead times)"。在一些情況下，電流使得電壓測量在正常 8kHz掃描速率處飽和。因此，通過時間交錯的更快掃描，在沒有飽和的情況下獲得陣列中的 這些高電流單元的讀數(shù)。軟件需要知曉預(yù)充電信號并且執(zhí)行所期望的區(qū)的雙掃描。
[0064] 在每一個單元中，以不同施加電壓測量電流。單元包括用來向電極施加恒定電壓 (DC電壓)或交流電壓波形(AC電壓)并且同時測量低電平電流的電路。
[0065] 在一些實施例中，向包含在安裝到管芯表面的傳導(dǎo)柱體內(nèi)的液體施加電壓電勢。 向孔的頂側(cè)施加該"液體"電勢并且其對陣列中的所有單元是公共的?？椎牡讉?cè)具有暴露的 電極，并且每一個傳感器單元可以向其電極施加不同的底側(cè)電勢。在頂部液體連接和孔的 底側(cè)上的每一個單元的電極連接之間測量電流。傳感器單元測量如由孔內(nèi)約束的分子復(fù)合 物調(diào)制的通過孔行進的電流。
[0066] 圖11圖示用于測量單元中的電流的模擬電路的實施例。電路通過電極-感測 (ELSNS)節(jié)點1102在電學(xué)上連接到在電化學(xué)上活性的電極（例如，AgCl)。電路包括晶體管 1104。晶體管1104可以是執(zhí)行兩個功能的NM0S或n溝道M0SFET(金屬氧化物半導(dǎo)體場效應(yīng)晶 體管）。受控電壓電勢可以施加到ELSNS節(jié)點1102,并且受控電壓電勢可以通過改變到控制 晶體管1104的運算放大器1108的輸入上的電壓來變化，其充當(dāng)源極跟隨器。晶體管1104還 作為電流傳送器操作以將電子從電容器1106移動到ELSNS節(jié)點1102(并且反之亦然）。來自 晶體管1104的源極引腳的電流直接且精確地傳播至其漏極引腳，從而在電容器1106上積聚 電荷。因此，晶體管1104和電容器1106-起充當(dāng)超緊湊積分器(UCI)。
[0067] UCI用于根據(jù)以下等式通過測量積分到電容器1106上的電壓中的改變來確定源自 電極或沉到電極的電流： I*t = C*AV其中，I:電流 t:積分時間 C:電容 A V:電壓改變 典型操作涉及將電容器1106預(yù)充電至已知且固定的值(例如VDD=1.8V)，然后在固定間 隔t處測量電壓改變。對于操作在128MHz處的8K組塊，每一個單元積分持續(xù)~128ys。在一個 示例中： C = 5 fF I = 20 pA t = 128 us AV = I*t/C =20 pA*128 us/5 fF =512 mV〇
[0068]在該不；例中，ADC的分辨率在毫伏的量級上積分的電壓可以通過將時鐘速率減少 至小于128MHz來增加，從而增加積分周期。
[0069] 在以上電路中，最大電壓擺動為~IV，并且因而電路以高于~32pA的電流飽和。飽和 限制可以通過減少掃描窗口以有效地增加單元掃描速率來增加。通過交錯快速和緩慢掃 描?？梢栽黾涌梢詼y量的電流的動態(tài)范圍。
[0070]晶體管1104通過從積分電容器1106向電極移動電荷來充當(dāng)電流傳送器。晶體管 1104還充當(dāng)電壓源，其通過運算放大器反饋回路在電極上施加恒定電壓。列驅(qū)動晶體管 1110被配置為源極跟隨器，以便緩沖電容器電壓并且提供積分電壓的低阻抗表示。這防止 電荷共享改變電容器上的電壓。
[0071] 晶體管1112是連接到行選擇(rs)信號的晶體管。其被用作行接入設(shè)備，其中其源 極處的模擬電壓輸出作為與許多其它單元共享的列而連接。僅使能列連接的A0UT信號的單 個行以便測量單個單元電壓。
[0072] 在替選的實施例中，行選擇晶體管（晶體管1112)可以通過將列驅(qū)動晶體管1110的 漏極連接到行可選"切換的軌道"來省略。
[0073] 預(yù)充電晶體管1114用于將單元重置到從其對電壓進行積分的預(yù)確定的起始電壓。 例如，向vpre和pre二者施加高電壓(例如，VDD=1.8V)將會將電容器1106上拉至(VDD-Vt)的 預(yù)充電值。準(zhǔn)確的起始值可以使二者在單元之間（由于預(yù)充電晶體管1114的Vt變化)以及在 測量之間（由于重置切換熱噪聲（、反^噪聲）變化?？赡艿氖峭ㄟ^將預(yù)充電電壓限制到小 于VDD-Vt來消除該Vt變化。在該情況下，預(yù)充電晶體管1114將一直上拉至vpre電壓。然而， 甚至在該情況下，kT/C噪聲仍舊存在。作為結(jié)果，相關(guān)雙采樣(CDS)技術(shù)用于測量積分器起 始電壓和結(jié)束電壓以確定積分周期期間的實際電壓改變。CDS通過兩次測量積分電容器 1106上的電壓來完成:一次在測量循環(huán)的開始并且一次在測量循環(huán)的結(jié)尾。
[0074]還要指出的是，預(yù)充電晶體管1114的漏極連接到受控電壓vpre(重置電壓）。在正 常操作中，vpre被驅(qū)動到電極電壓以上的固定電壓。然而，其還可以被驅(qū)動到低電壓。如果 預(yù)充電晶體管1114的vpre節(jié)點事實上被驅(qū)動到地，則電流流動反向（即，電流通過晶體管 1104和預(yù)充電晶體管1114從電極流動到電路中），并且源極和漏極的概念交換。（關(guān)于液體 參考的）施加到電極的負(fù)電壓由vpre電壓控制，假定晶體管1114和1104的柵極電壓至少比 vpre大閾值。因此，vpre上的地電壓可以用于向電極施加負(fù)電壓，例如以完成電穿孔或雙層 形成。
[0075] ADC在重置之后立即測量A0UT電壓并且在積分周期之后再次測量（即執(zhí)行⑶S測 量）以便確定在固定時間段期間積分的電流。ADC可以在每列實現(xiàn)。分離的晶體管可以作為 模擬多路復(fù)用器用于每一列以在多個列之間共享單個ADC。列多路復(fù)用因子可以取決于針 對噪聲、精度和吞吐量的要求而變化。
[0076] 在一些替選的實施例中，如圖11中所示出的運算放大器/晶體管組合可以由如圖 12中所示出的單個晶體管取代。
[0077] 在一些實施例中，可以在單元內(nèi)或單元組內(nèi)放置孔。在單元內(nèi)或在單元組內(nèi)放置 孔被稱為單元級堆疊。單元級堆疊可以在孔具有相對于孔被放置所在的單元或單元組為小 的截面區(qū)域時使用。例如，用于單元級堆疊中的孔可以具有l(wèi)Mi的直徑。
[0078] 在圖5A、圖5B和圖6中，堆疊晶片基于納米孔的測序芯片(500和600)中的每一個具 有兩個晶片。然而，在一些其它實施例中，堆疊晶片基于納米孔的測序芯片可以具有垂直堆 疊在一起的兩個或更多晶片。
[0079]在一個實施例中，堆疊晶片基于納米孔的測序芯片包括三個晶片。存儲器組件和 邏輯組件定位在底部晶片上。單元陣列在頂部和中間晶片之間劃分;例如，單元100的模擬 測量電路112(參見圖1)放置在中間晶片上，而單元100的其余組件放置在頂部晶片上。 [0080]在一個實施例中，堆疊晶片基于納米孔的測序芯片包括三個晶片。頂部晶片包括 單元陣列和模擬組件。中間晶片包括存儲器組件。底部晶片包括邏輯組件。在該實施例中， 存儲器組件和邏輯組件定位在分離晶片上使得每一個晶片可以使用不同類型的技術(shù)來設(shè) 計?？梢允褂脝卧壎询B使得孔在晶片之間遞送信號。假設(shè)來自單元的模擬輸出信號需要 與值比較，并且需要基于比較做出決定。模擬輸出信號被路由至定位在頂部晶片上的比較 器?？紫虮容^器遞送對應(yīng)于單元的存儲在存儲器組件中的值，使得可以做出模擬輸出信號 與所存儲的值的比較。比較結(jié)果可以通過孔進一步遞送至定位在底部晶片上的邏輯組件， 其中可以做出決定。在一些實施例中，邏輯組件可以由多個單元共享。例如，來自四個不同 單元的比較結(jié)果可以通過單個孔遞送至共享邏輯組件，其中做出檢測/決定。
[0081]盡管已經(jīng)出于清楚理解的目的而以某種細(xì)節(jié)描述了前述實施例，但是本發(fā)明不限 于所提供的細(xì)節(jié)。存在實現(xiàn)本發(fā)明的許多替選的方式。所公開的實施例是說明性而非限制 性的。
【主權(quán)項】
1. 一種基于納米孔的測序芯片，包括： 由第一晶片制成的第一部分，第一部分包括： 納米孔單元的陣列； 連接到一個或多個納米孔的測量電路，測量電路產(chǎn)生輸出測量信號；以及 傳輸輸出測量信號的一個或多個孔；以及 由第二晶片制成的第二部分，第二部分包括： 接收輸出測量信號的一個或多個對應(yīng)孔。2. 權(quán)利要求1的基于納米孔的測序芯片，其中由第一晶片制成的第一部分和由第二晶 片制成的第二部分在彼此頂部上垂直堆疊。3. 權(quán)利要求1的基于納米孔的測序芯片，其中由第一晶片制成的第一部分上的一個或 多個孔以及由第二晶片制成的第二部分上的一個或多個對應(yīng)孔定位在基于納米孔的測序 芯片的外圍處。4. 權(quán)利要求1的基于納米孔的測序芯片，其中由第一晶片制成的第一部分上的一個或 多個孔定位在單個納米孔單元內(nèi)。5. 權(quán)利要求1的基于納米孔的測序芯片，其中由第一晶片制成的第一部分上的一個或 多個孔定位在共享定位在由第二晶片制成的第二部分上的一個或多個組件的納米孔單元 組內(nèi)，并且其中由第一晶片制成的第一部分上的一個或多個孔向由第二晶片制成的第二部 分上的一個或多個共享組件傳輸輸出測量信號。6. 權(quán)利要求1的基于納米孔的測序芯片，其中每一個部分包括以下類型的組件中的一 個:模擬組件、邏輯組件和存儲器組件。7. 權(quán)利要求1的基于納米孔的測序芯片，其中由第二晶片制成的第二部分進一步包括 壓縮輸出測量信號的模塊。8. 權(quán)利要求1的基于納米孔的測序芯片，其中由第二晶片制成的第二部分進一步包括 至少部分地基于所接收的輸出測量信號檢測事件的模塊。9. 權(quán)利要求1的基于納米孔的測序芯片，其中由第二晶片制成的第二部分進一步包括 生成控制信號的模塊，并且其中由第二晶片制成的第二部分進一步包括用于傳輸控制信號 的一個或多個孔，并且其中由第一晶片制成的第一部分進一步包括用于接收控制信號的一 個或多個孔，并且其中由第一晶片制成的第一部分進一步包括將控制信號路由至單獨納米 孔單元用于控制單獨納米孔單元的電路。10. 權(quán)利要求1的基于納米孔的測序芯片，其中由第一晶片制成的第一部分進一步包括 在通過由第一晶片制成的第一部分上的一個或多個孔傳輸數(shù)字版本的輸出測量信號之前 將輸出測量信號轉(zhuǎn)換成所述數(shù)字版本的輸出測量信號的模擬到數(shù)字轉(zhuǎn)換器(ADC)。11. 一種由基于納米孔的測序芯片執(zhí)行核苷酸測序的方法，包括： 將基于納米孔的測序芯片劃分成由第一晶片制成的第一部分，第一部分包括： 納米孔單元的陣列； 連接到一個或多個納米孔單元的測量電路，測量電路產(chǎn)生輸出測量信號；以及 傳輸輸出測量信號的一個或多個孔；以及 將基于納米孔的測序芯片劃分成由第二晶片制成的第二部分，第二部分包括： 接收輸出測量信號的一個或多個對應(yīng)孔。12. 權(quán)利要求11的方法，進一步包括： 在彼此頂部上垂直堆疊由第一晶片制成的第一部分和由第二晶片制成的第二部分。13. 權(quán)利要求11的方法，其中由第一晶片制成的第一部分上的一個或多個孔以及由第 二晶片制成的第二部分上的一個或多個對應(yīng)孔定位在基于納米孔的測序芯片的外圍處。14. 權(quán)利要求11的方法，其中由第一晶片制成的第一部分上的一個或多個孔定位在單 個納米孔單元內(nèi)。15. 權(quán)利要求11的方法，其中由第一晶片制成的第一部分上的一個或多個孔定位在共 享定位在由第二晶片制成的第二部分上的一個或多個組件的納米孔單元組內(nèi)，并且其中第 一晶片的第一部分上的一個或多個孔向由第二晶片制成的第二部分上的一個或多個共享 組件傳輸輸出測量信號。16. 權(quán)利要求11的方法，其中每一個部分包括以下類型的組件中的一個:模擬組件、邏 輯組件和存儲器組件。17. 權(quán)利要求11的方法，其中由第二晶片制成的第二部分進一步包括壓縮輸出測量信 號的模塊。18. 權(quán)利要求11的方法，其中由第二晶片制成的第二部分進一步包括至少部分地基于 所接收的輸出測量信號檢測事件的模塊。19. 權(quán)利要求11的方法，其中由第二晶片制成的第二部分進一步包括生成控制信號的 模塊，并且其中由第二晶片制成的第二部分進一步包括用于傳輸控制信號的一個或多個 孔，并且其中由第一晶片制成的第一部分進一步包括用于接收控制信號的一個或多個孔， 并且其中由第一晶片制成的第一部分進一步包括將控制信號路由至單獨納米孔單元用于 控制單獨納米孔單元的電路。20. 權(quán)利要求11的方法，其中由第一晶片制成的第一部分進一步包括在通過由第一晶 片制成的第一部分上的一個或多個孔傳輸數(shù)字版本的輸出測量信號之前將輸出測量信號 轉(zhuǎn)換成所述數(shù)字版本的輸出測量信號的模擬到數(shù)字轉(zhuǎn)換器(ADC)。
【文檔編號】C12M1/34GK106029897SQ201580010450
【公開日】2016年10月12日
【申請日】2015年3月11日
【發(fā)明人】H.田
【申請人】吉尼亞科技公司