專利名稱：等離子體處理室中的邊緣環(huán)磨損的補償?shù)姆椒ê脱b置的制作方法
技術(shù)領域：
本發(fā)明總的說來涉及襯底制造技術(shù)，具體而言涉及用于通過補償?shù)入x子體處理室中的邊緣環(huán)磨損來改善處理效果的方法和裝置。
背景技術(shù)：
在襯底(例如半導體晶片或用于平板顯示器制造中的玻璃板)的處理過程中，通常采用等離子體。作為半導體晶片的處理過程的一部分，例如，將晶片分成多個塊(die)或矩形區(qū)域，每個塊或矩形區(qū)域都將成為集成電路。在將材料有選擇地去除(蝕刻)和沉積(沉積)以在其上形成電子組件的一系列步驟中處理晶片。
在典型的等離子體蝕刻工藝中，在蝕刻之前將晶片用硬化乳劑薄膜(即，例如光致抗蝕劑掩模)覆蓋。接著有選擇地去除硬化乳劑區(qū)域，使下層的部分暴露。接著將晶片放置在等離子體處理室中稱為卡盤的、帶負電的電極上。接著使合適的蝕刻劑源氣體流到處理室中，撞擊以形成等離子體，蝕刻下層的暴露區(qū)域。在典型的等離子體蝕刻工藝中，也使用等離子體來幫助和/或改善沉積原材料的沉積。
在很多等離子體處理室中，經(jīng)常使用邊緣環(huán)(edge ring)。為了方便討論，圖1示出了等離子體處理室100的簡化截面圖。晶片104位于用來在等離子體處理室中支撐晶片的卡盤112上。眾所周知，卡盤112作為一種工件固定器(holder)，可通過RF電源電激勵以便于蝕刻和沉積。耦合環(huán)108如圖示設置在卡盤112與陶瓷環(huán)110之間。耦合環(huán)108的一個功能包括提供從卡盤112至邊緣環(huán)102的電流通路。邊緣環(huán)102執(zhí)行多個功能，包括將晶片104定位到卡盤112上，并防止該晶片本身不保護的下層組件被等離子體的離子損壞。
邊緣環(huán)112的一個重要功能涉及其對襯底上處理均勻性的影響。眾所周知，等離子體鞘層106的等位線經(jīng)過卡盤邊緣時急劇地向上彎曲。如果沒有邊緣環(huán)，襯底的邊緣將從電學上限定卡盤的外邊緣，并且等位線將在襯底邊緣附近急劇地向上彎曲。如果這樣，圍繞襯底邊緣的襯底區(qū)域?qū)⒔?jīng)受與在襯底中心的等離子環(huán)境不同的等離子環(huán)境，從而將導致襯底表面的很差的處理均勻性。
通過用邊緣環(huán)和/或其他下層結(jié)構(gòu)電延伸卡盤的等離子體面向區(qū)域，卡盤的邊緣在電學上對等離子體來說在襯底邊緣之外延伸一定距離。因而，等離子體鞘層的等位線更穩(wěn)定地保持在襯底的整個表面上，從而有助于襯底表面上的處理均勻性。
不幸地，延伸的邊緣環(huán)由于等離子體環(huán)境隨著時間的流逝被磨損。當邊緣環(huán)磨損掉時，鄰近邊緣環(huán)損壞區(qū)域的等離子體環(huán)境發(fā)生改變。等離子體環(huán)境的改變進而導致處理效果隨著時間而改變，并導致當邊緣環(huán)磨損時處理效果變差。即使處理采用反復在相同的室中的相同方案，情況仍然如此。
隨著時間流逝，處理效果下降至必須更換邊緣環(huán)的時候。當要求更換邊緣環(huán)時，為了便于更換邊緣環(huán)，使襯底處理中斷，并使等離子體處理室停止運行。在邊緣環(huán)更換操作中(可能花費數(shù)小時或數(shù)天)，制造商不能使用受到影響的等離子體處理系統(tǒng)，這將導致等離子體處理系統(tǒng)的所有權(quán)的更高成本。
鑒于上述情況，希望提供用于改善采用邊緣環(huán)的等離子體處理系統(tǒng)的處理效果，以及減少要求邊緣環(huán)更換的頻率的改進方法和裝置。

發(fā)明內(nèi)容
在一個實施例中，本發(fā)明涉及一種用于在等離子體處理系統(tǒng)的等離子體處理室中處理多個襯底的方法，在處理過程中，每一襯底都被設置在卡盤上并由邊緣環(huán)包圍。該方法包括根據(jù)給定處理方案在等離子體處理室中處理多個襯底中的第一襯底。該方法進一步包括在此之后，將沿著在等離子體處理室中的等離子體鞘層(plasmasheath)與卡盤(chuck)之間的穿過邊緣環(huán)的電容通路的電容的電容值調(diào)節(jié)給定值。該方法還包括在調(diào)節(jié)之后，根據(jù)給定處理方案在離子體處理室中處理多個襯底中的第二襯底，其中執(zhí)行調(diào)節(jié)而不需要更換邊緣環(huán)。
在另一實施例中，本發(fā)明涉及一種具有至少一個用于處理多個襯底的等離子體處理室的等離子體處理系統(tǒng)。該等離子體處理室包括用于在處理過程中支撐襯底的卡盤和具有外邊緣的邊緣環(huán)。邊緣環(huán)的外邊緣將卡盤包圍，其中，在處理過程中邊緣環(huán)沿著在等離子體鞘層與卡盤之間的電容通路設置，等離子體鞘層與在處理過程中產(chǎn)生的等離子體有關(guān)。等離子體處理室還包括用于原位調(diào)節(jié)沿著電容通路設置的電容的電容值的裝置。
在又一個實施例中，本發(fā)明涉及一種具有至少一個用于處理多個襯底的等離子體處理室的等離子體處理系統(tǒng)。該等離子體處理室包括用于在處理過程中支撐襯底的支撐裝置。還包括具有外邊緣的邊緣環(huán)，邊緣環(huán)的外邊緣將支撐裝置包圍，其中邊緣環(huán)在處理過程中沿著在等離子體鞘層與支撐裝置之間的電容通路設置，等離子體鞘層與在處理過程中產(chǎn)生的等離子體有關(guān)。另外，還包括用于原位調(diào)節(jié)沿著電容通路設置的電容的電容值的裝置。
本發(fā)明的這些和其它特征將在以下結(jié)合附圖并在本發(fā)明的詳細描述中詳細描述。


本發(fā)明通過附圖中的各幅圖的實例(但不作為限制)來進行說明，附圖中相同的參考標號參考相同的元件，其中圖1示出了等離子體處理室的簡化截面圖；圖2A示出了根據(jù)本發(fā)明的實施例的等離子體處理室的簡化截面圖；圖2B示出了根據(jù)本發(fā)明的實施例的電容通路的簡化電氣圖；圖3A示出了根據(jù)本發(fā)明的實施例的等離子體處理室的簡化截面圖；圖3B示出了根據(jù)本發(fā)明的實施例的電容通路的簡化電氣圖；圖4A示出了根據(jù)本發(fā)明的實施例的等離子體處理室的簡化截面圖；以及圖4B示出了根據(jù)本發(fā)明的實施例的電容通路的簡化電氣圖。
具體實施例方式
接下來將參看如附圖中示出的本發(fā)明的幾個優(yōu)選實施例詳細描述本發(fā)明。在以下描述中，為了提供對本發(fā)明的透徹理解，闡述了多個具體細節(jié)。然而，本領域技術(shù)人員應當理解，沒有這些具體細節(jié)中的一些或全部本發(fā)明也可以實施。在其他情形下，為了避免不必要地模糊本發(fā)明，沒有描述眾所周知的處理步驟和/或結(jié)構(gòu)。參考附圖以及以下詳細描述，將有助于更好地理解本發(fā)明的特征和優(yōu)點。
盡管不希望受理論束縛，但是本發(fā)明的發(fā)明人認為，當邊緣環(huán)被磨損掉時，沿著從等離子體鞘層至卡盤穿過邊緣環(huán)的電容通路的電容將改變。電容的改變進而影響在邊緣環(huán)的磨損區(qū)域附近的等離子體環(huán)境。除非該電容的改變在邊緣環(huán)磨損時被補償，否則處理效果變差將不可避免。此外，當邊緣環(huán)磨損掉時不補償電容改變，那么處理效果變差將得不到糾正，并且必然使得更頻繁地更換邊緣環(huán)。
為了方便討論，圖2A示出了另一個等離子體處理室的示意圖，圖中示出了從等離子體鞘層106至卡盤112穿過邊緣環(huán)102的電容通路150。參考圖2A，等離子體鞘層106、晶片104、卡盤112、耦合環(huán)108、邊緣環(huán)102、以及陶瓷環(huán)110與圖1所示相同。從卡盤112的導電面開始，示出了一等效電容C0，其由卡盤112的表面、耦合環(huán)108的表面、以及兩者之間的空間限定。沿著電容通路150，還有另一等效電容C2，其由耦合環(huán)108的表面和邊緣環(huán)102的下表面以及兩者之間的空間限定。進一步沿著電容通路150，邊緣環(huán)102中的介電材料形成另一電容C1。另外，等離子體鞘層106與邊緣環(huán)102的上表面之間形成沿著電容通路150的另一電容Cs。
參考圖2B，示出了電容通路150的簡化電氣圖?？ūP112與電容C0串聯(lián)電連接，圖中示出了該電容設置在卡盤112與耦合環(huán)108之間。電容C2沿著電容通路150在耦合環(huán)108與邊緣環(huán)102下表面之間串聯(lián)連接。圖中示出由邊緣環(huán)102的介電材料形成的電容C1與電容C2串聯(lián)連接。電容Cs通過在電容C2與等離子體鞘層106之間與電容C2串聯(lián)連接而結(jié)束該電容通路150。
當邊緣環(huán)被等離子體磨掉和/或破壞時，由邊緣環(huán)介電材料形成的電容C1改變。該電容C1的改變進而影響在邊緣環(huán)的受損區(qū)域附近的等離子體環(huán)境。當?shù)入x子體環(huán)境改變時，處理效果變差。
圖3A示出了圖2A的等離子體處理室的簡化截面圖，包括邊緣環(huán)102中的典型受損區(qū)域304?？梢哉J為，受損區(qū)域304(表現(xiàn)為邊緣環(huán)中的溝塹、空穴、或者凹坑的形式)將改變受損區(qū)域附近的上述電容C1。圖3B示出改變的電容通路。與圖2B中的情況對比，由邊緣環(huán)102中的受損介電材料產(chǎn)生的電容值C1′由于介電材料變薄而變大(因C＝εA/d)。該電容值C1的增大進而使沿著電容通路150的總電容增大，導致沿著通路150的阻抗下降(因Z＝1/ωC或Z＝d/εAω)。因為沿著從等離子體鞘層至卡盤的通路的阻抗減小，所以沿著通路150的電流增大。等離子體鞘層與卡盤之間穿過邊緣環(huán)的受損區(qū)域的電流的增大與在襯底邊緣的蝕刻速率的增大相一致(相對于襯底其他區(qū)域而言)。此外，當邊緣環(huán)侵蝕進行時，在襯底的邊緣區(qū)域中蝕刻的特征表現(xiàn)得更加朝襯底邊界傾斜。理想地，襯底邊緣的蝕刻速率不改變并且隨著時間的流逝蝕刻特征不傾斜。而且，邊緣環(huán)不磨損或在低速率磨損，這將允許蝕刻仍然在使用中，直到一些隨后服務中斷。某些半導體制造工藝不容許蝕刻特性比非常小的量改變得更多，這樣邊緣環(huán)的壽命比僅僅由于原料的損失的壽命更短。本發(fā)明的目的是通過補償侵蝕以最小化襯底邊緣的蝕刻速率改變以及隨著時間流逝的蝕刻特性傾斜效果，有效地延長邊緣環(huán)的使用壽命。
根據(jù)本發(fā)明的一個方面，通過減少電容C0、C2或CS中的一個或多個的電容來補償邊緣環(huán)損壞帶來的沿著電容通路150的電容的改變。在一個優(yōu)選實施例中，由邊緣環(huán)變薄的損壞導致的電容C1增大通過減少與在邊緣環(huán)下表面和耦合環(huán)之間的間隙相關(guān)聯(lián)的電容C2抵消。在一實施例中，通過提供一種可以移動邊緣環(huán)和耦合環(huán)以使其進一步分開以減少其間的電容C2的機構(gòu)來實現(xiàn)減少電容C2，從而補償由邊緣環(huán)變薄的損壞導致的增大的電容C1。
根據(jù)本發(fā)明的一個實施例，圖4A示出了具有可變位置耦合環(huán)408的等離子體處理室的簡化截面圖。參考圖4A，可變位置耦合環(huán)408被設置為沿著路徑404移動。由于電容C2的電容值依賴于邊緣環(huán)102的下表面與可變位置耦合環(huán)408之間的距離，所以改變可變位置耦合環(huán)408的位置將改變電容C2的電容值。
通過采用可變位置耦合環(huán)，與受損邊緣環(huán)102相關(guān)聯(lián)的電容C1增大可以由通過將可變位置耦合環(huán)408沿著路徑404重新定位來改變電容C2而被抵消。最終結(jié)果是，沿著電容通路150的總電容基本保持不變，或只改變較小的程度。由于通過采用可變位置耦合環(huán)使等離子體鞘層與卡盤之間的電容基本保持不變或只改變較小的程度，所以等離子體鞘層與卡盤之間的阻抗在邊緣環(huán)磨掉時基本保持不變或只改變較小的程度。這進而幫助邊緣環(huán)受損區(qū)域附近的等離子體環(huán)境在邊緣環(huán)磨掉時保持基本不變或只改變較小的程度。
此外，采用可變位置耦合環(huán)延遲了更換邊緣環(huán)的需求。當邊緣環(huán)磨掉時，耦合環(huán)被重新定位以糾正處理惡化。還會出現(xiàn)這樣的情況，因為大范圍的結(jié)構(gòu)損壞或因為由邊緣環(huán)損壞導致的電容C1增大無法通過進一步減少其他電容之一而充分地補償，所以還會到達邊緣環(huán)102需要更換的時候。然而，更換發(fā)生的頻率比現(xiàn)有技術(shù)低，從而既減少了成本高昂的制造停工時間，又減少了由更換過程導致設備必須重新校準的需要。
在一個實施例中，對于具體等離子體處理室中的具體處理，邊緣環(huán)變薄的量或損壞量可以通過隨時間測量邊緣環(huán)的厚度憑經(jīng)驗來確定。例如，在一個實施例中，受影響區(qū)域中的邊緣環(huán)的厚度可以用探頭來測量。一旦邊緣環(huán)變薄量被確定為時間的函數(shù)或處理的襯底的數(shù)量的函數(shù)，就可以確定作為時間的函數(shù)或作為所處理襯底的數(shù)量的函數(shù)的電容值C1。該信息(作為時間的函數(shù)或所處理襯底的數(shù)量的函數(shù)可以用于確定沿著等離子體鞘層與卡盤之間的電容通路的其他電容中的一個或多個電容需要的減少量)。在使用可變位置耦合環(huán)的情況中，該信息(作為時間的函數(shù)或處理的襯底的數(shù)量的函數(shù))進而可以用于在處理進行過程中計算等離子體鞘層與卡盤之間需要的間隙，從而令人滿意地抵消由邊緣環(huán)變薄損壞導致的電容增大。
在另一個實施例中，沿著等離子體鞘層與卡盤之間的電容通路的其他電容中的一個或多個的電容值的減少可以在理論上或考慮通過計算機輔助建模進行計算，其中，計算機輔助建模尤其考慮了等離子體處理室的各個組件的材料、處理室及其組件的幾何形狀、以及處理方案。接下來，該信息可用來減少生產(chǎn)室中沿著在等離子體鞘層與卡盤之間的電容通路的其他電容中的一個或多個電容。
減少生產(chǎn)室中沿著等離子體鞘層與卡盤之間穿過邊緣環(huán)的電容通路的其他電容中的一個或多個電容的電容值可以通過多種方法來實現(xiàn)。在采用可變位置耦合環(huán)的情況中，例如，可以提供一個或多個線性致動器或螺旋致動器將可變位置耦合環(huán)408相對于邊緣環(huán)進行物理移動。如果需要，該致動器可以倚靠卡盤112或陶瓷環(huán)110甚至邊緣環(huán)102固定。
另外，可考慮使邊緣環(huán)替代地或附加地移動，以補償邊緣環(huán)變薄損壞帶來的電容C1增大。更進一步地，可以使耦合環(huán)或邊緣環(huán)保持靜止并提供可移動插件，其可以根據(jù)需要在卡盤與耦合環(huán)之間、或在耦合環(huán)與邊緣環(huán)之間、或在邊緣環(huán)與等離子體鞘層之間的間隙中進行定位，以抵消邊緣環(huán)變薄損壞帶來的電容C1增大。
在任何情況下，優(yōu)選地，可以原位執(zhí)行電容調(diào)節(jié)。即，最好有一種提供等離子體處理室的機構(gòu)，以使沿著等離子體鞘層與卡盤之間的電容通路的其他電容中的一個或多個電容能夠被調(diào)節(jié)，而不需要將等離子體處理室在生產(chǎn)線上從運行停止延長的時間。耦合至可變位置耦合環(huán)的致動器只是此類型用以抵消由于邊緣環(huán)變薄損壞帶來的電容C1增大的原位電容調(diào)節(jié)裝置的一個實例。作為又一實例，耦合環(huán)可以制成固定的，但可通過使用可變阻抗裝置(例如可變電容器)而具有對于卡盤可變的阻抗。在此情況下，當必須抵消邊緣環(huán)電容的改變時，該調(diào)節(jié)可以通過調(diào)節(jié)可變阻抗裝置的值來進行。
應該明白的是，某些處理室設計可以包括在等離子體鞘層與卡盤之間穿過邊緣環(huán)的電容通路中的更多或更少數(shù)量的組件。不管包括的組件(例如環(huán)或其他結(jié)構(gòu))的數(shù)量如何，只要沿著等離子體鞘層與卡盤之間的電容通路的其他電容中的一個或多個電容可被減小，以抵消邊緣環(huán)變薄損壞帶來的電容C1的增大，就可以減少處理惡化，并且邊緣環(huán)在要求更換前可使用更長的時間。
盡管已經(jīng)參照幾個優(yōu)選實施例描述了本發(fā)明，但是各種改變、變更、和等價物也落在本發(fā)明的范圍內(nèi)。例如，盡管已經(jīng)在蝕刻應用的上下文中描述了附圖，但應該明白的是，本發(fā)明也適用于沉積工藝。在采用沉積工藝或者甚至對于某種蝕刻工藝的情況下，在邊緣環(huán)上的材料沉積可以減少沿著等離子體鞘層與卡盤體之間的前述電容通路的邊緣環(huán)的電容，并且在某些情況下，要求進行增加沿著電容通路其他位置的電容的調(diào)節(jié)以進行補償。在這種情況下，沉積量可以隨著時間憑經(jīng)驗確定，以確定由沉積導致的邊緣環(huán)的電容改變，或邊緣環(huán)的電容的改變可以被建?；蛟跀?shù)學上計算。然后，該信息可以通過調(diào)節(jié)沿著前述電容通路的一個或多個電容來幫助補償。
此外，本發(fā)明并不受任何具體類型的等離子體生成技術(shù)的限制。因此，可以將本發(fā)明應用于任何以及所有經(jīng)受由邊緣環(huán)變薄損壞或邊緣環(huán)上材料的累積導致的處理惡化的等離子體處理系統(tǒng)，而不用管等離子體是如何生成的，這樣的處理系統(tǒng)包括感應耦合等離子體處理系統(tǒng)、電容連接的等離子體處理系統(tǒng)、以及其他。也應當指出，存在很多實現(xiàn)本發(fā)明的方法和裝置的可選方式。因而，所附權(quán)利要求應該解釋為包括所有這些落入本發(fā)明的主旨和精神內(nèi)的改變、變更、和等價物。
權(quán)利要求
1.一種用于在等離子體處理系統(tǒng)的等離子體處理室中處理多個襯底的方法，在所述處理過程中，所述襯底中的每一個襯底都設置在卡盤上并由邊緣環(huán)包圍，所述方法包括根據(jù)給定處理方案在所述等離子體處理室中處理所述多個襯底中的第一襯底；在此之后，將沿著在所述等離子體處理室中的等離子體鞘層與所述卡盤之間穿過所述邊緣環(huán)的電容通路的電容的電容值調(diào)節(jié)給定值；以及在所述調(diào)節(jié)之后，根據(jù)所述給定處理方案在所述離子體處理室中處理所述多個襯底中的第二襯底，其中，執(zhí)行所述調(diào)節(jié)而不需要更換所述邊緣環(huán)。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述調(diào)節(jié)包括增大在沿著所述電容通路的相鄰面之間的間隙。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述相鄰面包括所述邊緣環(huán)的表面和所述等離子體處理室的耦合環(huán)的表面。
4.根據(jù)權(quán)利要求3所述的方法，其中，所述耦合環(huán)沿著垂直于所述邊緣環(huán)的所述表面的軸是可移動的，以增大所述間隙。
5.根據(jù)權(quán)利要求3所述的方法，其中，所述等離子體處理室是蝕刻室。
6.根據(jù)權(quán)利要求3所述的方法，其中，所述調(diào)節(jié)被原位執(zhí)行。
7.根據(jù)權(quán)利要求3所述的方法，其中，通過啟動耦合至所述耦合環(huán)的致動器來實現(xiàn)所述調(diào)節(jié)。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述致動器是線性致動器。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述致動器是螺旋致動器。
10.根據(jù)權(quán)利要求3所述的方法，其中，所述給定值是足以抵消沿著所述電容通路的電容的第一增量的電容值，所述電容的第一增量可歸因于所述邊緣環(huán)的變薄損壞。
11.根據(jù)權(quán)利要求3所述的方法，其中，在所述等離子體處理室運行預定量時間之后執(zhí)行所述調(diào)節(jié)。
12.根據(jù)權(quán)利要求3所述的方法，其中，在所述等離子體處理室中處理預定數(shù)量的襯底之后執(zhí)行所述調(diào)節(jié)。
13.根據(jù)權(quán)利要求1所述的方法，其中，使用在所述等離子體處理室中提供的致動器原位執(zhí)行所述調(diào)節(jié)，并且其中所述襯底是半導體晶片。
14.根據(jù)權(quán)利要求1所述的方法，其中，使用在所述等離子體處理室中提供的致動器原位執(zhí)行所述調(diào)節(jié)，并且其中所述襯底是玻璃板。
15.根據(jù)權(quán)利要求1所述的方法，其中，所述等離子體處理室是蝕刻室。
16.根據(jù)權(quán)利要求1所述的方法，其中，所述等離子體處理室是沉積室。
17.根據(jù)權(quán)利要求1所述的方法，其中，所述等離子體處理室是感應耦合的等離子體處理室。
18.根據(jù)權(quán)利要求1所述的方法，其中，所述電容是可變電容器，所述調(diào)節(jié)包括改變所述可變電容器的值。
19.一種具有至少一個用于處理多個襯底的等離子體處理室的等離子體處理系統(tǒng)，所述等離子體處理室包括卡盤，用于在所述處理過程中支撐襯底；邊緣環(huán)，其具有外邊緣，所述邊緣環(huán)的所述外邊緣將所述卡盤包圍，其中，所述邊緣環(huán)在所述處理過程中沿著等離子體鞘層與所述卡盤之間的電容通路設置，所述等離子體鞘層與在所述處理過程中產(chǎn)生的等離子體相關(guān)聯(lián)；以及調(diào)節(jié)裝置，用于原位調(diào)節(jié)沿著所述電容通路設置的電容的電容值。
20.根據(jù)權(quán)利要求19所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)包括增大在沿著所述電容通路的相鄰面之間的間隙。
21.根據(jù)權(quán)利要求20所述的等離子體處理系統(tǒng)，其中，所述等離子體處理室還包括沿著所述電容通路設置的耦合環(huán)，并且其中所述相鄰面包括所述邊緣環(huán)的表面和所述等離子體處理室的耦合環(huán)的表面。
22.根據(jù)權(quán)利要求21所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)裝置被耦合至所述耦合環(huán)，并且用于使所述耦合環(huán)沿著垂直于所述邊緣環(huán)的所述表面的軸移動，以增大所述間隙。
23.根據(jù)權(quán)利要求20所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)裝置包括致動器。
24.根據(jù)權(quán)利要求23所述的等離子體處理系統(tǒng)，其中，所述致動器是線性致動器。
25.根據(jù)權(quán)利要求23所述的等離子體處理系統(tǒng)，其中，所述致動器是螺旋致動器。
26.根據(jù)權(quán)利要求19所述的等離子體處理系統(tǒng)，其中，沿著所述電容通路設置的所述電容的所述電容值減小給定值，所述給定值是足以抵消沿著所述電容通路的電容的第一增量的電容值，所述電容的第一增量可歸因于所述邊緣環(huán)的變薄損壞。
27.根據(jù)權(quán)利要求19所述的等離子體處理系統(tǒng)，其中，所述處理包括蝕刻所述襯底。
28.根據(jù)權(quán)利要求19所述的等離子體處理系統(tǒng)，其中，所述處理包括在所述襯底上沉積材料層。
29.根據(jù)權(quán)利要求19所述的等離子體處理系統(tǒng)，其中，所述電容是可變阻抗裝置，用于原位調(diào)節(jié)所述電容的所述電容值的所述調(diào)節(jié)裝置包括用于調(diào)節(jié)所述可變阻抗裝置的電容值的調(diào)節(jié)機構(gòu)。
30.一種具有至少一個用于處理多個襯底的等離子體處理室的等離子體處理系統(tǒng)，所述等離子體處理室包括支撐裝置，用于在所述處理過程中支撐襯底；邊緣環(huán)，其具有外邊緣，所述邊緣環(huán)的外邊緣包圍所述支撐裝置，其中，在所述處理過程中所述邊緣環(huán)沿著在等離子體鞘層與所述支撐裝置之間的電容通路設置，所述等離子體鞘層與在所述處理過程中產(chǎn)生的等離子體相關(guān)聯(lián)；以及調(diào)節(jié)裝置，用于原位調(diào)節(jié)沿著所述電容通路設置的電容的電容值。
31.根據(jù)權(quán)利要求30所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)包括增大在沿著所述電容通路的相鄰面之間的間隙。
32.根據(jù)權(quán)利要求31所述的等離子體處理系統(tǒng)，其中，所述等離子體處理室還包括沿著所述電容通路設置的耦合環(huán)，并且其中所述相鄰面包括所述邊緣環(huán)的表面和所述等離子體處理室的耦合環(huán)的表面。
33.根據(jù)權(quán)利要求32所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)裝置被耦合至所述耦合環(huán)，并且用于使所述耦合環(huán)沿著垂直于所述邊緣環(huán)的表面的軸移動，以增大所述間隙。
34.根據(jù)權(quán)利要求32所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)裝置被耦合至所述耦合環(huán)，并且用于使所述耦合環(huán)沿著垂直于所述邊緣環(huán)的表面的軸移動，以減小所述間隙。
35.根據(jù)權(quán)利要求31所述的等離子體處理系統(tǒng)，其中，所述調(diào)節(jié)裝置包括線性致動器和螺旋致動器之一。
36.根據(jù)權(quán)利要求30所述的等離子體處理系統(tǒng)，其中，沿著所述電容通路設置的所述電容的所述電容值減小給定值，所述給定值是足以抵消沿著所述電容通路的電容的第一增量的電容值，所述電容的第一增量可歸因于所述邊緣環(huán)的變薄損壞。
37.根據(jù)權(quán)利要求30所述的等離子體處理系統(tǒng)，其中，沿著所述電容通路設置的所述電容的所述電容值增大給定值，所述給定值是足以抵消沿著所述電容通路的電容的第一減小量的電容值，所述電容的第一減小量可歸因于在所述處理過程中所述邊緣環(huán)上的材料的增加。
全文摘要
一種用于在等離子體處理系統(tǒng)的等離子體處理室中處理多個襯底的方法。在處理期間，每個襯底都位于卡盤上且由邊緣環(huán)圍繞。該方法包括根據(jù)給定處理方案在等離子體處理室中處理多個襯底中的第一襯底。該方法進一步包括其后將沿著在等離子體處理室中的等離子體鞘層與卡盤之間穿過邊緣環(huán)的電容通路的電容的電容值調(diào)節(jié)給定值。該方法還包括在調(diào)節(jié)之后，根據(jù)給定處理方案在離子體處理室中處理多個襯底中的第二襯底，其中執(zhí)行的調(diào)節(jié)不需要更換邊緣環(huán)。
文檔編號H01J37/32GK1682344SQ03822314
公開日2005年10月12日 申請日期2003年9月16日 優(yōu)先權(quán)日2002年9月18日
發(fā)明者羅伯特·J·斯蒂格 申請人:朗姆研究公司