專利名稱:薄膜晶體管液晶顯示器的像素結構及其制作方法
技術領域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器的像素結構，尤其涉及一種有效去除薄膜晶體管液晶顯示器像素顯示區(qū)域的非晶硅微粒殘留，以提升薄膜晶體管液晶顯示器合格率的像素結構。本發(fā)明還涉及一種薄膜晶體管液晶顯示器的像素結構的制作方法。
背景技術：
薄膜晶體管液晶顯示器(Thin Film Transistor Liquid CrystalDisplay；TFT LCD)具有省電，畫質(zhì)佳和響應速度快等優(yōu)點，故逐漸成為平面顯示器中的主流。其中，主動式矩陣驅動技術又以非晶硅薄膜晶體管組件(Amorphous Silicon Thin Film Transistor；a-SiTFT)為主流。
薄膜晶體管的構造主要可分為四種，分別為(a)同平面結構，(b)逆同平面(inverted coplanar)結構，(c)交錯型結構，(d)逆交錯型(inverted staggered)結構。每種結構都有其應用與設計，然而，其中逆交錯型結構則廣泛地被非晶硅TFT制造業(yè)者所采用。
TFT LCD的制程，主要是依據(jù)電路設計要求，在基板表面反復進行薄膜、黃光、蝕刻等不同的制程，以完成薄膜晶體管矩陣結構。其與另一片上面有彩色濾光片的基板配合，組合形成液晶顯示器的空穴之后，再進行液晶的注入，以完成該TFT LCD面板。再將該TFT LCD面板裝上驅動電路(IC)，電路板和背光源，再進行機殼模塊組裝及包裝過程，從而完成成品。
然而，由于制程環(huán)境中的粉塵微粒殘留于基板上，后續(xù)制程中常造成非晶硅蝕刻不完全，以致于形成非晶硅微粒殘留的問題。而該非晶硅微粒殘留是一般a-Si TFT LCD的極大缺陷(defect)之一，還由于所產(chǎn)生的非晶硅微粒殘留比一般的微粒殘留較難測試，特別是當非晶硅微粒殘留發(fā)生的位置在像素顯示區(qū)域時，該非晶硅微粒將與像素電極將產(chǎn)生弱電容耦合效應，因而降低該薄膜晶體管液晶顯示器的合格率。
發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種薄膜晶體管液晶顯示器的像素結構，其可有效地避免a-Si TFT LCD的像素顯示區(qū)域中存在于像素電極下的a-Si微粒殘留。本發(fā)明的另一個目的在于提供一種薄膜晶體管液晶顯示器的像素結構的制作方法。
為了達到上述目的，根據(jù)本發(fā)明的薄膜晶體管液晶顯示器的像素結構，包括一基板；一緩沖層，設于該基板的一側表面，且該緩沖層形成一第一緩沖層和一第二緩沖層，其中該第一緩沖層的厚度小于該第二緩沖層的厚度；一像素驅動單元，設于該第二緩沖層上；一保護層，設于該像素驅動單元上，且該保護層具有一接觸孔；一像素電極，該像素電極覆蓋該第一緩沖層并延伸覆蓋該接觸孔，該像素電極通過該接觸孔與該像素驅動單元電性連接。
為了消除a-Si TFT LCD的像素顯示區(qū)域中存在于像素電極下的a-Si微粒殘留，根據(jù)本發(fā)明的制造方法包括在一基板的一側表面上形成一緩沖層；在該緩沖層形成一像素驅動單元；在該緩沖層和像素驅動單元形成一保護層；圖案化該保護層，在該像素驅動單元上形成一接觸孔，該緩沖層形成一第一緩沖層和一第二緩沖層，其中該第二緩沖層位于像素驅動單元和基板之間；形成一像素電極，該像素電極覆蓋于該第一緩沖層延伸覆蓋于該接觸孔，通過該接觸孔使該像素驅動單元與該像素電極電性連接。
本發(fā)明具有以下效果，由于根據(jù)本發(fā)明的薄膜晶體管液晶顯示器的像素結構包括一基板、一緩沖層、一像素驅動單元、一保護層(鈍化層，passivation layer)、與一像素電極(pixel electrode)，該像素結構可在基板上定義出一像素顯示區(qū)域；該緩沖層完整覆蓋該基板的一側表面，該像素驅動單元設于該緩沖層上，而在該像素驅動單元制作后，鍍上一層保護層，且在定義保護層的制程中同時對該像素顯示區(qū)域進行蝕刻制程，直到該緩沖層過蝕刻(over etching)為止，再制作該像素電極。因而制作像素驅動單元時，在該像素顯示區(qū)域上所殘留的非晶硅微粒，可隨著該第一緩沖層的過蝕刻而消除，進而使第一緩沖層201上的該像素電極50可避免由于非微粒殘留而產(chǎn)生弱電容耦合效應。
圖1是根據(jù)本發(fā)明的薄膜晶體管液晶顯示器的像素結構示意圖。
圖2-1是本發(fā)明在基板上形成緩沖層的結構示意圖。
圖2-2是本發(fā)明形成像素驅動單元后的結構示意圖。
圖2-3是本發(fā)明形成保護層后的結構示意圖。
圖2-4是本發(fā)明在保護層上制作接觸孔，并在同一道制程中對緩沖層過蝕刻后的結構示意圖。
圖2-5是本發(fā)明制作像素電極后的像素結構示意圖。
具體實施方式下面結合附圖對本發(fā)明作進一步詳細地描述。
本發(fā)明公開了一種非晶硅的薄膜晶體管液晶顯示器的像素結構與制作方法，請參閱圖1所示，本發(fā)明的結構包括一基板10、一緩沖層20、一像素驅動單元30、一保護層40、與一像素電極50，其中，該緩沖層20完整覆蓋該基板10的一側表面，該緩沖層20形成一第一緩沖層201和一第二緩沖層202，其中第一緩沖層201的厚度小于第二緩沖層202，且第一緩沖層201的區(qū)域成為像素顯示區(qū)域70，而該緩沖層20可為氮化硅(SiNx)、氧化硅(SiOx)、或氮氧化硅(SiONx)。
該像素驅動單元30設置在該第二緩沖層202上，該像素驅動單元30包括一晶體管31、一儲存電容32，且本實施例的晶體管31是以逆交錯型結構為例示出的，其包括漏極311、源極312、非晶硅313、n+型非晶硅314、柵極絕緣層315、和柵極316等結構，但是，晶體管31也可采用同平面結構、逆同平面結構、或交錯型結構等其它結構；而該儲存電容32由一下電極321-絕緣層322-上電極323的結構所構成，其中上電極323可與該漏極311連接而一起制成，且柵極絕緣層315與儲存電容32的絕緣層322也可為同一層結構同時制成。
該保護層40設置在該像素驅動單元30上，且該保護層40具有一接觸孔60，該接觸孔60讓該像素驅動單元30的電性連接的區(qū)域裸露出來。
如上所述的結構，即可供在形成、定義該保護層40時，在同一道制程中對像素顯示區(qū)域70上的第一緩沖層201進行蝕刻制程，直到該第一緩沖層201過蝕刻部分厚度為止，因而使位于該像素顯示區(qū)域70的該第一緩沖層201的厚度比該第二緩沖層202小，而該像素電極50覆蓋該第一緩沖層201并延伸覆蓋該接觸孔60，讓該像素電極50通過該接觸孔60與該像素驅動單元30電性連接。
因而制作像素驅動單元30時，在該像素顯示區(qū)域70上所殘留的非晶硅微粒，可隨著該第一緩沖層201的過蝕刻而消除，進而使第一緩沖層201上的該像素電極50，可避免由于非晶硅微粒殘留而產(chǎn)生弱電容耦合效應。
而根據(jù)本發(fā)明的制作方法包括下述步驟緩沖層20在基板10的一側表面上形成，即在基板10的一側表面上完整地鍍上緩沖層20，其結構如圖2-1所示，且基板10可定義出像素顯示區(qū)域70，可利用薄膜制程如以硅烷的化學氣相沉積制作緩沖層20，該緩沖層20可為氮化硅(SiNx)，氧化硅(SiOx)、或氮氧化硅(SiONx)。
在該緩沖層20上形成一像素驅動單元30，該像素驅動單元30包括一晶體管31、一儲存電容32，其在該緩沖層20上不同于像素顯示區(qū)域70的位置制作，如同前述，本實施例中的晶體管31是以逆交錯型為例，包括漏極311、源極312、非晶硅313、n+型非晶硅314、柵極絕緣層315、和柵極316等，其結構如圖2-2所示，其利用半導體制程，如薄膜、黃光、蝕刻等制程加以制作完成，在此不再贅述，同樣的晶體管31也可采用同平面結構、逆同平面結構、或交錯型結構等其它結構。而該儲存電容32是由下電極321-絕緣層322-上電極323的結構所構成，其中上電極323可與該漏極311連接而一起制成，且柵極絕緣層315與儲存電容32的絕緣層322也可為同一層結構同時制成。
保護層40在該緩沖層20及該像素驅動單元30上形成，其結構如圖2-3所示，且該保護層40可利用薄膜制程制作完成，而保護該像素驅動單元30。
圖案化該保護層40，在該像素驅動單元30上形成一接觸孔60，并將該緩沖層20形成一第一緩沖層201和一第二緩沖層202，其中該第二緩沖層202位于該像素驅動單元30和該基板10之間，而第一緩沖層201位于像素顯示區(qū)域70。其是在制作該接觸孔60的同一道制程中對像素顯示區(qū)域70上的第一緩沖層201進行蝕刻制程，直到該第一緩沖層201過蝕刻部分厚度為止，其結構如圖2-4所示，因而在制作像素驅動單元30時在該像素顯示區(qū)域70上的該第一緩沖層201所殘留的非晶硅微粒，可隨著該第一緩沖層201被過蝕刻而同時被消除。
形成像素電極50，該像素電極50覆蓋第一緩沖層201上并延伸覆蓋該接觸孔60，讓該像素電極50通過該接觸孔60與該像素驅動單元30電性連接，其結構如圖2-5所示，該像素電極50可利用薄膜制程如濺鍍加以制作完成。
如上所述，本發(fā)明在制作具接觸孔60的保護層40的時候，在同一道制程中對像素顯示區(qū)域70上的該第一緩沖層201進行蝕刻制程，直到該第一緩沖層201過蝕刻部分厚度為止，因此可有效去除制作薄膜晶體管矩陣時所殘留的非晶硅微粒殘留，以避免非晶硅微粒在像素電極50的區(qū)域產(chǎn)生弱電容耦合效應，進而提高薄膜晶體管液晶顯示器的合格率。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包括在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種薄膜晶體管液晶顯示器的像素結構，其特征在于包括一基板(10)；一緩沖層(20)，設于所述基板(10)的一側表面，且所述緩沖層(20)形成一第一緩沖層(201)和一第二緩沖層(202)，其中所述第一緩沖層(201)的厚度小于所述第二緩沖層(202)的厚度；一像素驅動單元(30)，設于所述第二緩沖層(202)上；一保護層(40)，設于所述像素驅動單元(30)上，且所述保護層(40)具有一接觸孔(60)；一像素電極(50)，所述像素電極(50)覆蓋所述第一緩沖層(201)并延伸覆蓋所述接觸孔(60)，所述像素電極(50)通過所述接觸孔(60)與所述像素驅動單元(30)電性連接。
2.根據(jù)權利要求
1所述的薄膜晶體管液晶顯示器的像素結構，其特征在于，所述像素驅動單元(30)包括一晶體管(31)和一儲存電容(32)。
3.根據(jù)權利要求
1所述的薄膜晶體管液晶顯示器的像素結構，其特征在于，所述緩沖層(20)為氮化硅、氧化硅、或氮氧化硅中的任意一種。
4.一種薄膜晶體管液晶顯示器的像素結構的制作方法，其特征在于包括在一基板(10)的一側表面上形成一緩沖層(20)；在所述緩沖層(20)形成一像素驅動單元(30)；在所述緩沖層(20)和所述像素驅動單元(30)形成一保護層(40)；圖案化所述保護層(40)，在所述像素驅動單元(30)上形成一接觸孔(60)，所述緩沖層(20)形成一第一緩沖層(201)和一第二緩沖層(202)，其中該第二緩沖層(202)位于所述像素驅動單元(30)和所述基板(10)之間；形成一像素電極(50)，所述像素電極(50)覆蓋于所述第一緩沖層(201)并延伸覆蓋于所述接觸孔(60)，通過所述接觸孔(60)使所述像素驅動單元(30)與所述像素電極(50)電性連接。
5.根據(jù)權利要求
4所述的制作方法，其特征在于，所述像素驅動單元(30)包括一晶體管(31)和一儲存電容(32)。
6.根據(jù)權利要求
4所述的制作方法，其特征在于，所述緩沖層(20)為氮化硅、氧化硅、或氮氧化硅中的任意一種。
專利摘要
本發(fā)明公開了一種薄膜晶體管液晶顯示器的像素結構及其制作方法，首先在基板上設置一緩沖層，在像素驅動單元制作后，在制作具有接觸孔的保護層的時候，在同一道制程中對像素顯示區(qū)域進行蝕刻制程，直到該緩沖層過蝕刻為止，從而有效去除像素顯示區(qū)域上殘留的非晶硅微粒，以避免該非晶硅微粒在像素顯示區(qū)域和后續(xù)制程形成的像素電極產(chǎn)生弱電容耦合效應，進而提高制作薄膜晶體管液晶顯示器的合格率。
文檔編號G02F1/133GK1991538SQ200510097489
公開日2007年7月4日 申請日期2005年12月28日
發(fā)明者郭建忠 申請人:勝華科技股份有限公司導出引文BiBTeX, EndNote, RefMan