本實(shí)用新型屬于電力智能可穿戴技術(shù)領(lǐng)域，具體講涉及一種電力巡檢智能頭盔雙目顯示系統(tǒng)。

背景技術(shù)：

隨著期移動(dòng)可穿戴技術(shù)迅猛發(fā)展，需要研究基于智能可穿戴技術(shù)的電力巡檢作業(yè)可穿戴設(shè)備。智能穿戴設(shè)備是指綜合運(yùn)用新型移動(dòng)嵌入式技術(shù)、多樣化顯示技術(shù)、各類識(shí)別技術(shù)(語音、手勢(shì)、眼球追蹤等)、傳感技術(shù)、信息傳輸技術(shù)和云服務(wù)等交互及儲(chǔ)存技術(shù)，以代替手持設(shè)備或其他器械，實(shí)現(xiàn)用戶互動(dòng)交互、生活?yuàn)蕵?、人體監(jiān)測(cè)等功能的新型日常穿戴設(shè)備?？纱┐髟O(shè)備的產(chǎn)品形態(tài)豐富多樣，有智能手環(huán)、手表、眼鏡、頭盔等，它們能夠進(jìn)行數(shù)據(jù)的采集和初步的處理。智能頭盔集成了控制論、計(jì)算機(jī)、電子電氣、機(jī)構(gòu)學(xué)、傳感器、通訊學(xué)、全球定位等技術(shù)，通過對(duì)現(xiàn)場(chǎng)信息的實(shí)時(shí)采集及與外界互聯(lián)的可靠性等特征，體現(xiàn)出靈活的環(huán)境適應(yīng)性與自主性，較適合電力巡檢作業(yè)場(chǎng)合。能產(chǎn)生較大的經(jīng)濟(jì)效益和社會(huì)效益。

隨著公司電網(wǎng)規(guī)模日益擴(kuò)大和新型設(shè)備投產(chǎn)，電網(wǎng)建設(shè)、運(yùn)維面臨資料繁雜、操作規(guī)程復(fù)雜、應(yīng)急處理要求高以及人員變動(dòng)頻繁等問題，傳統(tǒng)作業(yè)模式已不能適應(yīng)電網(wǎng)發(fā)展要求。隨著IT技術(shù)發(fā)展，智能穿戴設(shè)備集成微成像顯示、多媒體、傳感器等技術(shù)，支持多種交互方式，與業(yè)務(wù)系統(tǒng)實(shí)現(xiàn)智能互聯(lián)服務(wù)，已在消費(fèi)電子、工業(yè)、醫(yī)療等領(lǐng)域中取得多項(xiàng)創(chuàng)新應(yīng)用，將給電網(wǎng)建設(shè)、運(yùn)維帶來新的自動(dòng)化、智能化的解決方案。當(dāng)前在電力領(lǐng)域，智能穿戴設(shè)備的應(yīng)用可以實(shí)現(xiàn)多種業(yè)務(wù)場(chǎng)景的感知交互、信息融合、人機(jī)交互等方面的技術(shù)突破，提升基建施工、現(xiàn)場(chǎng)作業(yè)、用電服務(wù)、遠(yuǎn)程會(huì)商的智能化程度，優(yōu)化作業(yè)方式，提升作業(yè)效率，促進(jìn)新型用電服務(wù)業(yè)態(tài)發(fā)展。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型提出了一種電力巡檢智能頭盔雙目顯示系統(tǒng)，為實(shí)現(xiàn)電網(wǎng)智能化顯示提供了新的思路和實(shí)現(xiàn)途徑，提升了電力運(yùn)檢作業(yè)的信息交互、感知、集成、 共享和協(xié)同能力。

本實(shí)用新型采用下述技術(shù)方案：

一種電力巡檢智能頭盔雙目顯示系統(tǒng)，其特征在于，所述系統(tǒng)包括：GPU、FPGA控制模塊和微功耗雙目成像子系統(tǒng)；所述GPU、FPGA控制模塊和微功耗雙目成像子系統(tǒng)依次連接。

進(jìn)一步的，所述微功耗雙目成像子系統(tǒng)包括：軸對(duì)稱設(shè)置的成像子系統(tǒng)；

所述成像子系統(tǒng)包括半透半反鏡、光學(xué)鏡頭、進(jìn)射偏光板PBS、光源、成像芯片、I2C接口、數(shù)據(jù)DA接口、數(shù)據(jù)DB接口和GPIO控制接口。

進(jìn)一步的，所述成像芯片、進(jìn)射偏光板PBS、光學(xué)鏡頭和半透半反鏡依次設(shè)置；

所述進(jìn)射偏光板和半透半反鏡的延長線與光學(xué)鏡頭的軸線三者形成一個(gè)等腰三角形；設(shè)于一側(cè)的水平方向的所述光源的發(fā)光孔的軸與所述進(jìn)射偏光板板間的夾角為45°。

進(jìn)一步的，所述成像芯片通過I²C接口、數(shù)據(jù)DA接口和數(shù)據(jù)DB接口與FPGA控制模塊連接；所述光源通過GPIO控制接口與FPGA控制模塊連接。

進(jìn)一步的，所述成像芯片為中國臺(tái)灣Senseye的反射式LCOS顯示芯片H370HM。

進(jìn)一步的，所述FPGA控制模塊包括：顯示系統(tǒng)核心控制電路和GPIO控制接口；

所述顯示系統(tǒng)核心控制電路包括：依次連接的輸入信號(hào)處理模塊、異步FIFO模塊、讀FIFO寫DDR模塊、DDR切換模塊、DDR控制器模塊、讀DDR寫FIFO模塊、2路輸出異步FIFO模塊、行場(chǎng)時(shí)序控制器模塊。

進(jìn)一步的，所述DDR控制器模塊包括DDR控制器A模塊和DDR控制器B模塊，所述DDR控制器A模塊和DDR控制器B模塊進(jìn)行乒乓操作交替讀寫來保證數(shù)據(jù)流的無縫傳輸。

進(jìn)一步的，F(xiàn)PGA控制模塊為Altera公司的低端CycloneIII系列的EP3C120。

與最接近的現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下有益效果：

1、本實(shí)用新型成像系統(tǒng)在光源光線參與成像的利用率上能夠達(dá)到單片式成像系統(tǒng)的一倍左右，同樣的光源和電力消耗可以產(chǎn)生更加明亮的最終畫面，有利的降低了功耗，避免了單片式DLP時(shí)序成像的缺陷。本方案投入眼睛的圖像更 加飽和、豐滿的色彩，并且不會(huì)出現(xiàn)困擾單片式DLP成像系統(tǒng)的彩虹畫面問題。

2、本實(shí)用新型實(shí)現(xiàn)方法所實(shí)現(xiàn)的一種面向電力巡檢作業(yè)的雙目成像智能安全帽顯示系統(tǒng)電路在FPGA的內(nèi)部實(shí)現(xiàn),使得通用GPU視頻輸出數(shù)字信號(hào)經(jīng)過FPGA處理后轉(zhuǎn)換為符合成像芯片輸入?yún)f(xié)議的視頻信號(hào)，這樣具有性能好、集成度高、功耗低提高了系統(tǒng)的穩(wěn)定性。

3、本實(shí)用新型所述系統(tǒng)后級(jí)模塊將FIFO中的數(shù)據(jù)讀出并生成寫DDR地址和寫有效信號(hào)，用兩片DDR進(jìn)行乒乓操作交替讀寫來保證數(shù)據(jù)流的無縫傳輸。較傳統(tǒng)方式具有無傳輸間隔時(shí)間、傳輸實(shí)時(shí)性高、保證了圖像傳輸?shù)姆€(wěn)定性和可靠性。

4、本實(shí)用新型所述輸入信號(hào)處理模塊把視頻信號(hào)中的有效像素?cái)?shù)據(jù)提取出來，并將8位像素?cái)?shù)據(jù)中相鄰的4個(gè)合并成32位為一組寫入異步FIFO，此方案比傳統(tǒng)同步8位FIFO比具有資源使用更合理、與圖形數(shù)據(jù)匹配更優(yōu)、異步FIFO不需要嚴(yán)格的時(shí)鐘匹配等優(yōu)勢(shì)，系統(tǒng)可靠性更好。

5、本實(shí)用新型所述2路輸出異步FIFO對(duì)接2路行場(chǎng)控制器，使一套電路支持兩路圖像信號(hào)輸出，實(shí)現(xiàn)面向電力巡檢作業(yè)的雙目成像，提高了系統(tǒng)集成度，降低了系統(tǒng)硬件成本和系統(tǒng)功耗。

附圖說明

圖1為智能安全帽微功耗雙目成像子系統(tǒng)結(jié)構(gòu)圖；

圖2為智能安全帽顯示系統(tǒng)核心控制電路結(jié)構(gòu)框圖；

圖3為DDR控制器模塊交錯(cuò)Bank寫操作示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明的微功耗雙目成像子系統(tǒng)、顯示核心控制電路2部分實(shí)施做進(jìn)一步詳細(xì)說明。

所述系統(tǒng)的微功耗雙目成像子系統(tǒng)實(shí)施，其結(jié)構(gòu)附圖如圖1所示。在此實(shí)施方案中，成像芯片采用中國臺(tái)灣Senseye的反射式LCOS顯示芯片H370HM,采用I²C接口和數(shù)據(jù)DA-DB接口，其分辨率為1366×768,可以支持256級(jí)灰度顯示,芯片面積0.37英寸，具有內(nèi)置的行場(chǎng)驅(qū)動(dòng)電路，在外部輸入時(shí)鐘的上升沿和下降沿分別接收8b×4dots圖像數(shù)據(jù),這保證了場(chǎng)頻可高達(dá)360Hz。半透 半反鏡傾斜45°放置，選用透射與反射分光比50:50的半透半反鏡，投射光通過5倍光學(xué)鏡頭系統(tǒng)，白色光源由FPGA的GPIO控制，光線經(jīng)過一面45°放置的進(jìn)射偏光板(PBS)鏡反射，PBS采用高折射率光學(xué)玻璃ZFI，折射率為1.6457，PBS中的偏振膜選用波長為400～680nm，對(duì)應(yīng)于R、G、B三基色光路，透光率P振光透光率為98％，透過率為96％，S偏正光透過率為0.2％，透過率為0.7％。當(dāng)滿足I²C配置條件時(shí),I²C依次輸出成像芯片H370HM的配置地址和配置數(shù)據(jù)。當(dāng)數(shù)據(jù)配置結(jié)束時(shí)，產(chǎn)生停止信號(hào)，并拉高輸出引腳通知行場(chǎng)時(shí)序控制器模塊開始工作，這樣保證了H370HM屏能在正確配置下工作。

所述發(fā)明的顯示核心控制電路實(shí)施選用FPGA芯片型號(hào)為Altera公司的EP3C120，屬于低端CycloneIII系列，內(nèi)部資源有119088個(gè)邏輯單元，3981kbit的RAM，4個(gè)PLL，530個(gè)I/O端口，滿足系統(tǒng)要求。其所設(shè)計(jì)的電路內(nèi)部結(jié)構(gòu)圖如圖2所示。所述電路的基本運(yùn)行過程是：輸入信號(hào)處理模塊把視頻信號(hào)中的有效像素?cái)?shù)據(jù)提取出來，并將8位像素?cái)?shù)據(jù)中相鄰的4個(gè)合并成32位寫入異步FIFO。后級(jí)模塊將FIFO中的數(shù)據(jù)讀出并生成寫DDR地址和寫有效信號(hào)，送入DDR乒乓切換模塊。DDR乒乓切換模塊在幀同步信號(hào)VS的上升沿切換兩片DDR的讀寫狀態(tài)，選擇一片DDR寫入數(shù)據(jù)，并寫有效信號(hào)、寫地址及數(shù)據(jù)送給相應(yīng)的DDR控制器，同時(shí)通過另一個(gè)DDR控制器讀出數(shù)據(jù)給“讀DDR寫FIFO模塊”?！白xDDR寫FIFO模塊”根據(jù)FIFO的將滿信號(hào)適時(shí)將數(shù)據(jù)寫入FIFO。輸出信號(hào)生成模塊將FIFO中的數(shù)據(jù)連續(xù)讀出，與附加的顯示芯片控制信號(hào)一起輸出到顯示芯片。下面對(duì)所發(fā)明的顯示核心控制電路中的各個(gè)模塊分別進(jìn)行詳細(xì)實(shí)施說明：

所述異步FIFO模塊和讀FIFO寫DDR模塊實(shí)施難點(diǎn)在于設(shè)計(jì)它的位寬、深度以及空滿標(biāo)志位。

(a)位寬設(shè)置

FIFO位寬由于DDR的雙沿采樣數(shù)據(jù)位寬為16，而單沿采樣位寬為雙沿的2倍，所以讀FIFO寫DDR模塊的數(shù)據(jù)寬度為32。因此，為了便于后級(jí)模塊處理，設(shè)置FIFO中存儲(chǔ)器的數(shù)據(jù)寬度為32。

(b)FIFO空滿標(biāo)志位設(shè)置

由于DDR的讀寫是基于突發(fā)模式的，每次讀寫都會(huì)連續(xù)傳輸多個(gè)地址單元 的數(shù)據(jù)。對(duì)于突發(fā)長度為8，每次讀寫連續(xù)要傳輸8個(gè)16位數(shù)，即4個(gè)32位數(shù)。為了滿足寫DDR的數(shù)據(jù)量要求，每讀一次FIFO要能夠連續(xù)讀出4個(gè)32位單色數(shù)據(jù)，所以單色數(shù)據(jù)必須連續(xù)存放。因此在單個(gè)FIFO中放置了3個(gè)雙口RAM，分別存放紅綠藍(lán)三色數(shù)據(jù)，因?yàn)檩斎氲囊曨l數(shù)據(jù)一直要寫入FIFO，不能停頓，所以無需設(shè)定寫滿標(biāo)志位，并且必須保證讀出數(shù)據(jù)的速率比寫入快，使FIFO始終處于未滿狀態(tài)。寫信號(hào)wr_fifo有效時(shí)，3個(gè)RAM的地址指針同時(shí)各加1，在相同的寫地址寫入相應(yīng)的單色數(shù)據(jù)。設(shè)置輸出允許讀標(biāo)志位data_read，它在寫指針wp大于等于讀指針rp+4時(shí)有效，通知后級(jí)模塊可以連續(xù)讀出4個(gè)32位數(shù)。異步FIFO在rd_fifo有效時(shí)，開始依次讀出3個(gè)RAM中的數(shù)據(jù)。

(c)FIFO深度的設(shè)計(jì)

根據(jù)FIFO的輸入輸出數(shù)據(jù)率來計(jì)算。FIFO的輸入數(shù)據(jù)率為每240ns寫入12個(gè)32位數(shù)。輸出數(shù)據(jù)的時(shí)鐘周期T＝8ns，連續(xù)讀出12個(gè)32位數(shù)需要12T，再加上握手通信時(shí)間2T，F(xiàn)IFO傳遞地址的格雷碼轉(zhuǎn)換延遲4T+15ns，共讀出12個(gè)32位數(shù)需要的時(shí)間為18T+15ns＝159ns<240ns。所以輸入的數(shù)據(jù)率小于輸出的數(shù)據(jù)率，輸入的視頻數(shù)據(jù)流可以不停頓，符合設(shè)計(jì)預(yù)期。按照前面的計(jì)算，讀出比寫入快，故最小深度可設(shè)為8，就能保證寫FIFO不溢出。但是DDR在隔7812ns就要刷新一次，這時(shí)讀出數(shù)據(jù)的時(shí)間需要加上刷新所用的時(shí)間。刷新一次所用的時(shí)間為20T＝160ns，所以總的讀出時(shí)間為319ns，比寫入時(shí)間長。如果FIFO深度為8就會(huì)有溢出，所以要增加FIFO深度來緩存未讀出的數(shù)據(jù)。設(shè)FIFO深度為d。開始寫FIFO后，當(dāng)FIFO寫入12個(gè)32位的三色數(shù)據(jù)，寫指針從1加到5，比讀指針rp大4，此時(shí)data_ready變?yōu)楦唠娖剑ㄖ蠹?jí)模塊可以讀FIFO。如果此時(shí)DDR要刷新，則必須先等待刷新完成，再連續(xù)讀出12個(gè)32位數(shù)據(jù)。在刷新期間，寫指針一直在增加，但最大不得超過FIFO深度d。因此可以得出FIFO深度與刷新完成時(shí)間關(guān)系為：刷新完成時(shí)間+讀出12個(gè)32位數(shù)的時(shí)間≤(d-4)*60ns，通過計(jì)算得出d≥319/60+4＝9.3?？紤]到FIFO內(nèi)部用格雷碼傳遞地址，深度應(yīng)為2的整數(shù)次冪，故FIFO最小深度可設(shè)計(jì)為16。

所述DDR控制器模塊實(shí)施中將存儲(chǔ)結(jié)構(gòu)分為三層Bank、Row、Column。系統(tǒng)所用DDR中含有8個(gè)Bank，每個(gè)Bank中有8192個(gè)Row，每個(gè)Row中有1024個(gè)Column。一幀圖像數(shù)據(jù)在DDR中的存儲(chǔ)安排為：將紅綠藍(lán)三色圖像數(shù)據(jù)分別 寫入3個(gè)Bank中，從Row0、Col0開始順序存放，存滿一行后換下一行繼續(xù)存入。每次寫操作要把三色數(shù)據(jù)各4個(gè)32位分別寫入3個(gè)Bank中。讀出時(shí)依次把每個(gè)Bank中的單色數(shù)據(jù)讀完，每次讀操作讀出4個(gè)32位單色數(shù)據(jù)。其對(duì)DDR讀或?qū)懙牟僮髁鞒淘O(shè)計(jì)為：(1)發(fā)出激活A(yù)ctive命令，同時(shí)給出Bank地址和Row地址。(2)經(jīng)過T_RCD時(shí)間后，發(fā)出讀或?qū)懨?，同時(shí)給出Column地址。此時(shí)令A(yù)10為1可在讀寫完畢后自動(dòng)預(yù)充電(Auto Precharge)。(3)換Row讀寫時(shí)要先對(duì)當(dāng)前行預(yù)充電(Precharge)，之后再對(duì)新的Row進(jìn)行激活操作。由于每次讀寫都要包括行激活和預(yù)充電，因此為了提高傳輸效率，就要設(shè)法把行激活和預(yù)充電占用讀寫的時(shí)間盡量減少。本方法采用交錯(cuò)Bank寫入數(shù)據(jù)的方法，在寫入當(dāng)前Bank時(shí)對(duì)另一個(gè)Bank進(jìn)行激活或預(yù)充電操作，從而提高了數(shù)據(jù)總線利用效率，其操作示意圖如圖3所示。將紅綠藍(lán)三色各8個(gè)16位數(shù)據(jù)分別寫入Bank0、Bank1、Bank2中，起始寫地址都為Row0，Col0。在ACT發(fā)出后，寫命令WR應(yīng)在其T_RCD后發(fā)出。T_RCD為15ns，對(duì)于頻率為125MHz的時(shí)鐘，相當(dāng)于間隔2個(gè)時(shí)鐘周期。發(fā)出寫命令WR的同時(shí)令A(yù)10為高電平，則DDR會(huì)自動(dòng)完成預(yù)充電操作。在WR發(fā)出后WL個(gè)時(shí)鐘周期，寫數(shù)據(jù)通過DQ輸出，設(shè)WL為2。如果下一個(gè)寫命令在前一個(gè)寫命令的BL/2＝4個(gè)周期后發(fā)出，則兩次突發(fā)寫入的數(shù)據(jù)能夠連接起來，這樣下一個(gè)ACT應(yīng)在WR后2個(gè)周期發(fā)出,可以將紅綠藍(lán)三色的各4個(gè)32位數(shù)據(jù)連續(xù)寫入3個(gè)Bank中相同的地址，并且僅用了一次寫操作的準(zhǔn)備時(shí)間，提高寫入效率。

所述行場(chǎng)時(shí)序控制器模塊內(nèi)設(shè)計(jì)水平計(jì)數(shù)器hcnt和垂直計(jì)數(shù)器vcnt。由于顯示芯片每個(gè)時(shí)鐘周期鎖存8個(gè)像素值,所以顯示1366個(gè)像素值所需行周期為171個(gè)Tclk(行時(shí)鐘周期)。當(dāng)hcnt計(jì)數(shù)器值為HBP時(shí)表示行有效顯示區(qū)域開始,hcnt計(jì)數(shù)器值為HBP+171時(shí)表示行有效顯示區(qū)域結(jié)束,hcnt計(jì)數(shù)器值為HSYNC cycle時(shí),完成一行顯示,vcnt計(jì)數(shù)器加1。當(dāng)vcnt計(jì)數(shù)器值為VBP時(shí),垂直有效顯示區(qū)域開始,當(dāng)vcnt計(jì)數(shù)器值為VBP+768時(shí),垂直有效顯示區(qū)域結(jié)束,當(dāng)vcnt計(jì)數(shù)器值為VSYNCcycle時(shí),完成一幀圖像顯示。

最后應(yīng)當(dāng)說明的是：以上實(shí)施例僅用于說明本申請(qǐng)的技術(shù)方案而非對(duì)其保護(hù)范圍的限制，盡管參照上述實(shí)施例對(duì)本申請(qǐng)進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通 技術(shù)人員應(yīng)當(dāng)理解：本領(lǐng)域技術(shù)人員閱讀本申請(qǐng)后依然可對(duì)申請(qǐng)的具體實(shí)施方式進(jìn)行種種變更、修改或者等同替換，但這些變更、修改或者等同替換，均在申請(qǐng)?zhí)嘏臋?quán)利要求保護(hù)范圍之內(nèi)。