專(zhuān)利名稱(chēng)：控制硅鍺合金刻面生長(zhǎng)效果的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的制造工藝方法，特別是涉及一種控制硅鍺合金 (SiGe)刻面生長(zhǎng)效果的方法。
背景技術(shù)：
由于SiGeBiCMOS (硅鍺雙極互補(bǔ)金屬氧化半導(dǎo)體)具有與CMOS工藝良好的兼容 性，并能滿(mǎn)足高速、低噪音的要求，在射頻領(lǐng)域有了越來(lái)越多的應(yīng)用。
現(xiàn)有的SiGeBiCMOS制作工藝方法是在CMOS工藝的基礎(chǔ)上直接集成鍺硅異質(zhì)結(jié)雙 極晶體管，如圖1所示。在這種情況下，由于SiGe會(huì)直接淀積在STI (淺溝槽隔離)的邊 緣，而SiGe在有源區(qū)會(huì)生長(zhǎng)成單晶，在氧化膜上會(huì)淀積成多晶硅，單晶SiGe與多晶SiGe之 間會(huì)從STI頂部角落開(kāi)始形成一個(gè)刻面。由于STI頂部角落處易受應(yīng)力和刻面的影響而出 現(xiàn)缺陷，這些缺陷將會(huì)帶來(lái)漏電。而當(dāng)該缺陷出現(xiàn)在本征基區(qū)時(shí)，將會(huì)使發(fā)射極和集電極短 路，造成器件失效。
為了解決上述問(wèn)題，D. D. C00LAUGH等人提出將有源區(qū)與隔離用氧化膜的鄰接處的 氧化膜除掉，得到在該處的氧化膜凹陷的結(jié)構(gòu)(參見(jiàn)圖2所示)，從而有效地控制SiGe生長(zhǎng) 的刻面。具體方法是在淺槽隔離工藝完成之后(參見(jiàn)圖2.1)，通過(guò)增加一層光刻掩膜工藝 來(lái)實(shí)現(xiàn)(參見(jiàn)圖2. 2，其中標(biāo)號(hào)5所標(biāo)示的位置即為氧化膜凹陷)。對(duì)于鍺硅異質(zhì)結(jié)雙極晶 體管，為了得到高性能的器件特性，采用上述方法雖然能夠減小基區(qū)電阻和減少鍺硅基區(qū) 生長(zhǎng)中的缺陷，但是必然增加實(shí)現(xiàn)的成本。發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種控制硅鍺合金刻面生長(zhǎng)效果的方法，在不增 加工藝成本的條件下得到淺溝槽邊緣氧化膜凹陷的結(jié)構(gòu)。
為解決上述技術(shù)問(wèn)題，本發(fā)明的控制硅鍺合金刻面生長(zhǎng)效果的方法包括如下步 驟
步驟一、在硅基板上依次形成集電極和次集電極，然后在所述次集電極上依次進(jìn) 行襯墊氧化膜成長(zhǎng)，氮化硅膜成長(zhǎng)，進(jìn)行有源區(qū)光刻刻蝕，隔離介質(zhì)膜成長(zhǎng)形成STI結(jié)構(gòu)；
步驟二、利用反轉(zhuǎn)光刻刻蝕，將STI邊緣的隔離介質(zhì)膜刻蝕到所述氮化硅膜之下， 并且在反轉(zhuǎn)光刻刻蝕時(shí)使反轉(zhuǎn)掩膜版位于異質(zhì)結(jié)雙極晶體管的基極區(qū)域，將刻蝕區(qū)域擴(kuò)大 到有源區(qū)之外；
步驟三、去除所述的氮化硅膜和襯墊氧化膜；
步驟四、生長(zhǎng)基極SiGe膜。
采用本發(fā)明的方法，由于在淺溝槽工藝的隔離用氧化膜成長(zhǎng)完成之后，將普通的 反轉(zhuǎn)刻蝕用的掩膜版設(shè)計(jì)規(guī)則進(jìn)行修改，將鍺硅異質(zhì)結(jié)雙極晶體管區(qū)的刻蝕區(qū)擴(kuò)大到有源 區(qū)之外，從而在不增加工藝成本的條件下，同樣得到在淺溝槽邊緣氧化膜凹陷的結(jié)構(gòu)。另外 利用化學(xué)機(jī)械平面化的凹陷效應(yīng)，能得到不同于D. D. C00LAUGH等人發(fā)明的氧化膜凹陷。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明
圖1是現(xiàn)有的SiGeBiCMOS制作工藝方法示意圖2是現(xiàn)有的另一種SiGeBiCMOS制作工藝方法示意圖3-9是本發(fā)明的控制硅鍺合金刻面生長(zhǎng)效果的方法示意圖。
具體實(shí)施方式
在本發(fā)明的附圖中，所涉及的標(biāo)號(hào)代表的含義是1為硅基板，2為集電極，3為次 集電極，4為隔離介質(zhì)，5為氧化膜凹陷，6為SiGe膜，7為SiGe多晶膜，8為介質(zhì)膜(可以是 氧化膜，氮化膜或它們的組合)，9為發(fā)射極多晶硅，10為襯墊氧化膜，11為氮化硅膜，12為 光刻膠。
參見(jiàn)圖2所示，D. D. C00LAUGH等人提出的得到有源區(qū)與隔離用氧化膜的鄰接處氧 化膜凹陷結(jié)構(gòu)具體實(shí)現(xiàn)的過(guò)程是形成STI結(jié)構(gòu)(參見(jiàn)圖2. 1)，進(jìn)行STI邊緣凹陷掩膜/刻 蝕(參見(jiàn)圖2.幻，進(jìn)行SiGe成長(zhǎng)(參見(jiàn)圖2.幻，介質(zhì)膜成長(zhǎng)，發(fā)射極開(kāi)口光刻刻蝕(參見(jiàn) 圖2. 4)，發(fā)射極多晶硅成長(zhǎng)(參見(jiàn)圖2.幻，進(jìn)行發(fā)射極光刻刻蝕(參見(jiàn)圖2. 6)。采用該方 法的缺點(diǎn)是實(shí)現(xiàn)的成本高。
圖3-9是一個(gè)異質(zhì)結(jié)雙極晶體管的器件主要工藝流程，下面以它為實(shí)施例對(duì)本發(fā) 明的方法進(jìn)行詳細(xì)的說(shuō)明，具體包括如下步驟
步驟一、在Si (硅)基板1上依次形成集電極2和次集電極3，然后在所述次集 電極3上依次進(jìn)行襯墊氧化膜10成長(zhǎng)，其厚度為100-200埃，氮化硅膜11成長(zhǎng)，其厚度為 1000-2000埃；進(jìn)行有源區(qū)光刻刻蝕，即在集電極2和次集電極3的兩側(cè)進(jìn)行光刻刻蝕形成 溝槽，在所述溝槽內(nèi)和氮化硅膜11的表面進(jìn)行襯墊熱氧化膜成長(zhǎng)，其厚度為100-200埃，以 及高密度等離子體氧化膜成長(zhǎng)，其厚度為4000-6000埃，該襯墊熱氧化膜和高密度氧化膜 共同作為隔離介質(zhì)膜4 (參見(jiàn)圖3)，形成STI結(jié)構(gòu)。次集電極3的形成一般通過(guò)外延成長(zhǎng)或 離子注入來(lái)實(shí)現(xiàn)，其摻雜濃度的設(shè)計(jì)要考慮器件的耐壓要求。
步驟二、在隔離介質(zhì)膜4的兩側(cè)上表面涂光刻膠12，以光刻膠12為掩膜進(jìn)行STI 反轉(zhuǎn)光刻，進(jìn)行反轉(zhuǎn)光刻時(shí)異質(zhì)結(jié)雙極晶體管區(qū)域的開(kāi)口尺寸b要大于有源區(qū)的尺寸a(b > a)，參見(jiàn)圖4。
所述STI反轉(zhuǎn)光刻，在一般的CMOS工藝中只對(duì)尺寸較大的有源區(qū)進(jìn)行，而且開(kāi)口 尺寸b要小于有源區(qū)的尺寸a (—般b小于a負(fù)0. 1 μ m)，以保證CMOS區(qū)域在多晶柵成長(zhǎng) 之前不會(huì)在STI頂部邊界處產(chǎn)生深的氧化膜凹陷，造成CMOS器件的漏電；這一要求在本發(fā) 明中可以保留，本發(fā)明只是將異質(zhì)結(jié)雙極晶體管區(qū)域的開(kāi)口尺寸加大，即b > a(—般大于 +0. 2 μ m) ο
步驟三、進(jìn)行STI反轉(zhuǎn)刻蝕。通常采用干法刻蝕，要求氮化硅的刻蝕損失量小于氮 化硅膜11厚度的5%，異質(zhì)結(jié)雙極晶體管區(qū)域的開(kāi)口處的隔離介質(zhì)膜4刻蝕到氮化硅膜11 的頂部之下，可以低于有源區(qū)的硅的高度
(即低于襯墊氧化膜10)，參見(jiàn)圖5。
步驟四、去除反轉(zhuǎn)刻蝕的光刻膠12(參見(jiàn)圖6)。
步驟五、進(jìn)行STI CMP(化學(xué)機(jī)械研磨)，研磨后一般利用濕法刻蝕將氮化硅膜11， 襯墊氧化膜10去除，這時(shí)異質(zhì)結(jié)雙極晶體管區(qū)域的開(kāi)口處的隔離介質(zhì)膜4要低于有源區(qū)的 硅，兩者之間的高度差一般大于200埃(參見(jiàn)圖7)。
步驟六、進(jìn)行基極SiGe膜成長(zhǎng)，即在異質(zhì)結(jié)雙極晶體管區(qū)域的開(kāi)口處及有源區(qū) 的硅(次集電極幻的上方成長(zhǎng)SiGe，其在有源區(qū)上生成的單晶的SiGe膜6，厚度一般為 300-1000埃，在兩側(cè)的氧化膜上形成SiGe多晶膜7，參見(jiàn)圖8。
步驟七、在SiGe單晶膜6和SiGe多晶膜7的表面進(jìn)行介質(zhì)膜8成長(zhǎng)，其厚度一般 為300-1000埃；然后進(jìn)行發(fā)射極開(kāi)口光刻刻蝕，在發(fā)射極開(kāi)口內(nèi)及介質(zhì)膜8的表面成長(zhǎng)發(fā) 射極多晶硅9(原位摻雜或通過(guò)離子注入摻雜)，其厚度一般為1000-2000埃；再進(jìn)行發(fā)射 極多晶硅9光刻刻蝕，形成最終的器件結(jié)構(gòu)，參見(jiàn)圖9。
步驟三中的隔離介質(zhì)膜4的刻蝕，步驟五中的CMP，以及SiGe成長(zhǎng)前可能的其他氧 化硅損失，要保證在SiGe成長(zhǎng)時(shí)STI頂部邊界處氧化膜(即隔離介質(zhì)4)凹陷達(dá)到要求，一 般凹陷量要大于200埃，以保證刻面不會(huì)出現(xiàn)在STI頂部角落處。
采用本發(fā)明的方法由于可以在氧化膜凹陷處獲得比通常(如圖1所示)的SiGe 厚的厚度，因此對(duì)于減小基極電阻也有幫助。
以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種控制硅鍺合金刻面生長(zhǎng)效果的方法，包括如下步驟步驟一、在硅基板上依次形成集電極和次集電極，然后在所述次集電極上依次進(jìn)行襯 墊氧化膜成長(zhǎng)，氮化硅膜成長(zhǎng)，進(jìn)行有源區(qū)光刻刻蝕形成溝槽，隔離介質(zhì)膜成長(zhǎng)形成STI結(jié) 構(gòu)；其特征在于還包括，步驟二、利用反轉(zhuǎn)光刻刻蝕，將STI邊緣的隔離介質(zhì)膜刻蝕到所述氮化硅膜之下，并且 在反轉(zhuǎn)光刻刻蝕時(shí)使反轉(zhuǎn)掩膜版位于異質(zhì)結(jié)雙極晶體管的基極區(qū)域，將刻蝕區(qū)域擴(kuò)大到有 源區(qū)之外；步驟三、去除所述的氮化硅膜和襯墊氧化膜； 步驟四、生長(zhǎng)基極SiGe膜。
2.如權(quán)利要求1所述的方法，其特征在于所述刻蝕區(qū)域大于有源區(qū)+0.2 μ m。
3.如權(quán)利要求1所述的方法，其特征在于所述隔離介質(zhì)膜由襯墊熱氧化膜和高密度 氧化膜組合形成。
全文摘要
本發(fā)明公開(kāi)了一種控制硅鍺合金刻面生長(zhǎng)效果的方法，在硅基板上依次形成集電極和次集電極，然后在所述次集電極上依次進(jìn)行襯墊氧化膜成長(zhǎng)，氮化硅膜成長(zhǎng)，進(jìn)行有源區(qū)光刻刻蝕形成溝槽，隔離介質(zhì)膜成長(zhǎng)形成淺溝槽隔離(STI)結(jié)構(gòu)；利用反轉(zhuǎn)光刻刻蝕，將STI邊緣的隔離介質(zhì)膜刻蝕到所述氮化硅膜之下；去除所述的氮化硅膜和襯墊氧化膜；生長(zhǎng)基極SiGe膜。本發(fā)明由于在淺溝槽工藝的隔離用氧化膜成長(zhǎng)完成之后，將普通的反轉(zhuǎn)刻蝕用的掩膜版設(shè)計(jì)規(guī)則進(jìn)行修改，將鍺硅異質(zhì)結(jié)雙極晶體管區(qū)的刻蝕區(qū)擴(kuò)大到有源區(qū)之外，從而在不增加工藝成本的條件下，同樣得到在淺溝槽邊緣氧化膜凹陷的結(jié)構(gòu)。
文檔編號(hào)G03F7/00GK102034706SQ20091005798
公開(kāi)日2011年4月27日 申請(qǐng)日期2009年9月29日 優(yōu)先權(quán)日2009年9月29日
發(fā)明者肖勝安 申請(qǐng)人:上海華虹Nec電子有限公司