專利名稱：陣列基板及其缺陷檢測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種陣列基板及其缺陷檢測(cè)方法。
背景技術(shù)：
液晶顯示器由于具有輕、薄、便于攜帶和環(huán)保等諸多優(yōu)點(diǎn)，獲得廣泛 應(yīng)用。 一般而言，液晶顯示器包括相對(duì)設(shè)置的陣列基板和彩色濾光器基 板，以及夾持于兩基板間的液晶層。陣列基板上布置多條柵極線和多條數(shù) 據(jù)線，多條柵極線與多條數(shù)據(jù)線垂直交叉排列限定多個(gè)像素區(qū)域，在柵極
線和數(shù)據(jù)線的交叉位置設(shè)置有控制像素顯示的薄膜晶體管(TFT)。在生 產(chǎn)過(guò)程中，大量設(shè)置的柵極線和數(shù)據(jù)線會(huì)因?yàn)橐恍┥a(chǎn)缺陷而造成線路缺 陷(下面稱作"線缺陷")，如短路、斷路等，從而形成液晶面板的顯示 缺陷。液晶面板出廠前都會(huì)考慮對(duì)缺陷進(jìn)行修復(fù)，以降低生產(chǎn)成本。
具體來(lái)說(shuō)，首先需要對(duì)陣列基板進(jìn)行線缺陷的檢測(cè)，常用的方法是， 在陣列基板的外圍(即在母玻璃基板上的非陣列基板的空白區(qū)域)布置檢 測(cè)電路來(lái)進(jìn)行檢測(cè)，如用短路棒測(cè)試等。參照?qǐng)D1，圖1是現(xiàn)有技術(shù)的布 置有短路棒的陣列基板的示意圖，圖中示出m行、n列的陣列基板，在該 陣列基板的外圍布置有第一柵短路棒11、第二柵短路棒12和第一數(shù)據(jù)短 路棒13、第二數(shù)據(jù)短路棒14 (這里分別用兩條柵/數(shù)據(jù)短路棒是為了對(duì)所 有柵極線/數(shù)據(jù)線奇偶分類地進(jìn)行測(cè)試，當(dāng)然，現(xiàn)有技術(shù)中也有其它的短路 棒的布置方式)。在測(cè)試時(shí)，TFT (圖中未示出)打開(kāi)，通過(guò)柵短路棒 11、 12分別給奇數(shù)行及偶數(shù)行柵極線施加掃描信號(hào)，并通過(guò)數(shù)據(jù)短路棒 13、 14而給奇數(shù)列及偶數(shù)列數(shù)據(jù)線加上數(shù)據(jù)信號(hào)，從而使得與數(shù)據(jù)線連接 的像素被驅(qū)動(dòng)，然后通過(guò)人工目測(cè)來(lái)看是否有亮線等缺陷的存在(一般情 況下，如果某一行出現(xiàn)亮線的話，我們基本上可以判定為掃描線存在線缺 陷，而如果某一列出現(xiàn)亮線的話，則為數(shù)據(jù)線存在線缺陷)。若有缺陷，
則將該陣列基板移至檢測(cè)平臺(tái)來(lái)定位線缺陷的具體位置，慣用的方式為 用測(cè)試探針接觸柵極線引腳與數(shù)據(jù)線引腳以導(dǎo)入測(cè)試信號(hào)，從而根據(jù)所輸 出的圖像信號(hào)來(lái)判斷檢測(cè)結(jié)果，即也是通過(guò)人眼觀察每一條數(shù)據(jù)線對(duì)應(yīng)的 輸出圖像信號(hào)來(lái)確定線缺陷的位置。但是，隨著液晶面板尺寸的不斷增 大，這種檢測(cè)越來(lái)越難以滿足要求，主要因?yàn)?一方面，耗費(fèi)的時(shí)間過(guò)多 以致于無(wú)法保證生產(chǎn)速度；另一方面，人工目測(cè)存在錯(cuò)誤判斷的風(fēng)險(xiǎn)。
因此，希望提供一種能準(zhǔn)確、快速定位缺陷位置的陣列基板及其缺陷 檢測(cè)方法，以便進(jìn)行相應(yīng)的修復(fù)處理。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種陣列基板及其缺陷檢測(cè)方法，以便能準(zhǔn) 確、快速地對(duì)陣列基板上的線缺陷進(jìn)行定位。
根據(jù)本發(fā)明的一個(gè)技術(shù)方案，提供了一種陣列基板檢測(cè)裝置，所述陣 列基板具有多條數(shù)據(jù)線和多條柵極線，所述陣列基板的特征是還包括線檢 測(cè)電路，用于接收所述多條數(shù)據(jù)線或所述多條柵極線上的信號(hào)，并對(duì)所述 多條數(shù)據(jù)線或所述多條柵極線的線缺陷進(jìn)行檢測(cè)和定位。
在優(yōu)選實(shí)施例中，所述線檢測(cè)電路包括多個(gè)開(kāi)關(guān)元件，分別與所述 多條數(shù)據(jù)線或所述多條柵極線相連；移位寄存器，依次控制所述多個(gè)開(kāi)關(guān) 元件，并將所述多條數(shù)據(jù)線或所述多條柵極線上的信號(hào)依次輸出；和信號(hào) 處理單元，對(duì)所述依次輸出的信號(hào)進(jìn)行處理，并最終定位線缺陷位置。
在優(yōu)選實(shí)施例中，所述信號(hào)處理單元包括運(yùn)算放大器，對(duì)所述依次輸 出的信號(hào)進(jìn)行放大；時(shí)序控制器；和邏輯運(yùn)算存儲(chǔ)器，在所述時(shí)序控制器 的控制下，對(duì)所述邏輯運(yùn)算存儲(chǔ)器中所存儲(chǔ)的信號(hào)與經(jīng)運(yùn)算放大器放大的 信號(hào)進(jìn)行運(yùn)算和比較，并輸出運(yùn)算和比較的結(jié)果。
在優(yōu)選實(shí)施例中，所述線檢測(cè)電路設(shè)置在所述陣列基板周圍的非顯示 區(qū)域中。
在優(yōu)選實(shí)施例中，所述移位寄存器包括多個(gè)串聯(lián)的電平移位器，在檢 測(cè)時(shí)，所述電平移位器依次工作。
在優(yōu)選實(shí)施例中，所述多個(gè)開(kāi)關(guān)元件是多個(gè)薄膜晶體管。
在優(yōu)選實(shí)施例中，所述線檢測(cè)電路還包括多個(gè)晶體管，用于傳輸控制 信號(hào)Vgl以關(guān)閉所述多個(gè)開(kāi)關(guān)元件。
在優(yōu)選實(shí)施例中，所述邏輯運(yùn)算存儲(chǔ)器中所存儲(chǔ)的信號(hào)是所述多條數(shù) 據(jù)線或所述多條柵極線在無(wú)線缺陷的情況下所對(duì)應(yīng)的輸出信號(hào)。
根據(jù)本發(fā)明的另一個(gè)技術(shù)方案，提供了一種陣列基板檢測(cè)方法，包括 以下步驟向所述陣列基板的多條數(shù)據(jù)線和多條柵極線施加信號(hào)；判斷所
述多條數(shù)據(jù)線或所述多條柵極線是否存在線缺陷；和在存在線缺陷的情況
下，利用線檢測(cè)電路對(duì)所述多條數(shù)據(jù)線或所述多條柵極線的線缺陷進(jìn)行檢 測(cè)和定位。
在優(yōu)選實(shí)施例中，利用所述線檢測(cè)電路對(duì)所述多條數(shù)據(jù)線或所述多條
柵極線的線缺陷進(jìn)行檢測(cè)和定位的步驟包括接收所述多條數(shù)據(jù)線或所述 多條柵極線上的信號(hào)，并依次輸出所述多條數(shù)據(jù)線或所述多條柵極線上的
信號(hào)；對(duì)所述依次輸出的信號(hào)進(jìn)行放大；和對(duì)放大后的信號(hào)與預(yù)先存儲(chǔ)的 信號(hào)進(jìn)行運(yùn)算和比較，并輸出運(yùn)算和比較的結(jié)果。
在優(yōu)選實(shí)施例中，所述預(yù)先存儲(chǔ)的信號(hào)是所述多條數(shù)據(jù)線或所述多條 柵極線在無(wú)線缺陷的情況下所對(duì)應(yīng)的信號(hào)。
圖1是現(xiàn)有技術(shù)的布置有短路棒的陣列基板示意圖。 圖2是根據(jù)本發(fā)明第一實(shí)施例的設(shè)置有數(shù)據(jù)線檢測(cè)電路的陣列基板示 意圖。
圖3是根據(jù)發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路的部分電路示意圖。
圖4是根據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路的各輸入信號(hào)的波形圖。
圖5是根據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路的另一部分電路示意圖。
圖6A是利用根據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路而執(zhí)行的數(shù)據(jù) 線檢測(cè)方法的流程圖。
圖6B是利用根據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路所執(zhí)行的線缺
陷檢測(cè)和定位過(guò)程的流程圖。
圖7是根據(jù)本發(fā)明第二實(shí)施例的設(shè)置有柵極線檢測(cè)電路的陣列基板示 意圖。
圖8是根據(jù)本發(fā)明第三實(shí)施例的設(shè)置有數(shù)據(jù)線檢測(cè)電路和柵極線檢測(cè)
電路的陣列基板示意圖。
具體實(shí)施例方式
下面將參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的優(yōu)選實(shí)施例。 第一實(shí)施例
首先參照?qǐng)D2至圖6B來(lái)說(shuō)明本發(fā)明的第一實(shí)施例。圖2是根據(jù)本發(fā) 明第一實(shí)施例的設(shè)置有數(shù)據(jù)線檢測(cè)電路的陣列基板示意圖。此陣列基板的 結(jié)構(gòu)與圖l的陣列基板類似，同樣為m行、n列的陣列基板，在該陣列基 板的外圍(即在母玻璃基板上的非陣列基板的空白區(qū)域)布置有電性連 接奇數(shù)行柵極線(XI， X3……Xm-l)的第一柵短路棒21，電性連接偶數(shù) 行柵極線(X2， X4……Xm)的第二柵短路棒22;以及電性連接奇數(shù)列數(shù) 據(jù)線(Yl， Y3……Yn-l)的第一數(shù)據(jù)短路棒23，電性連接偶數(shù)列數(shù)據(jù)線 (Y2， Y4……Yn)的第二數(shù)據(jù)短路棒24。本實(shí)施例的陣列基板與圖1的 陣列基板的不同之處在于增設(shè)了數(shù)據(jù)線檢測(cè)電路20。數(shù)據(jù)線檢測(cè)電路20 設(shè)置在陣列基板下方的非顯示區(qū)域，可接收所有數(shù)據(jù)線Yl至Yn傳送的電 壓信號(hào)。在測(cè)試時(shí)，TFT (圖中未示出)打開(kāi)，通過(guò)柵短路棒21、 22分別 給奇數(shù)行及偶數(shù)行柵極線施加掃描信號(hào)，并通過(guò)數(shù)據(jù)短路棒23、 24而給 奇數(shù)列及偶數(shù)列數(shù)據(jù)線加上數(shù)據(jù)信號(hào)(此時(shí)數(shù)據(jù)線檢測(cè)電路20不工 作)，從而使得與數(shù)據(jù)線連接的像素被驅(qū)動(dòng)，然后通過(guò)人工目測(cè)來(lái)看是否 有亮線等缺陷的存在，這一部分與現(xiàn)有技術(shù)的方法一樣。不同的是，在確 認(rèn)有線缺陷后，將啟動(dòng)數(shù)據(jù)線檢測(cè)電路20來(lái)準(zhǔn)確檢測(cè)線缺陷并定位線缺 陷的位置，其具體的工作原理將在下面作詳細(xì)闡述(需要注意的是，實(shí)質(zhì) 上本實(shí)施例更可以省略掉"人工目測(cè)"這一步驟而直接通過(guò)數(shù)據(jù)線檢測(cè)電 路20來(lái)檢測(cè)、定位線缺陷，但這里還是以實(shí)施例l作為優(yōu)選方式)。
以下將參照?qǐng)D3、圖4及圖5，來(lái)詳細(xì)說(shuō)明本發(fā)明的數(shù)據(jù)線檢測(cè)電路
的工作原理。圖3示出了圖2所示的數(shù)據(jù)線檢測(cè)電路的部分電路示意圖。 在圖3中，為了清楚起見(jiàn)，用虛線框AA表示陣列基板的顯示區(qū)域。如圖 3所示，數(shù)據(jù)線檢測(cè)電路包括多個(gè)開(kāi)關(guān)元件和多個(gè)電平移位器(level shifter,簡(jiǎn)寫為L(zhǎng)S)，其中，這些電平移位器組成移位寄存器。在本實(shí)施 例中，開(kāi)關(guān)元件為TFT，且TFT和電平移位器的個(gè)數(shù)都被設(shè)置為與數(shù)據(jù)線 的條數(shù)相對(duì)應(yīng)的n。但實(shí)際上，根據(jù)設(shè)計(jì)和測(cè)試的要求，可以使用其他個(gè) 數(shù)的開(kāi)關(guān)元件和電平移位器，或者用其他元件來(lái)代替TFT或電平移位器， 或者用其他元件(例如，多路選擇器)來(lái)代替整個(gè)移位寄存器。
在本實(shí)施例中，如圖3所示，數(shù)據(jù)線檢測(cè)電路包括多個(gè)TFT (TFT1 至TFTn，為了簡(jiǎn)化，圖中只示出了 TFT1至TFT3)和多個(gè)電平移位器 (LSl至LSn，為了簡(jiǎn)化，圖中只示出了 LSI至LS3)，其中，這n個(gè)電 平移位器組成移位寄存器。每條數(shù)據(jù)線(共n條，Yl至Yn)都連接到相 應(yīng)TFT的源極31，例如數(shù)據(jù)線Yl連接到TFT1的源極，數(shù)據(jù)線Y2連接 到TFT2的源極，……，數(shù)據(jù)線Yn連接到TFTn的源極。每個(gè)TFT的柵極 32接收來(lái)自相應(yīng)電平移位器的控制信號(hào)(Vgate)，根據(jù)Vgate的控制而 導(dǎo)通或截止，從而起開(kāi)關(guān)作用。TFT1至TFTn的漏極33均引向信號(hào)輸出 端E。 n個(gè)電平移位器串聯(lián)，LSI的輸出端連接到LS2的輸入端，LS2的 輸出端連接到LS3的輸入端，……，LSn-l的輸出端連接到LSn的輸入 端。圖3所示的每個(gè)電平移位器可以接收輸入信號(hào)I叩ut、控制信號(hào)Vgl、 復(fù)位信號(hào)Reset以及時(shí)鐘信號(hào)CLK1和CLK2，并輸出控制信號(hào)Vgate和輸 出信號(hào)Output。其中，LSI的輸入信號(hào)Input由端子B來(lái)提供，LS2的輸 入信號(hào)Input由LSI的輸出信號(hào)Output來(lái)提供，……，LSn的輸入信號(hào) Input由LSn-l來(lái)提供。這n個(gè)電平移位器的控制信號(hào)Vgl由端子A來(lái)提 供，時(shí)鐘信號(hào)CLK1和CLK2分別由端子C和D來(lái)提供。此外，雖然圖3 中未示出n個(gè)電平移位器的復(fù)位信號(hào)Reset是如何提供的，但是，可以根 據(jù)要求來(lái)控制復(fù)位信號(hào)以對(duì)電平移位器進(jìn)行復(fù)位(一般做法為電平移位 器上電時(shí)提供復(fù)位信號(hào)，直至電源穩(wěn)定后再撤銷復(fù)位信號(hào))。需要注意的 是，在圖3中，n個(gè)TFT的柵極32還例如通過(guò)n個(gè)晶體管(如TFT或二 極管等)而接收來(lái)自端子F的信號(hào)，本實(shí)施例中使用的是TFT35，可以看
到，TFT35的柵極36接收來(lái)自端子F的信號(hào)，并且漏極37與柵極36短 接，而源極38則連接TFTl至TFTn的柵極32。這主要是出于以下考慮 在液晶面板制造的模組階段中，因?yàn)閿?shù)據(jù)線控制電路部分并沒(méi)有從面板上 切割掉，所以模組階段完成后，為了不使外界信號(hào)通過(guò)數(shù)據(jù)線控制電路而 對(duì)面板的正常顯示造成任何影響，這里將會(huì)對(duì)端子F輸入控制信號(hào)Vgl， Vgl通過(guò)TFT35傳輸?shù)介_(kāi)關(guān)元件TFT1至TFTn的柵極，即最終使開(kāi)關(guān)元件 TFT1至TFTn均關(guān)閉，從而讓數(shù)據(jù)線(Yl至Yn)與數(shù)據(jù)線控制電路隔 斷。
在測(cè)試時(shí)，打開(kāi)相應(yīng)的數(shù)據(jù)線，即通過(guò)數(shù)據(jù)短路棒來(lái)給相應(yīng)的數(shù)據(jù)線 輸入電壓信號(hào)，且對(duì)數(shù)據(jù)線檢測(cè)電路里的四個(gè)測(cè)試信號(hào)端子A、 B、 C及 D輸入信號(hào)(分別標(biāo)示為VA、 VB、 VC禾QVD)。參照?qǐng)D4，圖4為各輸 入信號(hào)的波形圖。VB為啟動(dòng)信號(hào)，當(dāng)其為高電平時(shí)，VB將啟動(dòng)與其相連 的電平移位器(即LSO 。 VC和VD為時(shí)鐘信號(hào)(即CLK1和CLK2)， 各個(gè)電平移位器根據(jù)VC和VD來(lái)進(jìn)行操作。VA為控制信號(hào)Vgl，當(dāng)其為 低電平且電平移位器工作時(shí)，其可以通過(guò)控制Vgate端來(lái)打開(kāi)與該電平移 位器相連的開(kāi)關(guān)元件，從而使相應(yīng)數(shù)據(jù)線上的電壓信號(hào)輸出到E端，該輸 出電壓信號(hào)記為"VE"。
下面首先拿對(duì)奇數(shù)列數(shù)據(jù)線的測(cè)試為例進(jìn)行說(shuō)明，即此時(shí)通過(guò)奇短路 棒給奇數(shù)列數(shù)據(jù)線輸入電壓信號(hào)。如圖4a所示，可以看到，由于此時(shí)是對(duì) 奇數(shù)列數(shù)據(jù)線進(jìn)行測(cè)試，所以此時(shí)時(shí)鐘信號(hào)VD —直為低電平，在時(shí)鐘信 號(hào)VC的第一上升沿(時(shí)刻41)處，VB輸入一個(gè)高電平，從而使得LSI 工作(在本實(shí)施例中，假設(shè)電平移位器在輸入為高電平時(shí)工作)。此時(shí)， VA處于一個(gè)下降沿，即從時(shí)刻41開(kāi)始VA將進(jìn)入低電平，從而VA控制 下的Vgate使得TFT1導(dǎo)通，數(shù)據(jù)線Yl上的電壓信號(hào)經(jīng)由TFT1而到達(dá)E 端。即，此時(shí)E端上的信號(hào)為數(shù)據(jù)線Yl上的電壓信號(hào)。同時(shí)，LS1產(chǎn)生 高電平的輸出信號(hào)Output。
然后，在時(shí)鐘信號(hào)VC的下降沿(時(shí)刻42)處，LS2接收到來(lái)自LSI 的高電平，從而進(jìn)入工作狀態(tài)(此時(shí)的LSI由于VB己經(jīng)變?yōu)榈碗娖蕉?止工作，因此數(shù)據(jù)線Yl上的電壓信號(hào)不會(huì)通過(guò)TFT1而在E端輸出)。
但是，從時(shí)刻42開(kāi)始VC將進(jìn)入低電平，所以LS2實(shí)質(zhì)上并未參加工作 (LS2只是產(chǎn)生高電平的輸出信號(hào)Output)。接著，在時(shí)鐘信號(hào)VC的第 二上升沿(時(shí)刻43)處，LS3接收到來(lái)自LS2的高電平，從而進(jìn)入工作狀 態(tài)(此時(shí)的LSI與LS2均不工作)，且VC開(kāi)始進(jìn)入高電平，從而VA控 制下的Vgate使得TFT3導(dǎo)通，數(shù)據(jù)線Y3上的電壓信號(hào)經(jīng)由TFT3而到達(dá) E端。gp，此時(shí)E端上的信號(hào)為數(shù)據(jù)線Y3上的電壓信號(hào)。同理，可以依 次使LS5、 LS7……LSn-l工作并且使數(shù)據(jù)線Y5、 Y7……Yn-l上的電壓信 號(hào)依次輸出到E端。在這種情況下，通過(guò)時(shí)鐘信號(hào)VC和VD的控制，使 得奇數(shù)列數(shù)據(jù)線上的電壓信號(hào)經(jīng)對(duì)應(yīng)的電平移位器而依次輸出到E端，從 而實(shí)現(xiàn)了對(duì)奇數(shù)列數(shù)據(jù)線的測(cè)試。
對(duì)于偶數(shù)列數(shù)據(jù)線的測(cè)試，此時(shí)通過(guò)偶短路棒給偶數(shù)列數(shù)據(jù)線輸入電 壓信號(hào)，如圖4b所示，可以看到，與奇數(shù)列數(shù)據(jù)線的測(cè)試相類似，只是 時(shí)鐘信號(hào)VC、 VD作了不同的控制，即VC—直為低電平，而VD則為低-高周期變換的時(shí)鐘信號(hào)，可使偶數(shù)列數(shù)據(jù)線上的電壓信號(hào)經(jīng)對(duì)應(yīng)的電平移 位器而依次輸出到E端，從而實(shí)現(xiàn)了對(duì)偶數(shù)列數(shù)據(jù)線的測(cè)試。
當(dāng)然，本發(fā)明并不限定于上述的奇、偶數(shù)據(jù)線的測(cè)試，作為擴(kuò)展，如 可以不分奇、偶數(shù)據(jù)線來(lái)進(jìn)行測(cè)試，而是對(duì)所有數(shù)據(jù)線Yl、 Y2、 Y3…… Yn依次來(lái)進(jìn)行測(cè)試，此時(shí)我們?cè)谠O(shè)計(jì)數(shù)據(jù)線檢測(cè)電路時(shí)就只需設(shè)計(jì)一個(gè) 時(shí)鐘信號(hào)輸入端子(C或者D)，參見(jiàn)圖4c，其為輸入信號(hào)的波形圖，這 里輸入的為時(shí)鐘信號(hào)VC，可以看到，在進(jìn)行測(cè)試時(shí)，VC將一直保持高電 平，從而根據(jù)VB信號(hào)由LS1、 LS2至LSn的依次傳輸達(dá)到將Yl、 Y2至 Yn上的電壓信號(hào)依次輸出到E端，實(shí)現(xiàn)了對(duì)所有數(shù)據(jù)線的測(cè)試。
因此，再通過(guò)后續(xù)的對(duì)輸出到E端的信號(hào)進(jìn)行處理的動(dòng)作，可以準(zhǔn)確
地檢測(cè)并定位各條數(shù)據(jù)線的缺陷。
以下參照?qǐng)D5來(lái)說(shuō)明如何處理E端的信號(hào)(VE)從而檢測(cè)并定位相應(yīng) 數(shù)據(jù)線的缺陷。圖5示出了圖2所示的數(shù)據(jù)線檢測(cè)電路的另一部分電路示 意圖。在圖5中，數(shù)據(jù)線檢測(cè)電路還包括信號(hào)處理單元，其可對(duì)所述依次 輸出到E端的信號(hào)進(jìn)行處理，并最終定位線缺陷位置。該信號(hào)處理單元包 括運(yùn)算放大器51、邏輯運(yùn)算存儲(chǔ)器52和時(shí)序控制器53。當(dāng)然，本領(lǐng)域
技術(shù)人員將會(huì)清楚，可以根據(jù)要求而對(duì)這些單元做出各種修改、替換、刪
除和添加，如可以不設(shè)置運(yùn)算放大器，而直接對(duì)信號(hào)VE進(jìn)行處理，或者 用比較器來(lái)代替邏輯運(yùn)算存儲(chǔ)器等。如圖5所示，首先，E端上的信號(hào)VE 輸入到運(yùn)算放大器51，運(yùn)算放大器51對(duì)信號(hào)VE進(jìn)行放大并輸出放大后 的信號(hào)Vout。接著，Vout輸入到邏輯運(yùn)算存儲(chǔ)器52中。通常，邏輯運(yùn)算 存儲(chǔ)器52存儲(chǔ)有相應(yīng)數(shù)據(jù)線在正常情況下(即無(wú)缺陷的情況下)對(duì)應(yīng)的 相應(yīng)輸出信號(hào)結(jié)果(也稱為正常輸出信號(hào)值)。通過(guò)時(shí)序控制器53的控 制，邏輯運(yùn)算存儲(chǔ)器52可以依次地讀取所存儲(chǔ)的相應(yīng)數(shù)據(jù)線對(duì)應(yīng)的正常 輸出信號(hào)值，將信號(hào)Vout與正常輸出信號(hào)值進(jìn)行運(yùn)算和比較，并輸出結(jié) 果。從邏輯運(yùn)算存儲(chǔ)器52的輸出結(jié)果中可以清晰、準(zhǔn)確地看到哪一條或 哪幾條數(shù)據(jù)線存在線缺陷，以便在后面的工序中進(jìn)行缺陷的修復(fù)。
下面參照?qǐng)D6A和圖6B來(lái)描述本發(fā)明的數(shù)據(jù)線檢測(cè)方法。圖6A是利 用根據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路而執(zhí)行的數(shù)據(jù)線檢測(cè)方法的流 程圖。如圖6A所示，在對(duì)數(shù)據(jù)線進(jìn)行檢測(cè)期間，首先，在步驟S1中，通 過(guò)短路棒(21、 22及23、 24)向陣列基板的掃描線XI至Xm及數(shù)據(jù)線 Yl至Yn施加電壓信號(hào)。然后在步驟S2中，例如通過(guò)人工目測(cè)的方式來(lái) 判斷數(shù)據(jù)線是否存在線缺陷。如果在步驟S2中判斷出沒(méi)有線缺陷，則檢 測(cè)過(guò)程結(jié)束。如果在步驟S2中判斷出存在線缺陷，則檢測(cè)過(guò)程進(jìn)行到步 驟S3，在步驟S3 (在下面詳細(xì)描述)中，利用數(shù)據(jù)線檢測(cè)電路對(duì)數(shù)據(jù)線 的線缺陷進(jìn)行檢測(cè)和定位。
圖6B是利用根據(jù)本發(fā)明第一實(shí)施例的數(shù)據(jù)線檢測(cè)電路所執(zhí)行的線缺 陷檢測(cè)和定位過(guò)程(相當(dāng)于圖6A中的步驟S3)的流程圖。如圖6B所 示，在步驟S31中，利用圖3所示的TFT和電平移位器來(lái)接收相應(yīng)數(shù)據(jù)線 上的電壓信號(hào)，并將相應(yīng)數(shù)據(jù)線上的電壓信號(hào)依次輸出至E端(VE)。然 后在步驟S32中，利用圖5所示的運(yùn)算放大器51對(duì)E端所接收到的信號(hào) VE進(jìn)行放大，并輸出放大后的信號(hào)Vout。然后在步驟S33中，在時(shí)序控 制器53的控制下，利用邏輯運(yùn)算存儲(chǔ)器52對(duì)放大后的信號(hào)Vout與預(yù)先存 儲(chǔ)在邏輯運(yùn)算存儲(chǔ)器52中的信號(hào)進(jìn)行運(yùn)算和比較，并輸出運(yùn)算和比較的 結(jié)果(即，線缺陷結(jié)果)。
第二實(shí)施例
以上描述針對(duì)的是對(duì)數(shù)據(jù)線存在線缺陷而進(jìn)行的檢測(cè)、定位的陣列基 板及其方法。對(duì)于柵極線，同樣可采用類似的柵極線檢測(cè)電路進(jìn)行處理。
參照?qǐng)D7，圖7為根據(jù)本發(fā)明第二實(shí)施例的設(shè)置有柵極線檢測(cè)電路70的陣 列基板示意圖。如圖7所示，柵極線檢測(cè)電路70設(shè)置于陣列基板右方的 非顯示區(qū)域。圖7所示的柵極線檢測(cè)電路70可接收柵極線所傳送的電壓 信號(hào)，從而對(duì)柵極線的線缺陷進(jìn)行檢測(cè)和定位。柵極線檢測(cè)電路70除了 連接m條柵極線之外，可以與第一實(shí)施例中的數(shù)據(jù)線檢測(cè)電路具有相同的 配置。此外，利用本實(shí)施例的柵極線檢測(cè)電路70而執(zhí)行的柵極線檢測(cè)方 法也可以采用與圖6A和圖6B中相似的流程。因此，這里省略對(duì)本實(shí)施例 的柵極線檢測(cè)電路和柵極線檢測(cè)方法的詳細(xì)描述。 第三實(shí)施例
除了僅設(shè)置一個(gè)數(shù)據(jù)線檢測(cè)電路或一個(gè)柵極線檢測(cè)電路之外，也可以 同時(shí)設(shè)置數(shù)據(jù)線檢測(cè)電路和柵極線檢測(cè)電路來(lái)檢測(cè)數(shù)據(jù)線和柵極線的缺 陷。圖8是根據(jù)本發(fā)明第三實(shí)施例的設(shè)置有數(shù)據(jù)線檢測(cè)電路和柵極線檢測(cè) 電路的陣列基板示意圖。如圖8所示，數(shù)據(jù)線檢測(cè)電路80和柵極線檢測(cè) 電路90分別設(shè)置于陣列基板下方和右方的非顯示區(qū)域。圖8所示的數(shù)據(jù) 線檢測(cè)電路80可接收數(shù)據(jù)線所傳送的電壓信號(hào)，從而對(duì)數(shù)據(jù)線的線缺陷 進(jìn)行檢測(cè)和定位。柵極線檢測(cè)電路90可接收柵極線所傳送的電壓信號(hào)， 從而對(duì)柵極線的線缺陷進(jìn)行檢測(cè)和定位。本實(shí)施例中的數(shù)據(jù)線檢測(cè)電路80 和柵極線檢測(cè)電路90可以分別與第一實(shí)施例中的數(shù)據(jù)線檢測(cè)電路20和第 二實(shí)施例中的柵極線檢測(cè)電路70具有相同的配置。此外，利用本實(shí)施例 的數(shù)據(jù)線檢測(cè)電路80而執(zhí)行的數(shù)據(jù)線檢測(cè)方法可以與第一實(shí)施例中的數(shù) 據(jù)線檢測(cè)方法相同，利用本實(shí)施例的柵極線檢測(cè)電路90而執(zhí)行的柵極線 檢測(cè)方法可以與第二實(shí)施例中的柵極線檢測(cè)方法相同。因此，這里省略對(duì) 本實(shí)施例的數(shù)據(jù)線檢測(cè)電路和數(shù)據(jù)線檢測(cè)方法以及柵極線檢測(cè)電路和柵極 線檢測(cè)方法的詳細(xì)描述。
除了上述第一至第三實(shí)施例之外，也可以有許多其他實(shí)施例。例如， 可以通過(guò)設(shè)置而僅利用一個(gè)線檢測(cè)電路來(lái)檢測(cè)數(shù)據(jù)線和柵極線這兩者的缺
陷。線檢測(cè)電路的具體結(jié)構(gòu)也可以根據(jù)要求而改變。
從本發(fā)明的實(shí)施例中可以看到，與現(xiàn)有技術(shù)的定位線缺陷位置的方法 相比，本發(fā)明所提供的陣列基板和缺陷檢測(cè)方法的特征是，通過(guò)增設(shè)的檢 測(cè)電路，依次輸出相應(yīng)信號(hào)線的電壓信號(hào)，將其與存儲(chǔ)的在正常情況下輸 出的電壓信號(hào)進(jìn)行運(yùn)算和比較，最終清晰、準(zhǔn)確地得到線缺陷的具體位 置，達(dá)到減少耗時(shí)、自動(dòng)定位的有益效果。
上文中，參照附圖描述了本發(fā)明的具體實(shí)施方式
。但是，本領(lǐng)域中的 普通技術(shù)人員能夠理解，在不偏離本發(fā)明的精神和范圍的情況下，還可以 對(duì)本發(fā)明的具體實(shí)施方式
作各種修改、組合、變更和替換，這些修改、組 合、變更和替換都落在本發(fā)明權(quán)利要求書所限定的范圍內(nèi)。
權(quán)利要求
1.一種陣列基板，所述陣列基板具有多條數(shù)據(jù)線和多條柵極線，其特征是，所述陣列基板還包括線檢測(cè)電路，用于接收所述多條數(shù)據(jù)線或所述多條柵極線上的信號(hào)，并對(duì)所述多條數(shù)據(jù)線或所述多條柵極線的線缺陷進(jìn)行檢測(cè)和定位。
2. 如權(quán)利要求1所述的陣列基板，其特征是，所述線檢測(cè)電路包括 多個(gè)開(kāi)關(guān)元件，分別與所述多條數(shù)據(jù)線或所述多條柵極線相連； 移位寄存器，依次控制所述多個(gè)開(kāi)關(guān)元件，并將所述多條數(shù)據(jù)線或所述多條柵極線上的信號(hào)依次輸出；和信號(hào)處理單元，對(duì)所述依次輸出的信號(hào)進(jìn)行處理，并最終定位線缺陷 位置。
3. 如權(quán)利要求2所述的陣列基板，其特征是，所述信號(hào)處理單元包括運(yùn)算放大器，對(duì)所述依次輸出的信號(hào)進(jìn)行放大； 時(shí)序控制器；和邏輯運(yùn)算存儲(chǔ)器，在所述時(shí)序控制器的控制下，對(duì)所述邏輯運(yùn)算存儲(chǔ) 器中所存儲(chǔ)的信號(hào)與經(jīng)運(yùn)算放大器放大的信號(hào)進(jìn)行運(yùn)算和比較，并輸出運(yùn) 算和比較的結(jié)果。
4. 如權(quán)利要求1所述的陣列基板，其特征是，所述線檢測(cè)電路設(shè)置在 所述陣列基板周圍的非顯示區(qū)域中。
5. 如權(quán)利要求2所述的陣列基板，其特征是，所述移位寄存器包括多 個(gè)串聯(lián)的電平移位器，在檢測(cè)時(shí)，所述電平移位器依次工作。
6. 如權(quán)利要求2所述的陣列基板，其特征是，所述多個(gè)開(kāi)關(guān)元件是多 個(gè)薄膜晶體管。
7. 如權(quán)利要求2所述的陣列基板，其特征是，所述線檢測(cè)電路還包括 多個(gè)晶體管，用于傳輸控制信號(hào)Vgl以關(guān)閉所述多個(gè)開(kāi)關(guān)元件。
8. 如權(quán)利要求3所述的陣列基板，其特征是，所述邏輯運(yùn)算存儲(chǔ)器中 所存儲(chǔ)的信號(hào)是所述多條數(shù)據(jù)線或所述多條柵極線在無(wú)線缺陷的情況下所 對(duì)應(yīng)的輸出信號(hào)。
9. 一種陣列基板缺陷檢測(cè)方法，包括以下步驟-向所述陣列基板的多條數(shù)據(jù)線和多條柵極線施加信號(hào)； 判斷所述多條數(shù)據(jù)線或所述多條柵極線是否存在線缺陷；和 在存在線缺陷的情況下，利用線檢測(cè)電路對(duì)所述多條數(shù)據(jù)線或所述多 條柵極線的線缺陷進(jìn)行檢測(cè)和定位。
10. 如權(quán)利要求9所述的陣列基板缺陷檢測(cè)方法，其特征是，利用所 述線檢測(cè)電路對(duì)所述多條數(shù)據(jù)線或所述多條柵極線的線缺陷進(jìn)行檢測(cè)和定 位的步驟包括接收所述多條數(shù)據(jù)線或所述多條柵極線上的信號(hào)，并依次輸出所述多 條數(shù)據(jù)線或所述多條柵極線上的信號(hào)； 對(duì)所述依次輸出的信號(hào)進(jìn)行放大；和對(duì)放大后的信號(hào)與預(yù)先存儲(chǔ)的信號(hào)進(jìn)行運(yùn)算和比較，并輸出運(yùn)算和比 較的結(jié)果。
11. 如權(quán)利要求10所述的陣列基板缺陷檢測(cè)方法，其特征是，所述預(yù) 先存儲(chǔ)的信號(hào)是所述多條數(shù)據(jù)線或所述多條柵極線在無(wú)線缺陷的情況下所 對(duì)應(yīng)的信號(hào)。
全文摘要
本發(fā)明公開(kāi)了一種陣列基板及其缺陷檢測(cè)方法。陣列基板包括一個(gè)或多個(gè)短路棒，用于在測(cè)試時(shí)向陣列基板的多條數(shù)據(jù)線或多條柵極線施加信號(hào)。其特征是，陣列基板還包括線檢測(cè)電路，用于接收多條數(shù)據(jù)線或多條柵極線上的信號(hào)，并對(duì)多條數(shù)據(jù)線或多條柵極線的線缺陷進(jìn)行檢測(cè)和定位。本發(fā)明提供的陣列基板及其缺陷檢測(cè)方法能準(zhǔn)確、快速地對(duì)陣列基板上的線缺陷進(jìn)行定位。
文檔編號(hào)G02F1/1362GK101364022SQ20081021208
公開(kāi)日2009年2月11日 申請(qǐng)日期2008年9月12日 優(yōu)先權(quán)日2008年9月12日
發(fā)明者廖家德, 簡(jiǎn)廷憲, 邱郁雯, 鐘德鎮(zhèn) 申請(qǐng)人:昆山龍騰光電有限公司