Goa電路的制作方法
【專利摘要】本發(fā)明提供一種GOA電路，所述GOA電路通過第九薄膜晶體管、第十薄膜晶體管、及電阻來控制第三節(jié)點的電位，其中，所述第九薄膜晶體管的柵極電性連接于第m條時鐘信號，源極電性連接于第一恒壓電位，漏極電性連接于電阻的一端；所述第十薄膜晶體管的柵極電性連接于第m+2條時鐘信號，源極電性連接于第二恒壓電位，漏極電性連接于電阻的另一端，通過第m條時鐘信號和第m+2條時鐘信號控制所述第九薄膜晶體管和第十薄膜晶體管交替導(dǎo)通，能夠?qū)崿F(xiàn)對第三節(jié)點進(jìn)行定時充放電，防止由于第三節(jié)點長時間維持高電位而引起的關(guān)鍵薄膜晶體管閾值電壓漂移，保證GOA電路的穩(wěn)定性。
【專利說明】
GO A電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種GOA電路?！颈尘凹夹g(shù)】
[0002]液晶顯示器(Liquid Crystal Display，LCD)具有機(jī)身薄、省電、無福射等眾多優(yōu)點，得到了廣泛的應(yīng)用。如:液晶電視、移動電話、個人數(shù)字助理(PDA)、數(shù)字相機(jī)、計算機(jī)屏幕或筆記本電腦屏幕等，在平板顯示領(lǐng)域中占主導(dǎo)地位。
[0003]G0A技術(shù)(Gate Driver on Array)即陣列基板行驅(qū)動技術(shù)，是運用液晶顯示面板的原有陣列制程將水平掃描線的驅(qū)動電路制作在顯示區(qū)周圍的基板上，使之能替代外接集成電路板((Integrated Circuit，1C)來完成水平掃描線的驅(qū)動。G0A技術(shù)能減少外接1C的焊接(bonding)工序，有機(jī)會提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品。
[0004]請參閱圖1，圖1為現(xiàn)有的一種G0A電路的電路圖，圖1所示的G0A電路包括:級聯(lián)的多級G0A單元，每一級G0A單元均包括:掃描控制模塊100、輸出模塊200、及節(jié)點控制模塊 300;設(shè)n和m均為正整數(shù)，在第n級G0A模塊中:所述掃描控制模塊100包括:第一薄膜晶體管 T1，所述第一薄膜晶體管T1的柵極接入上兩級第n-2級G0A單元的柵極掃描信號G(n-2)，源極接入正向掃描控制信號U2D，漏極電性連接第一節(jié)點H(n);以及第三薄膜晶體管T3,所述第三薄膜晶體管T3的柵極接入下兩級第n+2級G0A單元的柵極掃描信號G(n+2)，源極接入反向掃描控制信號D2U，漏極電性連接于第一節(jié)點H(n);所述輸出模塊200包括:第二薄膜晶體管T2、以及第一電容C1;所述第二薄膜晶體管T2的柵極電性連接于第二節(jié)點Q(n)，源極電性連接于第m+1條時鐘信號CK(m+l)，漏極接入第n級G0A單元的柵極掃描信號G(n);所述第一電容C1的一端電性連接于第二節(jié)點Q(n)，另一端接入第n級G0A單元的柵極掃描信號G(n); 所述節(jié)點控制模塊300包括:第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、以及第二電容C2;所述第四薄膜晶體管T4的柵極電性連接于第三節(jié)點P(n)，源極接入第n級G0A單元的柵極掃描信號G(n)， 漏極電性連接于恒壓低電位VGL;所述第五薄膜晶體管T5的柵極電性連接于恒壓高電位 VGH，源極電性連接于第一節(jié)點H(n)，漏極電性連接于第二節(jié)點Q(n);所述第六薄膜晶體管 T6的柵極電性連接于第一節(jié)點H(n)，源極電性連接于第三節(jié)點P(n)，漏極電性連接于恒壓低電位VGL;所述第七薄膜晶體管T7的柵極電性連接于第三節(jié)點P(n)，源極電性連接于第二節(jié)點Q(n)，漏極電性連接于恒壓低電位VGL;所述第八薄膜晶體管T8的柵極電性連接于第m+ 3條時鐘信號CK(m+3)，源極接入第n級GOA單元的柵極掃描信號G(n)，漏極電性連接于恒壓低電位VGL;所述第九薄膜晶體管T9的柵極和源極均電性連接于第m+2條時鐘信號CK(m+2)， 漏極電性連接于第三節(jié)點P(n);所述第二電容C2的一端電性連接于第三節(jié)點P(n)，另一端電性連接于恒壓低電位VGL。
[0005]在現(xiàn)有的G0A電路中，在非輸出階段，第三節(jié)點P(n)會長時間處于高電位，第四薄膜晶體管T4與第七薄膜晶體管T7長時間導(dǎo)通，進(jìn)而導(dǎo)致第四薄膜晶體管T4與第七薄膜晶體管T7發(fā)生閾值電壓漂移(Vth Shift)，最終導(dǎo)致GOA電路的穩(wěn)定性下降和輸出異常。
【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種G0A電路，能夠?qū)崿F(xiàn)對第三節(jié)點進(jìn)行定時充放電，防止由于第三節(jié)點長時間維持高電位而引起的關(guān)鍵薄膜晶體管閾值電壓漂移，保證G0A電路的穩(wěn)定性。
[0007]為實現(xiàn)上述目的，本發(fā)明提供了一種G0A電路，包括:級聯(lián)的多級G0A單元，每一級 G0A單元均包括:掃描控制模塊、與所述掃描控制模塊電性連接輸出模塊、與所述輸出模塊電性連接的下拉模塊、與所述掃描控制模塊、輸出模塊和下拉模塊均電性連接的下拉控制模塊；
[0008]設(shè)n和m均為正整數(shù)，除第一級、第二級、倒數(shù)第二級、以及最后一級G0A單元外，在第n級G0A模塊中:
[0009]所述掃描控制模塊用于利用正向掃描控制信號或反向掃描控制信號控制所述G0A 電路進(jìn)行正向掃描或反向掃描；
[0010]所述輸出模塊接入第m+1條時鐘信號，用于在第n級G0A單元作用期間利用第m+1條時鐘信號輸出第n級G0A單元的柵極掃描信號；
[0011]所述下拉模塊用于在第n級G0A單元的非作用期間下拉所述第n級G0A單元的柵極掃描信號的電位；
[0012]所述下拉控制模塊接入第m條時鐘信號、第m+2條時鐘信號、第一恒壓電位、第二恒壓電位，用于在第n級G0A單元的作用期間關(guān)閉下拉模塊并維持輸出模塊打開，在第n級G0A 單元的非作用期間打開下拉模塊并關(guān)閉輸出模塊，同時利用第m條時鐘信號和第m+2條時鐘信號控制第一恒壓電位和第二恒壓電位對下拉模塊的開關(guān)節(jié)點進(jìn)行定時充放電；[〇〇13]所述第一恒壓電位與第二恒壓電位的電位相反，所述正向掃描控制信號與反向掃描控制信號的電位相反。
[0014]所述掃描控制模塊包括:第一薄膜晶體管、以及第三薄膜晶體管;所述輸出模塊包括:第二薄膜晶體管、以及第一電容;所述下拉模塊包括:第四薄膜晶體管、第八薄膜晶體管、以及第二電容;所述下拉控制模塊包括:第六薄膜晶體管、第七薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管、以及電阻;所述G0A電路還包括穩(wěn)壓模塊，所述穩(wěn)壓模塊包括:第五薄膜晶體管；
[0015]所述第一薄膜晶體管的柵極接入上兩級第n-2級G0A單元的柵極掃描信號，源極接入正向掃描控制信號，漏極電性連接第一節(jié)點；
[0016]所述第二薄膜晶體管的柵極電性連接于第二節(jié)點，源極電性連接于第m+1條時鐘信號，漏極電性連接于柵極掃描信號；所述第三薄膜晶體管T3的柵極接入下兩級第n+2級 G0A單元的柵極掃描信號，源極接入反向掃描控制信號，漏極電性連接于第一節(jié)點；所述第四薄膜晶體管的柵極電性連接于第三節(jié)點，源極接入第n級G0A單元的柵極掃描信號，漏極電性連接于第二恒壓電位;所述第五薄膜晶體管的柵極電性連接于第一恒壓電位，源極電性連接于第一節(jié)點，漏極電性連接于第二節(jié)點；所述第六薄膜晶體管的柵極電性連接于第一節(jié)點，源極電性連接于第三節(jié)點，漏極電性連接于第二恒壓電位;所述第七薄膜晶體管的柵極電性連接于第三節(jié)點，源極電性連接于第二節(jié)點，漏極電性連接于第二恒壓電位;所述第八薄膜晶體管的柵極電性連接于第m+3條時鐘信號，源極接入第n級GOA單元的柵極掃描信號，漏極電性連接于第二恒壓電位;所述第九薄膜晶體管的柵極電性連接于第m條時鐘信號，源極電性連接于第一恒壓電位，漏極電性連接于電阻的一端;所述第十薄膜晶體管的柵極電性連接于第m+2條時鐘信號，源極電性連接于第二恒壓電位，漏極電性連接于電阻的另一端;所述第二電容的一端電性連接于第三節(jié)點，另一端電性連接于第二恒壓電位;所述第一電容的一端電性連接于第二節(jié)點，另一端電性連接于柵極掃描信號；[〇〇17]所述第三節(jié)點為所述下拉模塊的開關(guān)節(jié)點。
[0018]在第一級和第二級G0A單元中，所述第一薄膜晶體管的柵極電性連接于電路起始信號；
[0019]在倒數(shù)第二級和最后一級G0A單元中，所述第三薄膜晶體管的柵極電性連接于電路起始信號。
[0020]包括四條時鐘信號:第一、第二、第三、及第四條時鐘信號；當(dāng)所述第m條時鐘信號為第二條時鐘信號時，第m+3條時鐘信號為第一條時鐘信號；當(dāng)所述第m條時鐘信號為第三條時鐘信號時，第m+2條時鐘信號為第一條時鐘信號，第m+3條時鐘信號為第二條時鐘信號； 當(dāng)所述第m條時鐘信號為第四條時鐘信號時，第m+1條時鐘信號為第一條時鐘信號，第m+2條時鐘信號為第二條時鐘信號，第m+3條時鐘信號為第三條時鐘信號。
[0021]所述第一、第二、第三、及第四條時鐘信號的脈沖周期相同，前一條時鐘信號的下降沿與后一條時鐘信號的上升沿同時產(chǎn)生。
[0022]所述各個薄膜晶體管均為N型薄膜晶體管，所述第一恒壓電位為恒壓高電位，第二恒壓電位為恒壓低電位。
[0023]所述各個薄膜晶體管均為P型薄膜晶體管，所述第一恒壓電位為恒壓低電位，第二恒壓電位為恒壓高電位。
[0024]所述各個薄膜晶體管均為低溫多晶硅薄膜晶體管。
[0025]所述正向掃描控制信號為高電位，反向掃描控制信號為低電位；
[0026]反向掃描時，所述正向掃描控制信號為低電位，反向掃描控制信號為高電位。[〇〇27]正向掃描時，所述正向掃描控制信號為低電位，反向掃描控制信號為高電位；
[0028]反向掃描時，所述正向掃描控制信號為高電位，反向掃描控制信號為低電位。[〇〇29]本發(fā)明的有益效果:本發(fā)明提供了一種G0A電路，所述G0A電路通過第九薄膜晶體管、第十薄膜晶體管、及電阻來控制第三節(jié)點的電位，其中，所述第九薄膜晶體管的柵極電性連接于第m條時鐘信號，源極電性連接于第一恒壓電位，漏極電性連接于電阻的一端;所述第十薄膜晶體管的柵極電性連接于第m+2條時鐘信號，源極電性連接于第二恒壓電位，漏極電性連接于電阻的另一端，通過第m條時鐘信號和第m+2條時鐘信號控制所述第九薄膜晶體管和第十薄膜晶體管交替導(dǎo)通，能夠?qū)崿F(xiàn)對第三節(jié)點進(jìn)行定時充放電，防止由于第三節(jié)點長時間維持高電位而引起的關(guān)鍵薄膜晶體管閾值電壓漂移，保證G0A電路的穩(wěn)定性。【附圖說明】
[0030]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
[0031]附圖中，[0〇32]圖1為現(xiàn)有的一種GOA電路的電路圖；[〇〇33]圖2為本發(fā)明的G0A電路的電路圖；[〇〇34]圖3為本發(fā)明的G0A電路的第一級G0A單元的電路圖；[〇〇35]圖4為本發(fā)明的G0A電路的第二級G0A單元的電路圖；[〇〇36]圖5為本發(fā)明的G0A電路的最后一級G0A單元的電路圖；[〇〇37]圖6為本發(fā)明的G0A電路的倒數(shù)第二級G0A單元的電路圖；[〇〇38]圖7為本發(fā)明的G0A電路的正向掃描時序圖；
[0039]圖8為本發(fā)明的G0A電路的反向掃描時序圖?！揪唧w實施方式】
[0040]為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實施例及其附圖進(jìn)行詳細(xì)描述。[0041 ]請參閱圖2，本發(fā)明提供一種G0A電路，包括:級聯(lián)的多級G0A單元，每一級G0A單元均包括:掃描控制模塊100、與所述掃描控制模塊100電性連接輸出模塊200、與所述輸出模塊200電性連接的下拉模塊300、與所述掃描控制模塊100、輸出模塊200和下拉模塊300均電性連接的下拉控制模塊400;[〇〇42]設(shè)n和m均為正整數(shù)，除第一級、第二級、倒數(shù)第二級、以及最后一級G0A單元外，在弟n級G0A|^塊中:[〇〇43]所述掃描控制模塊100用于利用正向掃描控制信號U2D或反向掃描控制信號D2U控制所述G0A電路進(jìn)行正向掃描或反向掃描；[〇〇44]所述輸出模塊200接入第m+1條時鐘信號CK(m+l)，用于在第n級G0A單元作用期間利用第m+1條時鐘信號CK(m+l)輸出第n級G0A單元的柵極掃描信號G(n);[〇〇45]所述下拉模塊300用于在第n級GOA單元的非作用期間下拉所述第n級GOA單元的柵極掃描信號G(n)的電位；[〇〇46]所述下拉控制模塊400接入第m條時鐘信號CK(m)、第m+2條時鐘信號CK(m+2)、第一恒壓電位、第二恒壓電位，用于在第n級G0A單元的作用期間關(guān)閉下拉模塊300并維持輸出模塊200打開，在第n級G0A單元的非作用期間打開下拉模塊300并關(guān)閉輸出模塊200,同時利用第m條時鐘信號CK(m)和第m+2條時鐘信號CK(m+2)控制第一恒壓電位和第二恒壓電位對下拉模塊400的開關(guān)節(jié)點進(jìn)行定時充放電；[〇〇47]所述第一恒壓電位與第二恒壓電位的電位相反，所述正向掃描控制信號U2D與反向掃描控制信號D2U的電位相反。[〇〇48]具體地，所述輸出模塊200包括:第二薄膜晶體管T2、以及第一電容C1;所述下拉模塊300包括:第四薄膜晶體管T4、第八薄膜晶體管T8、以及第二電容C2;所述下拉控制模塊 400包括:第六薄膜晶體管T6、第七薄膜晶體管T7、第九薄膜晶體管T9、第十薄膜晶體管T10、 以及電阻R1。[〇〇49]此外，所述G0A電路還包括穩(wěn)壓模塊500,所述穩(wěn)壓模塊500包括:第五薄膜晶體管 T5〇
[0050]進(jìn)一步地，所述第一薄膜晶體管T1的柵極接入上兩級第n-2級GOA單元的柵極掃描信號G(n-2)，源極接入正向掃描控制信號U2D，漏極電性連接第一節(jié)點H(n);所述第二薄膜晶體管T2的柵極電性連接于第二節(jié)點Q(n)，源極電性連接于第m+1條時鐘信號CK(m+l)，漏極電性連接于柵極掃描信號G(n);所述第三薄膜晶體管T3的柵極接入下兩級第n+2級GOA單元的柵極掃描信號G(n+2)，源極接入反向掃描控制信號D2U，漏極電性連接于第一節(jié)點H (n);所述第四薄膜晶體管T4的柵極電性連接于第三節(jié)點P(n)，源極接入第n級GOA單元的柵極掃描信號G(n)，漏極電性連接于第二恒壓電位;所述第五薄膜晶體管T5的柵極電性連接于第一恒壓電位，源極電性連接于第一節(jié)點H(n)，漏極電性連接于第二節(jié)點Q(n);所述第六薄膜晶體管T6的柵極電性連接于第一節(jié)點H(n)，源極電性連接于第三節(jié)點P(n)，漏極電性連接于第二恒壓電位;所述第七薄膜晶體管T7的柵極電性連接于第三節(jié)點P(n)，源極電性連接于第二節(jié)點Q(n)，漏極電性連接于第二恒壓電位;所述第八薄膜晶體管T8的柵極電性連接于第m+3條時鐘信號CK(m+3)，源極接入第n級GOA單元的柵極掃描信號G(n)，漏極電性連接于第二恒壓電位;所述第九薄膜晶體管T9的柵極電性連接于第m條時鐘信號CK(m)，源極電性連接于第一恒壓電位，漏極電性連接于電阻R1的一端;所述第十薄膜晶體管T10的柵極電性連接于第m+2條時鐘信號CK(m+2)，源極電性連接于第二恒壓電位，漏極電性連接于電阻R1的另一端;所述第一電容C1的一端電性連接于第二節(jié)點Q(n)，另一端接入第n級GOA 單元的柵極掃描信號G(n);所述第二電容C2的一端電性連接于第三節(jié)點P(n)，另一端電性連接于第二恒壓電位；[〇〇51]其中，所述第三節(jié)點P(n)即為所述下拉模塊400的開關(guān)節(jié)點。[〇〇52]具體地，請參閱圖3及圖4,在第一級和第二級G0A單元中，所述第一薄膜晶體管T1 的柵極電性連接于電路起始信號STV。請參閱圖5及圖6,在最后一級和倒數(shù)第二級G0A單元中，所述第三薄膜晶體管T3的柵極電性連接于電路起始信號STV。[〇〇53]需要說明的是，上述G0A電路包括:四條時鐘信號:第一、第二、第三、及第四條時鐘信號CK(1)、CK(2)、CK(3)、CK(4);當(dāng)所述第m條時鐘信號CK(m)為第二條時鐘信號CK(2)時， 第m+3條時鐘信號CK(m+3)為第一條時鐘信號CK(1);當(dāng)所述第m條時鐘信號CK(m)為第三條時鐘信號CK(3)時，第m+2條時鐘信號CK(m+2)為第一條時鐘信號CK(1)，第m+3條時鐘信號CK (m+3)為第二條時鐘信號CK(2);當(dāng)所述第m條時鐘信號CK(m)為第四條時鐘信號CK(4)時，第 m+1條時鐘信號CK(m+l)為第一條時鐘信號CK(1)，第m+2條時鐘信號CK(m+2)為第二條時鐘信號CK(2)，第m+3條時鐘信號CK(m+3)為第三條時鐘信號CK(3)。[〇〇54]進(jìn)一步地，所述第一、第二、第三、及第四條時鐘信號CK(1)、CK(2)、CK(3)、CK(4)的脈沖周期相同，前一條時鐘信號的下降沿與后一條時鐘信號的上升沿同時產(chǎn)生，即所述第一條時鐘信號CK(1)的第一個脈沖信號首先產(chǎn)生，所述第一時鐘信號CK(1)的第一個脈沖信號結(jié)束的同時所述第二條時鐘信號CK(2)的第一個脈沖信號產(chǎn)生，所述第二條時鐘信號CK (2)的第一個脈沖信號結(jié)束的同時所述第三條時鐘信號CK(3)的第一個脈沖信號產(chǎn)生，所述第三條時鐘信號CK(3)的第一個脈沖信號結(jié)束的同時所述第四條時鐘信號CK(4)的第一個脈沖信號產(chǎn)生，所述第四條時鐘信號CK(4)的第一個脈沖信號結(jié)束的同時所述第一條時鐘信號CK(1)的第二個脈沖信號產(chǎn)生。
[0055]可選地，所述各個薄膜晶體管均為N型薄膜晶體管，所述第一恒壓電位為恒壓高電位VGH，第二恒壓電位為恒壓低電位VGL。其正向掃描時，所述正向掃描控制信號U2D為高電位，反向掃描控制信號D2U為低電位;反向掃描時，所述正向掃描控制信號U2D為低電位，反向掃描控制信號D2U為高電位。
[0056]可選地，所述各個薄膜晶體管均為P型薄膜晶體管，所述第一恒壓電位為恒壓低電位VGL，第二恒壓電位為恒壓高電位VGH。其正向掃描時，所述正向掃描控制信號U2D為低電位，反向掃描控制信號D2U為高電位;反向掃描時，所述正向掃描控制信號U2D為高電位，反向掃描控制信號D2U為低電位[〇〇57]優(yōu)選地，所述各個薄膜晶體管均為低溫多晶硅薄膜晶體管。[〇〇58]具體地，請參閱圖7，本發(fā)明的G0A電路(N型薄膜晶體管)正向掃描時的工作過程如下:首先，第n-2級G0A單元的柵極掃描信號G(n-2)以及正向掃描控制信號U2D均提供高電位，第一薄膜晶體管T1導(dǎo)通，將第一節(jié)點H(n)充電至高電位，第六薄膜晶體管T6導(dǎo)通，第三節(jié)點P(n)被拉低至低電位，同時第五薄膜晶體管T5受恒壓高電位VGH的控制始終導(dǎo)通，第二節(jié)點Q(n)充電至高電位;接著，第n-2級G0A單元的柵極掃描信號G(n-2)提供低電位，第一薄膜晶體管T1關(guān)閉，第二節(jié)點Q(n)受第一電容C1電壓保持作用維持高電位，第二薄膜晶體管 T2打開，第m+1條時鐘信號CK(m+l)提供高電位，柵極掃描信號G(n)輸出高電位;然后，第m+1 條時鐘信號CK(m+l)提供低電位，第二節(jié)點Q(n)仍受第一電容Cl電壓保持作用維持高電位， 柵極掃描信號G(n)輸出低電位;隨后，第n+2級G0A單元的柵極掃描信號G(n+2)提供高電位， 反向掃描控制信號D2U提供低電位，第三薄膜晶體管T3打開，第一和第二節(jié)點H(n)、Q(n)被拉低至低電位，第二薄膜晶體管T2關(guān)閉，第六薄膜晶體管T6關(guān)閉；接著，第m條時鐘信號CK (m)和第m+2條時鐘信號CK(m+2)交替提供高電位，定時對第三節(jié)點P(n)進(jìn)行充放電，并維持柵極掃描信號G(n)和第二節(jié)點Q(n)的低電位，其中，當(dāng)?shù)趍條時鐘信號CK(m)為高電位時，第九薄膜晶體管T9導(dǎo)通，而此時第m+2條時鐘信號CK(m+2)為低電位，第十薄膜晶體管T10關(guān)閉，由于電阻R1的分壓，第三節(jié)點P(n)被充電至恒壓高電位VGH，第四和第七薄膜晶體管T4、 T7均導(dǎo)通，柵極掃描信號G(n)和第二節(jié)點Q(n)被維持在恒壓低電位VGL;當(dāng)?shù)趍+2條時鐘信號CK(m+2)為高電位時，第十薄膜晶體管T10導(dǎo)通，而此時第m條時鐘信號CK(m)為低電位，第九薄膜晶體管T9關(guān)閉，由于電阻R1的分壓，第三節(jié)點P(n)被拉低至恒壓低電位VGL，從而對第三節(jié)點P(n)進(jìn)行放電，防止由于第三節(jié)點P(n)長時間維持高電位而引起的關(guān)鍵薄膜晶體管閾值電壓漂移。
[0059]相應(yīng)地，請參閱圖8，圖8為本發(fā)明的G0A電路的反向掃描時的時序圖，反向掃描時， 掃描方向與正向掃描相反，正向掃描控制信號U2D為低電位，反向掃描控制信號D2U為高電位，其余工作過程均與正向掃描相同，此處不再贅述。
[0060]綜上所述，本發(fā)明提供了一種G0A電路，所述G0A電路通過第九薄膜晶體管、第十薄膜晶體管、及電阻來控制第三節(jié)點的電位，其中，所述第九薄膜晶體管的柵極電性連接于第 m條時鐘信號，源極電性連接于第一恒壓電位，漏極電性連接于電阻的一端;所述第十薄膜晶體管的柵極電性連接于第m+2條時鐘信號，源極電性連接于第二恒壓電位，漏極電性連接于電阻的另一端，通過第m條時鐘信號和第m+2條時鐘信號控制所述第九薄膜晶體管和第十薄膜晶體管交替導(dǎo)通，能夠?qū)崿F(xiàn)對第三節(jié)點進(jìn)行定時充放電，防止由于第三節(jié)點長時間維持尚電位而引起的關(guān)鍵薄I旲晶體管閾值電壓漂移，保證GO A電路的穩(wěn)定性。
[0061]以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
【主權(quán)項】
1.一種GOA電路，其特征在于，包括:級聯(lián)的多級GOA單元，每一級GOA單元均包括:掃描 控制模塊(100)、與所述掃描控制模塊(100)電性連接輸出模塊(200)、與所述輸出模塊 (200)電性連接的下拉模塊(300 )、與所述掃描控制模塊(100 )、輸出模塊(200)和下拉模塊 (300)均電性連接的下拉控制模塊(400);設(shè)n和m均為正整數(shù)，除第一級、第二級、倒數(shù)第二級、以及最后一級G0A單元外，在第n級 G0A模塊中:所述掃描控制模塊(100)用于利用正向掃描控制信號(U2D)或反向掃描控制信號(D2U) 控制所述G0A電路進(jìn)行正向掃描或反向掃描；所述輸出模塊(200)接入第m+1條時鐘信號(CK(m+l))，用于在第n級G0A單元作用期間 利用第m+1條時鐘信號(CK(m+l))輸出第n級G0A單元的柵極掃描信號(G(n));所述下拉模塊(300)用于在第n級GOA單元的非作用期間下拉所述第n級GOA單元的柵極 掃描信號(G(n))的電位；所述下拉控制模塊(400)接入第m條時鐘信號(CK(m))、第m+2條時鐘信號(CK(m+2))、第 一恒壓電位、第二恒壓電位，用于在第n級G0A單元的作用期間關(guān)閉下拉模塊(300)并維持輸 出模塊(200)打開，在第n級G0A單元的非作用期間打開下拉模塊(300)并關(guān)閉輸出模塊 (200)，同時利用第m條時鐘信號(CK(m))和第m+2條時鐘信號(CK(m+2))控制第一恒壓電位 和第二恒壓電位對下拉模塊(400)的開關(guān)節(jié)點進(jìn)行定時充放電；所述第一恒壓電位與第二恒壓電位的電位相反，所述正向掃描控制信號(U2D)與反向 掃描控制信號(D2U)的電位相反。2.如權(quán)利要求1所述的G0A電路，其特征在于，所述掃描控制模塊(100)包括:第一薄膜 晶體管(T1)、以及第三薄膜晶體管(T3);所述輸出模塊(200)包括:第二薄膜晶體管(T2)、以 及第一電容(C1);所述下拉模塊(300)包括:第四薄膜晶體管(T4)、第八薄膜晶體管(T8)、以 及第二電容(C2);所述下拉控制模塊(400)包括:第六薄膜晶體管(T6)、第七薄膜晶體管 (T7)、第九薄膜晶體管(T9)、第十薄膜晶體管(T10)、以及電阻(R1);所述G0A電路還包括穩(wěn) 壓模塊(500)，所述穩(wěn)壓模塊(500)包括:第五薄膜晶體管(T5);所述第一薄膜晶體管(T1)的柵極接入上兩級第n-2級G0A單元的柵極掃描信號(G(n-2))，源極接入正向掃描控制信號(U2D)，漏極電性連接第一節(jié)點(H(n));所述第二薄膜晶體 管(T2)的柵極電性連接于第二節(jié)點(Q(n))，源極電性連接于第m+1條時鐘信號(CK(m+l))， 漏極接入第n級GOA單元的柵極掃描信號(G(n));所述第三薄膜晶體管(T3)的柵極接入下兩 級第n+2級G0A單元的柵極掃描信號(G(n+2))，源極接入反向掃描控制信號(D2U)，漏極電性 連接于第一節(jié)點(H(n));所述第四薄膜晶體管(T4)的柵極電性連接于第三節(jié)點(P(n))，源 極接入第n級G0A單元的柵極掃描信號(G(n))，漏極電性連接于第二恒壓電位;所述第五薄 膜晶體管(T5)的柵極電性連接于第一恒壓電位，源極電性連接于第一節(jié)點(H(n))，漏極電 性連接于第二節(jié)點(Q(n));所述第六薄膜晶體管(T6)的柵極電性連接于第一節(jié)點(H(n))， 源極電性連接于第三節(jié)點(P(n))，漏極電性連接于第二恒壓電位;所述第七薄膜晶體管 (T7)的柵極電性連接于第三節(jié)點(P(n))，源極電性連接于第二節(jié)點(Q(n))，漏極電性連接 于第二恒壓電位;所述第八薄膜晶體管(T8)的柵極電性連接于第m+3條時鐘信號(CK(m+3))，源極接入第n級GOA單元的柵極掃描信號(G(n))，漏極電性連接于第二恒壓電位;所述 第九薄膜晶體管(T9)的柵極電性連接于第m條時鐘信號(CK(m))，源極電性連接于第一恒壓電位，漏極電性連接于電阻(R1)的一端;所述第十薄膜晶體管(T10)的柵極電性連接于第m+ 2條時鐘信號(CK(m+2))，源極電性連接于第二恒壓電位，漏極電性連接于電阻(R1)的另一 端;所述第一電容(C1)的一端電性連接于第二節(jié)點(Q(n))，另一端接入第n級G0A單元的柵 極掃描信號(G(n));所述第二電容(C2)的一端電性連接于第三節(jié)點(P(n))，另一端電性連 接于第二恒壓電位；所述第三節(jié)點(P (n))為所述下拉模塊(400)的開關(guān)節(jié)點。3.如權(quán)利要求1所述的G0A電路，其特征在于，在第一級和第二級G0A單元中，所述第一 薄膜晶體管(T1)的柵極電性連接于電路起始信號(STV);在倒數(shù)第二級和最后一級G0A單元中，所述第三薄膜晶體管(T3)的柵極電性連接于電 路起始信號(STV)。4.如權(quán)利要求1所述的G0A電路，其特征在于，包括四條時鐘信號:第一、第二、第三、及 第四條時鐘信號(CK(1)、CK(2)、CK(3)、CK(4));當(dāng)所述第m條時鐘信號(CK(m))為第二條時 鐘信號(CK(2))時，第m+3條時鐘信號(CK(m+3))為第一條時鐘信號(CK(1));當(dāng)所述第m條時 鐘信號(CK(m))為第三條時鐘信號(CK(3))時，第m+2條時鐘信號(CK(m+2))為第一條時鐘信 號(CK(1))，第m+3條時鐘信號(CK(m+3))為第二條時鐘信號(CK(2));當(dāng)所述第m條時鐘信號 (CK(m))為第四條時鐘信號(CK(4))時，第m+1條時鐘信號(CK(m+l))為第一條時鐘信號(CK (1))，第m+2條時鐘信號(CK(m+2))為第二條時鐘信號(CK(2))，第m+3條時鐘信號(CK(m+3)) 為第三條時鐘信號(CK(3))。5.如權(quán)利要求4所述的GOA電路，其特征在于，所述第一、第二、第三、及第四條時鐘信號 (CK(1)、CK(2)、CK(3)、CK(4))的脈沖周期相同，前一條時鐘信號的下降沿與后一條時鐘信 號的上升沿同時產(chǎn)生。6.如權(quán)利要求1所述的G0A電路，其特征在于，所述各個薄膜晶體管均為N型薄膜晶體 管，所述第一恒壓電位為恒壓高電位(VGH)，第二恒壓電位為恒壓低電位(VGL)。7.如權(quán)利要求1所述的G0A電路，其特征在于，所述各個薄膜晶體管均為P型薄膜晶體 管，所述第一恒壓電位為恒壓低電位(VGL)，第二恒壓電位為恒壓高電位(VGH)。8.如權(quán)利要求1所述的G0A電路，其特征在于，所述各個薄膜晶體管均為低溫多晶硅薄 膜晶體管。9.如權(quán)利要求6所述的G0A電路，其特征在于，正向掃描時，所述正向掃描控制信號 (U2D)為高電位，反向掃描控制信號(D2U)為低電位；反向掃描時，所述正向掃描控制信號(U2D)為低電位，反向掃描控制信號(D2U)為高電位。10.如權(quán)利要求7所述的G0A電路，其特征在于，正向掃描時，所述正向掃描控制信號 (U2D)為低電位，反向掃描控制信號(D2U)為高電位；反向掃描時，所述正向掃描控制信號(U2D)為高電位，反向掃描控制信號(D2U)為低電位。
【文檔編號】G09G3/36GK106098003SQ201610642892
【公開日】2016年11月9日
【申請日】2016年8月8日 公開號201610642892.4, CN 106098003 A, CN 106098003A, CN 201610642892, CN-A-106098003, CN106098003 A, CN106098003A, CN201610642892, CN201610642892.4
【發(fā)明人】李亞鋒
【申請人】武漢華星光電技術(shù)有限公司