亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

一種goa控制裝置以及tft-lcd、顯示設(shè)備的制造方法

文檔序號(hào):9845003閱讀:546來(lái)源:國(guó)知局
一種goa控制裝置以及tft-lcd、顯示設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及液晶顯示技術(shù)領(lǐng)域,尤其涉及一種柵極掃描電路(GOA)控制裝置以及一種薄膜晶體管液晶顯示屏(TFT-1XD)、顯示設(shè)備。
【背景技術(shù)】
[0002]現(xiàn)有電平位移器(LevelShifter)并沒有輸出錯(cuò)誤保護(hù)功能,在某些情況下,前端輸入全部拉低,但在前端時(shí)鐘輸入已經(jīng)拉低的情況下,后端輸出不會(huì)跟隨前端輸出,造成輸出電平不為低,柵極掃描電路(GOA)單元錯(cuò)誤打開。
[0003]如圖1所示,當(dāng)前端時(shí)鐘輸入信號(hào)(CK)N與CKN+1均為低時(shí),后端輸出信號(hào)(CLK)N與CLK N+1會(huì)內(nèi)部導(dǎo)通,互相放電以作省電之用,然后當(dāng)其中一個(gè)信號(hào)置高,CLK N和CLK N+I會(huì)接至電源,輸出會(huì)正常。但當(dāng)一幀信號(hào)結(jié)束時(shí),CLK N和CLK N+1會(huì)一直導(dǎo)通,因?yàn)槠渲袃蓚€(gè)信號(hào)均不會(huì)置高,此時(shí)CLK N和CLK N+1不會(huì)正確接至電源充電,會(huì)保持中間電平至下一幀開始。
[0004]綜上所述,現(xiàn)有技術(shù)中Level Shif ter沒有輸出錯(cuò)誤保護(hù)功能,導(dǎo)致LeveIShif ter前端時(shí)鐘輸入信號(hào)全部拉低,但在前端時(shí)鐘信號(hào)輸入已經(jīng)拉低的情況下,后端輸出時(shí)鐘信號(hào)不會(huì)跟隨前端時(shí)鐘信號(hào)輸出,造成輸出時(shí)鐘信號(hào)電平不為低,GOA單元錯(cuò)誤打開。

【發(fā)明內(nèi)容】

[0005]本申請(qǐng)實(shí)施例提供了一種GOA控制裝置以及一種TFT-LCD、顯示設(shè)備,用以實(shí)現(xiàn)在Level Shifter前端時(shí)鐘輸入信號(hào)全部拉低的情況下,后端輸出信號(hào)跟隨前端時(shí)鐘輸入信號(hào)輸出,從而使得輸出信號(hào)電平為低,避免GOA單元錯(cuò)誤打開。
[0006]本申請(qǐng)實(shí)施例提供的一種柵極掃描電路GOA控制裝置,包括電平位移器,以及與電平位移器的輸出端相連的控制模塊,該控制模塊用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),控制所述電平位移器輸出的信號(hào)為低電平信號(hào)。
[0007]通過該裝置,與電平位移器的輸出端相連的控制模塊,當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),控制所述電平位移器輸出的信號(hào)為低電平信號(hào),從而解決了由于現(xiàn)有電平位移器沒有輸出錯(cuò)誤保護(hù)功能,導(dǎo)致的電平位移器前端時(shí)鐘輸入信號(hào)全部拉低,但在前端時(shí)鐘輸入信號(hào)已經(jīng)拉低的情況下,后端輸出信號(hào)不會(huì)跟隨前端時(shí)鐘輸入信號(hào)輸出,造成輸出電平不為低,GOA單元錯(cuò)誤打開的問題。
[0008]較佳地,所述控制模塊包括一邏輯單元和該邏輯單元輸出端連接的一場(chǎng)效應(yīng)管,所述場(chǎng)效應(yīng)管的柵極連接所述邏輯單元的輸出端,所述場(chǎng)效應(yīng)管的信號(hào)輸入端連接低電平VGL輸入端,所述場(chǎng)效應(yīng)管的輸出端連接所述電平位移器的輸出端,所述邏輯單元的輸入端連接電平位移器的時(shí)鐘輸入信號(hào)的輸出端,用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào)或低電平信號(hào),使得所述場(chǎng)效應(yīng)管導(dǎo)通,從而使得所述電平位移器輸出的信號(hào)為低電平信號(hào)。
[0009]較佳地,所述場(chǎng)效應(yīng)管為N型場(chǎng)效應(yīng)管,所述邏輯單元用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào),使得所述N型場(chǎng)效應(yīng)管導(dǎo)通;
[0010]或者,所述場(chǎng)效應(yīng)管為P型場(chǎng)效應(yīng)管,所述邏輯單元用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出低電平信號(hào),使得所述P型場(chǎng)效應(yīng)管導(dǎo)通。
[0011 ]較佳地,所述場(chǎng)效應(yīng)管為N型場(chǎng)效應(yīng)管時(shí),所述邏輯單元包括三個(gè)與門和一個(gè)非門,其中電平位移器的第一時(shí)鐘輸入信號(hào)和第二時(shí)鐘輸入信號(hào)輸入第一與門,電平位移器的第三時(shí)鐘輸入信號(hào)和第四時(shí)鐘輸入信號(hào)輸入第二與門,第一與門和第二與門的輸出信號(hào)輸入第三與門,第三與門的輸出信號(hào)輸入非門,非門的輸出信號(hào)為所述邏輯單元的輸出信號(hào)。
[0012]較佳地,所述控制模塊包括時(shí)序控制器和該時(shí)序控制器輸出端連接的一場(chǎng)效應(yīng)管,所述場(chǎng)效應(yīng)管的柵極連接所述時(shí)序控制器的輸出端,所述場(chǎng)效應(yīng)管的信號(hào)輸入端連接低電平VGL輸入端,所述場(chǎng)效應(yīng)管的輸出端連接所述電平位移器的輸出端;
[0013]所述時(shí)序控制器,用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào)或低電平信號(hào),使得所述場(chǎng)效應(yīng)管導(dǎo)通,從而使得所述電平位移器輸出的信號(hào)為低電平信號(hào)。
[0014]較佳地,所述場(chǎng)效應(yīng)管為N型場(chǎng)效應(yīng)管,所述時(shí)序控制器用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào),使得所述N型場(chǎng)效應(yīng)管導(dǎo)通;
[0015]或者,所述場(chǎng)效應(yīng)管為P型場(chǎng)效應(yīng)管,所述時(shí)序控制器用于當(dāng)電平位移器的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出低電平信號(hào),使得所述P型場(chǎng)效應(yīng)管導(dǎo)通。
[0016]較佳地,所述場(chǎng)效應(yīng)管為N型場(chǎng)效應(yīng)管時(shí),所述時(shí)序控制器用于當(dāng)電平位移器的第一時(shí)鐘輸入信號(hào)至第四時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào),使得所述N型場(chǎng)效應(yīng)管導(dǎo)通。
[0017]本申請(qǐng)實(shí)施例提供的一種薄膜晶體管液晶顯示屏TFT-LCD,包括本申請(qǐng)實(shí)施例提供的任一所述的GOA控制裝置。
[0018]本申請(qǐng)實(shí)施例提供的一種顯示設(shè)備,包括本申請(qǐng)實(shí)施例提供的所述TFT-LCD。
【附圖說(shuō)明】
[0019]圖1為現(xiàn)有技術(shù)中LevelShifter前端時(shí)鐘輸入信號(hào)與輸出信號(hào)的時(shí)序關(guān)系示意圖;
[0020]圖2為本申請(qǐng)實(shí)施例提供的一種柵極掃描電路GOA控制裝置的結(jié)構(gòu)示意圖;
[0021]圖3為本申請(qǐng)實(shí)施例提供的一種Levelshifter的結(jié)構(gòu)示意圖;
[0022]圖4為本申請(qǐng)實(shí)施例提供的一種在Level shifter的輸出端增加一邏輯單元與一個(gè)Nmos時(shí)GOA控制裝置的結(jié)構(gòu)示意圖;
[0023]圖5為本申請(qǐng)實(shí)施例提供的一種邏輯單元的結(jié)構(gòu)示意圖;
[0024]圖6為本申請(qǐng)實(shí)施例提供的一種在Levelshifter的輸出端增加一時(shí)序控制器與一個(gè)Nmos時(shí)GOA控制裝置的結(jié)構(gòu)示意圖;
[0025]圖7為本申請(qǐng)實(shí)施例提供的一種時(shí)鐘輸入信號(hào)與GP1輸出信號(hào)的時(shí)序關(guān)系示意圖。
【具體實(shí)施方式】
[0026]本申請(qǐng)實(shí)施例提供了一種GOA控制裝置以及一種TFT-LCD、顯示設(shè)備,用以實(shí)現(xiàn)在Level Shifter前端時(shí)鐘輸入信號(hào)全部拉低的情況下,后端輸出信號(hào)跟隨前端時(shí)鐘輸入信號(hào)輸出,從而使得輸出信號(hào)電平為低,避免GOA單元錯(cuò)誤打開。
[0027]參見圖2,本申請(qǐng)?zhí)峁┑囊环N柵極掃描電路GOA控制裝置,包括電平位移器Levelshifter 101,以及與Level shifter的輸出端相連的控制模塊102,該控制模塊用于當(dāng)Level shifter的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),控制所述Level shifter輸出的信號(hào)為低電平信號(hào)。通過該裝置,與Level shifter的輸出端相連的控制模塊,當(dāng)Level shifter的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),控制所述LeveI shifter輸出的信號(hào)為低電平信號(hào),從而解決了由于現(xiàn)有Level Shifter沒有輸出錯(cuò)誤保護(hù)功能,導(dǎo)致的Level Shifter前端時(shí)鐘輸入信號(hào)全部拉低,但在前端時(shí)鐘輸入信號(hào)已經(jīng)拉低的情況下,后端輸出信號(hào)不會(huì)跟隨前端時(shí)鐘輸入信號(hào)輸出,造成輸出電平不為低,GOA單元錯(cuò)誤打開的問題。
[0028]具體地,本申請(qǐng)實(shí)施例通過在LeveI Shifter外增加的邏輯單元或時(shí)序控制器,將前端Level shifter的時(shí)鐘輸入信號(hào)(簡(jiǎn)稱CK信號(hào))輸入均為低時(shí),將后端Level shifter輸出的信號(hào)(簡(jiǎn)稱CLK N)全部拉至低電平信號(hào)(VGL),防止Level shifter輸出異常。
[0029]本申請(qǐng)實(shí)施例中所述的Levelshifter為一種集成電路(IC),可以將電平放大。在TFT-1XD結(jié)構(gòu)中,LeveI shifter為GOA單元供電,其輸出的信號(hào)CLK N輸出連接至GOA單元。例如,參見圖3,Level shifter包括四個(gè)場(chǎng)效應(yīng)管Tl至T4,輸入的信號(hào)包括CKl和CK3,輸出的信號(hào)包括CLKl和CLK3。
[0030]本申請(qǐng)實(shí)施例,通過邏輯電路或者前端時(shí)序控制器的GP1輸出,控制LeVe IShifter的輸出,當(dāng)CK N與CK N+1均為低時(shí),會(huì)將Level Shifter輸出的信號(hào)CLK N與CLK N+I全部拉低,實(shí)現(xiàn)在Level Shifter前端時(shí)鐘輸入信號(hào)全部拉低的情況下,后端輸出信號(hào)跟隨前端時(shí)鐘輸入信號(hào)輸出,從而使得輸出信號(hào)電平為低,避免GOA單元錯(cuò)誤打開,其中N為自然數(shù)。
[0031]實(shí)施例一:
[0032]參見圖4,在Level shifter的輸出端增加一個(gè)邏輯單元與一個(gè)Nmos或Pmos。所述場(chǎng)效應(yīng)管的柵極連接所述邏輯單元的輸出端,所述場(chǎng)效應(yīng)管的信號(hào)輸入端連接低電平VGL輸入端,所述場(chǎng)效應(yīng)管的輸出端連接所述Le ve I sh i f t er的輸出端,所述邏輯單元的輸入端連接Level shifter的時(shí)鐘輸入信號(hào)的輸出端,用于當(dāng)Level shifter的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào)或低電平信號(hào),使得所述場(chǎng)效應(yīng)管導(dǎo)通,從而使得所述Level shifter輸出的信號(hào)為低電平信號(hào)。
[0033]較佳地,所述場(chǎng)效應(yīng)管為Nmos時(shí),所述邏輯單元用于當(dāng)Level shifter的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出高電平信號(hào),使得Nmos導(dǎo)通;
[0034]或者,所述場(chǎng)效應(yīng)管為Pmos時(shí),所述邏輯單元用于當(dāng)Level shifter的時(shí)鐘輸入信號(hào)均為低電平信號(hào)時(shí),輸出低電平信號(hào),使得所述Pmos導(dǎo)通。
[0035]較佳地,所述場(chǎng)效應(yīng)管為Nmos時(shí),邏輯單元結(jié)構(gòu)參見圖5所示,包括三個(gè)與門和一個(gè)非門,其中Level shifter的第一時(shí)鐘輸入信號(hào)CKl和第二時(shí)鐘輸入信號(hào)CK2輸入第一與門501 ,Level shifter的第
當(dāng)前第1頁(yè)1 2 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1