本發(fā)明涉及顯示領(lǐng)域，特別涉及一種掃描驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、陣列基板和顯示裝置。

背景技術(shù)：

陣列基板行驅(qū)動(dòng)(Gate driver On Array，GOA)技術(shù)相較于傳統(tǒng)工藝而言，不僅能省去承載柵極驅(qū)動(dòng)器的電路板、實(shí)現(xiàn)顯示面板兩邊對(duì)稱的設(shè)計(jì)，還能省去顯示面板邊緣上芯片綁定區(qū)域和例如扇出區(qū)的布線區(qū)域，有利于窄邊框設(shè)計(jì)的實(shí)現(xiàn)。同時(shí)，由于GOA技術(shù)可以省去行方向上的芯片綁定工藝，對(duì)整體的產(chǎn)能、良率提升也有很大的幫助。在現(xiàn)有的GOA設(shè)計(jì)中，結(jié)構(gòu)相同的若干級(jí)GOA單元各自連接一條行掃描線，基于GOA單元之間的級(jí)聯(lián)關(guān)系，能夠在外部信號(hào)的驅(qū)動(dòng)下使掃描信號(hào)在若干條行掃描線上逐行地輸出。

隨著顯示技術(shù)的快速發(fā)展，市場(chǎng)對(duì)顯示產(chǎn)品的美觀程度提出了更高的要求，這使得進(jìn)一步窄化邊框成為了眾多顯示產(chǎn)品的重要需求。而隨著GOA單元內(nèi)部電路結(jié)構(gòu)的不斷精簡(jiǎn)，每個(gè)GOA單元中薄膜晶體管(Thin Film Transistor，TFT)的數(shù)量已經(jīng)很難在滿足應(yīng)用需求的前提下進(jìn)一步減少，這使得每個(gè)GOA單元所占據(jù)的空間很難被進(jìn)一步壓縮，在邊框的進(jìn)一步窄化上出現(xiàn)了瓶頸。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種掃描驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法、陣列基板和顯示裝置，可以在現(xiàn)有GOA單元結(jié)構(gòu)的基礎(chǔ)上進(jìn)一步減少柵極驅(qū)動(dòng)器所需的晶體管數(shù)量。

第一方面，本發(fā)明提供了一種掃描驅(qū)動(dòng)電路，包括m級(jí)輸出端、m級(jí)輸入單元、m級(jí)復(fù)位單元和q個(gè)移位寄存單元，所述q為小于整數(shù)m的正整數(shù)；其中，

對(duì)于大于1且小于m+1的任意整數(shù)i，第i級(jí)的所述輸入單元的第一端連接第i-1級(jí)的所述輸出端；對(duì)于大于0且小于m的任意整數(shù)j，第j級(jí)的所述復(fù)位單元的第一端連接第j+1級(jí)的所述輸出端；

任一所述移位寄存單元分別連接具有相同的級(jí)序號(hào)組合的k個(gè)輸入單元的第二端、k個(gè)復(fù)位單元的第二端和k個(gè)輸出端，所述相同的級(jí)序號(hào)組合中的級(jí)序號(hào)具有相同的奇偶性，所述k為大于1的整數(shù)；

所述輸入單元被配置為在第一端接收到掃描信號(hào)時(shí)將第二端所連接的移位寄存單元切換至充電態(tài)；

所述移位寄存單元被配置為從被切換至充電態(tài)之后的首個(gè)時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始向所連接的k個(gè)輸出端中由外部控制信號(hào)指示的輸出端輸出掃描信號(hào)；

所述復(fù)位單元被配置為在第一端接收到掃描信號(hào)時(shí)使第二端所連接的移位寄存單元停止掃描信號(hào)的輸出。

在一種可能的實(shí)現(xiàn)方式中，所述外部控制信號(hào)由k條控制信號(hào)線提供，所述移位寄存單元包括輸出模塊和k個(gè)晶體管；其中，

所述輸出模塊被配置為從所述移位寄存單元被切換至充電態(tài)之后的首個(gè)時(shí)鐘翻轉(zhuǎn)時(shí)刻開(kāi)始，向所述k個(gè)晶體管的第一極輸出掃描信號(hào)；

所述k個(gè)晶體管的柵極各自連接所述k條控制信號(hào)線中的一條；

所述k個(gè)晶體管的第二極各自連接所述k個(gè)輸出端中的一個(gè)；

其中，所述第一極和第二極分別是源極和漏極中的一個(gè)。

在一種可能的實(shí)現(xiàn)方式中，所述輸出模塊包括第一晶體管和第一電容，所述輸入單元包括第二晶體管；其中，

所述第一晶體管的柵極連接第一節(jié)點(diǎn)，第二極連接所述k個(gè)晶體管的第一極；所述第一節(jié)點(diǎn)連接所述k個(gè)輸入單元的第二端；

所述時(shí)鐘信號(hào)包括由第一時(shí)鐘信號(hào)線提供的正相時(shí)鐘信號(hào)，和由第二時(shí)鐘信號(hào)線提供的反相時(shí)鐘信號(hào)；在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為奇數(shù)的所述移位寄存單元中，所述第一晶體管的第一極連接所述第一時(shí)鐘信號(hào)線；在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為偶數(shù)的所述移位寄存單元中，所述第一晶體管的第一極連接所述第二時(shí)鐘信號(hào)線；

所述第一電容的第一端連接所述第一節(jié)點(diǎn)，第二端連接所述k個(gè)晶體管的第一極；

所述第二晶體管的柵極連接所述輸入單元的第一端，第一極連接第一電平電壓線或者所述輸入單元的第一端，第二極連接所述輸入單元的第二端。

在一種可能的實(shí)現(xiàn)方式中，所述輸出模塊還包括第三晶體管和第四晶體管，所述復(fù)位單元包括第五晶體管；其中，

所述第三晶體管的柵極連接所述k個(gè)復(fù)位單元的第二端，第一極連接所述第一節(jié)點(diǎn)，第二極連接第二電平電壓線；

所述第四晶體管的柵極連接所述k個(gè)復(fù)位單元的第二端，第一極連接所述k個(gè)晶體管的第一極，第二極連接第二電平電壓線；

所述第五晶體管的柵極和第一極均連接所述復(fù)位單元的第一端，第二極連接所述復(fù)位單元的第二端。

在一種可能的實(shí)現(xiàn)方式中，所述輸出模塊還包括第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管和第十一晶體管；其中，

所述第六晶體管的柵極連接第二節(jié)點(diǎn)，第一極連接所述第一節(jié)點(diǎn)，第二極連接第二電平電壓線；

所述第七晶體管的柵極連接所述第二節(jié)點(diǎn)，第一極連接所述k個(gè)晶體管的第一極，第二極連接第二電平電壓線；

所述第八晶體管的柵極連接第三節(jié)點(diǎn)，第二極連接所述第二節(jié)點(diǎn)；在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為奇數(shù)的所述移位寄存單元中，所述第八晶體管的第一極連接所述第二時(shí)鐘信號(hào)線；在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為偶數(shù)的所述移位寄存單元中，所述第八晶體管的第一極連接所述第一時(shí)鐘信號(hào)線；

所述第九晶體管的柵極連接所述第一節(jié)點(diǎn)，第一極連接所述第二節(jié)點(diǎn)，第二極連接第二電平電壓線；

所述第十晶體管的柵極和第一極連接所述第八晶體管的第一極，第二極連接所述第三節(jié)點(diǎn)；

所述第十一晶體管的柵極連接所述第一節(jié)點(diǎn)，第一極連接所述第三節(jié)點(diǎn)，第二極連接第二電平電壓線。

在一種可能的實(shí)現(xiàn)方式中，所述輸出模塊還包括第十二晶體管，

在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為奇數(shù)的所述移位寄存單元中，第十二晶體管的柵極連接所述第二時(shí)鐘信號(hào)線；在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為偶數(shù)的所述移位寄存單元中，第十二晶體管的柵極連接所述第一時(shí)鐘信號(hào)線；

所述第十二晶體管的第一極連接所述k個(gè)晶體管的第一極，所述第十二晶體管的第二極連接第二電平電壓線。

在一種可能的實(shí)現(xiàn)方式中，所述輸出模塊還包括第十三晶體管，

所述第一節(jié)點(diǎn)與所述k個(gè)輸入單元的第二端之間進(jìn)一步藉由所述第十三晶體管連接，所述第十三晶體管的第一極連接所述k個(gè)輸入單元的第二端，所述第十三晶體管的第二極連接所述第一節(jié)點(diǎn)；

在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為奇數(shù)的所述移位寄存單元中，第十三晶體管的柵極連接所述第二時(shí)鐘信號(hào)線；在所述級(jí)序號(hào)組合中的級(jí)序號(hào)均為偶數(shù)的所述移位寄存單元中，第十三晶體管的柵極連接所述第一時(shí)鐘信號(hào)線。

第二方面，本發(fā)明還提供了上述任意一種掃描驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，包括：

向所述掃描驅(qū)動(dòng)電路施加所述外部控制信號(hào)，以在第p級(jí)的所述輸入單元將所連接的移位寄存單元切換至充電態(tài)時(shí)，使該移位寄存單元從被切換至充電態(tài)之后的首個(gè)時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始向第p級(jí)的所述輸出端輸出掃描信號(hào)；

其中，所述p為大于0且小于m+1的任意整數(shù)。

第三方面，本發(fā)明還提供了一種陣列基板，包括上述任意一種的掃描驅(qū)動(dòng)電路。

第四方面，本發(fā)明還提供了一種顯示裝置，包括上述任意一種的陣列基板。

由上述技術(shù)方案可知，基于移位寄存單元分別與多級(jí)輸入單元、多級(jí)復(fù)位單元和多級(jí)輸出端的連接，本發(fā)明可使一個(gè)移位寄存單元在多級(jí)之間復(fù)用，從而可以在保持信號(hào)輸入輸出關(guān)系的情況下簡(jiǎn)化電路結(jié)構(gòu)，在現(xiàn)有GOA單元結(jié)構(gòu)的基礎(chǔ)上進(jìn)一步減少柵極驅(qū)動(dòng)器所需的晶體管數(shù)量，有利于簡(jiǎn)化柵極驅(qū)動(dòng)器的結(jié)構(gòu)、縮小柵極驅(qū)動(dòng)器的設(shè)置空間，突破現(xiàn)有技術(shù)在邊框窄化上的瓶頸。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，這些附圖的合理變型也都涵蓋在本發(fā)明的保護(hù)范圍中。

圖1是本發(fā)明一個(gè)實(shí)施例提供的掃描驅(qū)動(dòng)電路的結(jié)構(gòu)框圖；

圖2是本發(fā)明一個(gè)對(duì)比示例提供的掃描驅(qū)動(dòng)電路的結(jié)構(gòu)框圖；

圖3是本發(fā)明一個(gè)實(shí)施例提供的部分掃描驅(qū)動(dòng)電路的結(jié)構(gòu)框圖；

圖4是本發(fā)明一個(gè)實(shí)施例提供的部分掃描驅(qū)動(dòng)電路的結(jié)構(gòu)框圖；

圖5是本發(fā)明一個(gè)實(shí)施例提供的掃描驅(qū)動(dòng)電路中復(fù)用組的電路結(jié)構(gòu)圖；

圖6是本發(fā)明一個(gè)實(shí)施例提供的掃描驅(qū)動(dòng)電路中復(fù)用組的電路時(shí)序圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。

圖1至圖3示出了有關(guān)本發(fā)明一個(gè)實(shí)施例中的掃描驅(qū)動(dòng)電路的幾種電路結(jié)構(gòu)。在本發(fā)明實(shí)施例中，掃描驅(qū)動(dòng)電路包括m級(jí)輸出端、m級(jí)輸入單元、m級(jí)復(fù)位單元和q個(gè)移位寄存單元，其中m是大于1正整數(shù)，q是小于m的正整數(shù)，具體取值可以根據(jù)實(shí)際應(yīng)用需求確定。

在一個(gè)概括性示例中，掃描驅(qū)動(dòng)電路具有如下所述的電路結(jié)構(gòu)：

輸入單元與輸出端之間具有如下連接關(guān)系：對(duì)于大于1且小于m+1的任意整數(shù)i，第i級(jí)的輸入單元的第一端連接第i-1級(jí)的輸出端。

復(fù)位單元與輸出端之間具有如下連接關(guān)系：對(duì)于大于0且小于m的任意整數(shù)j，第j級(jí)的復(fù)位單元的第一端連接第j+1級(jí)的輸出端。

q個(gè)移位寄存單元中的每一個(gè)都具有如下的連接關(guān)系：與k個(gè)輸入單元的第二端中的每一個(gè)、k個(gè)復(fù)位單元的第二端中的每一個(gè)和k個(gè)輸出端中的每一個(gè)分別相連(k為大于1的整數(shù))。而且，k個(gè)輸入單元、k個(gè)復(fù)位單元和k個(gè)輸出端均具有相同的級(jí)序號(hào)組合，該相同的級(jí)序號(hào)組合中的所有級(jí)序號(hào)具有相同的奇偶性。

在各單元的功能上，輸入單元被配置為在第一端接收到掃描信號(hào)時(shí)將第二端所連接的移位寄存單元切換至充電態(tài)；移位寄存單元被配置為從被切換至充電態(tài)之后的首個(gè)時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始向所連接的k個(gè)輸出端中由外部控制信號(hào)指示的輸出端輸出掃描信號(hào)；復(fù)位單元被配置為在第一端接收到掃描信號(hào)時(shí)使第二端所連接的移位寄存單元停止掃描信號(hào)的輸出。

在一個(gè)具體示例中，上述掃描驅(qū)動(dòng)電路具有如圖1所示的結(jié)構(gòu)。為敘述方便，本文以大寫字母“A”和數(shù)字的組合表示某一級(jí)的輸入單元(比如“A3”表示第3級(jí)的輸入單元)，以大寫字母“B”和數(shù)字的組合表示某一級(jí)的復(fù)位單元(比如“Bn”表示第n級(jí)的復(fù)位單元)，以大寫字母“C”和數(shù)字的組合表示某一級(jí)的輸出端(比如“Cn+1”表示第n+1級(jí)的輸出端)，以大寫字母“G”和數(shù)字的組合表示某一級(jí)的掃描信號(hào)(比如“G0”表示起始掃描信號(hào)，“G2”表示第2級(jí)輸出端所輸出的掃描信號(hào))。為圖示清晰，附圖中以同一掃描信號(hào)的標(biāo)識(shí)表示相互連接的兩個(gè)節(jié)點(diǎn)(比如圖1中C1連線G1、G1連線A2表示第一級(jí)的輸出端C1連接第2級(jí)的輸入單元A2的第一端)。

參見(jiàn)圖1，本示例中的掃描驅(qū)動(dòng)電路包括移位寄存單元SR_odd、移位寄存單元SR_even以及4級(jí)的輸出端、輸入單元和復(fù)位單元，其中移位寄存單元SR_odd分別連接2個(gè)輸入單元的第二端、2個(gè)復(fù)位單元的第二端和2個(gè)輸出端(級(jí)序號(hào)組合均為{1,3}，其中的級(jí)序號(hào)均為奇數(shù))，移位寄存單元SR_even分別連接2個(gè)輸入單元的第二端、2個(gè)復(fù)位單元的第二端和2個(gè)輸出端(級(jí)序號(hào)組合均為{2,4}，其中的級(jí)序號(hào)均為偶數(shù))?？梢钥闯?，本示例中m＝4，q＝2，k＝2。

如圖1所示，第2級(jí)的輸入單元A2的第一端連接第1級(jí)的輸出端C1，第3級(jí)的輸入單元A3的第一端連接第2級(jí)的輸出端C2，第4級(jí)的輸入單元A4的第一端連接第3級(jí)的輸出端C3，即均具有上述“第i級(jí)的輸入單元的第一端連接第i-1級(jí)的輸出端”(1<i<m+1)的連接關(guān)系。

如圖1所示，第1級(jí)的復(fù)位單元B1的第一端連接第2級(jí)的輸出端C2，第2級(jí)的復(fù)位單元B2的第一端連接第3級(jí)的輸出端C3，第3級(jí)的復(fù)位單元B3的第一端連接第4級(jí)的輸出端C4，即均具有上述“第j級(jí)的復(fù)位單元的第一端連接第j+1級(jí)的輸出端”(0<j<m)的連接關(guān)系。

基于上述各單元的功能，參照?qǐng)D1，本示例的掃描驅(qū)動(dòng)電路的工作原理如下：

在第一級(jí)的輸入單元A1于第一端接收到起始掃描信號(hào)G0時(shí)，將第二端所連接的移位寄存單元SR_odd切換至充電態(tài)。在適當(dāng)?shù)耐獠靠刂菩盘?hào)的配合下，移位寄存單元SR_odd能夠在此后第一次的時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始向所連接的輸出端C1輸出掃描信號(hào)G1(即此時(shí)輸出端C1是移位寄存單元SR_odd所連接的所有輸出端中由外部控制信號(hào)指示的輸出端)。同時(shí)，由于輸出端C1輸出的掃描信號(hào)G1會(huì)連接至第二輸入單元A2的第一端，因此第二輸入單元A2會(huì)將第二端所連接的移位寄存單元SR_even切換至充電態(tài)。

在此后的第二次的時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻，移位寄存單元SR_even能夠在適當(dāng)?shù)耐獠靠刂菩盘?hào)的配合下開(kāi)始向所連接的輸出端C2輸出掃描信號(hào)G2(即此時(shí)輸出端C2是移位寄存單元SR_even所連接的所有輸出端中由外部控制信號(hào)指示的輸出端)。同時(shí)，由于輸出端C2輸出的掃描信號(hào)G2會(huì)連接至輸入單元A3的第一端和復(fù)位單元B1的第一端，因此復(fù)位單元B1會(huì)停止第二端所連接的移位寄存單元SR_odd輸出掃描信號(hào)G1，而輸入單元A3會(huì)將第二端所連接的移位寄存單元SR_odd切換至充電態(tài)，即此時(shí)移位寄存單元SR_odd處于充電態(tài)但不輸出掃描信號(hào)。

在此后的第三次的時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻，移位寄存單元SR_odd能夠在適當(dāng)?shù)耐獠靠刂菩盘?hào)的配合下開(kāi)始向所連接的輸出端C3輸出掃描信號(hào)G3(即此時(shí)輸出端C3是移位寄存單元SR_odd所連接的所有輸出端中由外部控制信號(hào)指示的輸出端)。同時(shí)，由于輸出端C3輸出的掃描信號(hào)G3會(huì)連接至輸入單元A4的第一端和復(fù)位單元B2的第一端，因此復(fù)位單元B2會(huì)停止第二端所連接的移位寄存單元SR_even輸出掃描信號(hào)G2，而輸入單元A4會(huì)將第二端所連接的移位寄存單元SR_even切換至充電態(tài)，即此時(shí)移位寄存單元SR_even處于充電態(tài)但不輸出掃描信號(hào)。

在此后的第四次的時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻，移位寄存單元SR_even能夠在適當(dāng)?shù)耐獠靠刂菩盘?hào)的配合下開(kāi)始向所連接的輸出端C4輸出掃描信號(hào)G4(即此時(shí)輸出端C4是移位寄存單元SR_even所連接的所有輸出端中由外部控制信號(hào)指示的輸出端)。同時(shí)，由于輸出端C4輸出的掃描信號(hào)G4會(huì)連接至復(fù)位單元B3的第一端，因此復(fù)位單元B3會(huì)停止第二端所連接的移位寄存單元SR_odd輸出掃描信號(hào)G3，并且可以理解的是移位寄存單元SR_odd在下一次切換至充電態(tài)之前都不會(huì)輸出掃描信號(hào)。

例如在此后的第四次的時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始，從掃描驅(qū)動(dòng)電路的外部向復(fù)位端B4輸入掃描信號(hào)，從而復(fù)位單元B4會(huì)停止第二端所連接的移位寄存單元SR_even輸出掃描信號(hào)G4，可以理解的是移位寄存單元SR_even在下一次切換至充電態(tài)之前都不會(huì)輸出掃描信號(hào)。

基于上述工作原理可知，本示例的掃描驅(qū)動(dòng)電路能夠在上述外部信號(hào)的配合下實(shí)現(xiàn)掃描信號(hào)在第1至4級(jí)輸出端處的逐級(jí)輸出。第1級(jí)的輸入單元A1的第一端形成掃描驅(qū)動(dòng)電路的輸入端，第4級(jí)的復(fù)位單元B4的第一端形成掃描驅(qū)動(dòng)電路的復(fù)位端，第1至4級(jí)的輸出端形成掃描驅(qū)動(dòng)電路的4個(gè)輸出端。

在上述工作原理中需要說(shuō)明的是，上述“時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻”指的是連接到移位寄存單元的時(shí)鐘信號(hào)的上升沿和/或下降沿所在的時(shí)刻；能夠看出其控制了掃描信號(hào)逐級(jí)輸出的時(shí)序，因此在實(shí)施時(shí)可以根據(jù)所需要實(shí)現(xiàn)的時(shí)序來(lái)配置時(shí)鐘信號(hào)。例如，可以將正向時(shí)鐘信號(hào)與反相時(shí)鐘信號(hào)的組合作為連接到移位寄存單元的時(shí)鐘信號(hào)，其電平翻轉(zhuǎn)的時(shí)刻作為上述時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻，并且可以不僅限于此。

在上述工作原理中還需要說(shuō)明的是，上述“外部控制信號(hào)”指的是連接到移位寄存單元的外部信號(hào)，其可以控制移位寄存單元向所連接的輸出端中的哪一個(gè)輸出掃描信號(hào)。外部控制信號(hào)可由例如時(shí)序控制器的電路結(jié)構(gòu)配合時(shí)鐘信號(hào)一起輸入到掃描驅(qū)動(dòng)電路中，也可由外部電路接口接入到掃描驅(qū)動(dòng)電路中，并且可以不僅限于此。

在上述工作原理中還需要說(shuō)明的是，上述“充電態(tài)”指的是移位寄存單元的一種工作狀態(tài)，被切換至充電態(tài)的移位寄存單元會(huì)在首次時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始輸出掃描信號(hào)。在一種實(shí)現(xiàn)方式下，移位寄存單元在停止輸出掃描信號(hào)之后會(huì)自發(fā)地從充電態(tài)中恢復(fù)；在另一種實(shí)現(xiàn)方式下，復(fù)位單元會(huì)在第一端接收到掃描信號(hào)且所連接的移位寄存單元沒(méi)有被任何一個(gè)輸入單元切換至充電態(tài)時(shí)使所連接的移位寄存單元從充電態(tài)中恢復(fù)。由此，可以減少由于移位寄存單元維持在充電態(tài)的時(shí)間過(guò)長(zhǎng)而引起的誤輸出或信號(hào)噪聲。

參見(jiàn)圖2，在一個(gè)對(duì)比示例中，掃描驅(qū)動(dòng)電路在圖1所示的結(jié)構(gòu)的基礎(chǔ)上將2個(gè)移位單元替換為4級(jí)的移位單元SR_1、SR_2、SR_3、SR_4，且每個(gè)移位單元分別連接與其具有相同級(jí)序號(hào)的1個(gè)輸入單元、1個(gè)復(fù)位單元和1個(gè)輸出端；本示例中的輸入單元被配置為在第一端接收到掃描信號(hào)時(shí)將第二端所連接的移位單元切換至充電態(tài)，移位單元被配置為從被切換至充電態(tài)之后的首個(gè)時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始向所連接的輸出端輸出掃描信號(hào)，復(fù)位單元被配置為在第一端接收到掃描信號(hào)時(shí)使第二端所連接的移位單元停止掃描信號(hào)的輸出。

容易推知，本示例中的掃描驅(qū)動(dòng)電路可以在同樣的外部信號(hào)下實(shí)現(xiàn)與圖1所示的掃描驅(qū)動(dòng)電路相同的信號(hào)輸出。而對(duì)比圖1與圖2所示的電路結(jié)構(gòu)和工作原理可知，圖1所示的掃描驅(qū)動(dòng)電路中移位寄存單元SR_odd實(shí)現(xiàn)了移位單元SR_1和移位單元SR_3的功能，而移位寄存單元SR_even實(shí)現(xiàn)了移位單元SR_2和移位單元SR_4的功能，即圖1所示的掃描驅(qū)動(dòng)電路通過(guò)電路結(jié)構(gòu)復(fù)用實(shí)現(xiàn)了掃描驅(qū)動(dòng)電路內(nèi)部結(jié)構(gòu)的簡(jiǎn)化。

在又一具體示例中，掃描驅(qū)動(dòng)電路除了包括圖1所示的電路結(jié)構(gòu)之外，還包括若干組如圖3所示的電路結(jié)構(gòu)。比如，n＝5，9，13，…，4x+1(x為正整數(shù))的圖3的電路結(jié)構(gòu)可以與圖1所示的電路結(jié)構(gòu)組成具有4x+4級(jí)的輸出端的掃描驅(qū)動(dòng)電路，并且僅包含2x+2個(gè)移位寄存單元。其中，每一組如圖3所示的電路結(jié)構(gòu)都可以按照與圖1所示的電路結(jié)構(gòu)相同的工作原理輸出實(shí)現(xiàn)4級(jí)掃描信號(hào)的逐級(jí)輸出。

在又一具體示例中，掃描驅(qū)動(dòng)電路可以包括如圖4所示的電路結(jié)構(gòu)。參見(jiàn)圖4，相比于圖3所示的電路結(jié)構(gòu)，圖4所示的移位寄存單元SR_even分別連接3個(gè)輸入單元的第二端、3個(gè)復(fù)位單元的第二端和3個(gè)輸出端(級(jí)序號(hào)組合均為{n+1,n+3,n+5}，其中的級(jí)序號(hào)均為奇數(shù)或均為偶數(shù))。容易理解的是，該移位寄存單元SR_even在功能上相當(dāng)于3級(jí)移位單元的組合，具有與圖1所示的移位寄存單元SR_even類似的工作原理。

為描述方便，下文將例如圖4所示的移位寄存單元SR_even及分別與其連接的3個(gè)輸入單元的第二端、3個(gè)復(fù)位單元的第二端和3個(gè)輸出端的電路結(jié)構(gòu)稱為復(fù)用組，其所對(duì)應(yīng)的級(jí)序號(hào)組合可以是1～m范圍內(nèi)任意數(shù)量的奇數(shù)的組合，或者2～m范圍內(nèi)任意數(shù)量的偶數(shù)的組合。比如，圖1所示的掃描驅(qū)動(dòng)電路級(jí)序號(hào)組合為{1,3}的復(fù)用組和級(jí)序號(hào)組合為{2,4}的復(fù)用組；圖3所示的掃描驅(qū)動(dòng)電路包括級(jí)序號(hào)組合為{n,n+2}的復(fù)用組和級(jí)序號(hào)組合為{n+1,n+3}的復(fù)用組；圖4所示的掃描驅(qū)動(dòng)電路包括級(jí)序號(hào)組合為{n,n+2}的復(fù)用組和級(jí)序號(hào)組合為{n+1,n+3,n+5}的復(fù)用組。

基于上述示例可以理解的是，為了實(shí)現(xiàn)第1級(jí)至第m級(jí)的掃描信號(hào)的逐級(jí)輸出，可以將{1,2,3,...,m}拆分為若干組由奇數(shù)組成的級(jí)序號(hào)組合和若干組由偶數(shù)組成的級(jí)序號(hào)組合(比如將{1,2,3,...,10}拆分為{1,5,9}、{3,7}、{2,8}和{4,6,10})，從而由與每個(gè)級(jí)序號(hào)組合對(duì)應(yīng)的復(fù)用組組成掃描驅(qū)動(dòng)電路。而且，還可以拆分出來(lái)若干個(gè)單獨(dú)的級(jí)序號(hào)，由如圖2所示的移位單元及其連接的輸入單元、復(fù)位單元和輸出端來(lái)形成掃描驅(qū)動(dòng)電路中與這些級(jí)序號(hào)對(duì)應(yīng)的部分電路結(jié)構(gòu)(比如將所對(duì)應(yīng)級(jí)序號(hào)為n+4的輸入單元、復(fù)位單元和輸出端和移位單元設(shè)置到如圖3所示的電路結(jié)構(gòu)中，以接收第n+3級(jí)的掃描信號(hào)并輸出第n+4級(jí)的掃描信號(hào))。在至少拆分出一個(gè)級(jí)序號(hào)組合時(shí)，可以得到如上述概括性示例所述的掃描驅(qū)動(dòng)電路的結(jié)構(gòu)。

可以看出的是，基于移位寄存單元分別與多級(jí)輸入單元、多級(jí)復(fù)位單元和多級(jí)輸出端的連接，本發(fā)明實(shí)施例可使一個(gè)移位寄存單元在多級(jí)之間復(fù)用，從而可以在保持信號(hào)輸入輸出關(guān)系的情況下簡(jiǎn)化電路結(jié)構(gòu)，在現(xiàn)有GOA單元結(jié)構(gòu)的基礎(chǔ)上進(jìn)一步減少柵極驅(qū)動(dòng)器所需的晶體管數(shù)量，有利于簡(jiǎn)化柵極驅(qū)動(dòng)器的結(jié)構(gòu)、縮小柵極驅(qū)動(dòng)器的設(shè)置空間，突破現(xiàn)有技術(shù)在邊框窄化上的瓶頸。

圖5是本發(fā)明一個(gè)實(shí)施例提供的復(fù)用組的電路結(jié)構(gòu)圖，其以圖3和圖4中級(jí)序號(hào)組合為{n,n+2}的復(fù)用組的電路結(jié)構(gòu)作為示例展示了復(fù)用組的可選電路結(jié)構(gòu)。需要說(shuō)明的是，圖5中示出的晶體管示例性地均為N型晶體管，即可以通過(guò)相同的制作工藝形成以降低制造成本。根據(jù)晶體管具體類型的不同，可以設(shè)置其源極和漏極分別所具有的連接關(guān)系，以與流過(guò)晶體管的電流的方向相匹配；在晶體管具有源極與漏極對(duì)稱的結(jié)構(gòu)時(shí)，源極和漏極可以視為不作特別區(qū)分的兩個(gè)電極。下文中，以第一極和第二極分別指代源極和漏極中的一個(gè)。

參見(jiàn)圖5，在本實(shí)施例的復(fù)用組中：

上述外部控制信號(hào)由第一控制信號(hào)線Ra和第二控制信號(hào)線Rb來(lái)提供，控制信號(hào)線的數(shù)量為k＝2；而上述移位寄存單元SR_odd包括輸出模塊MR和用于控制輸出模塊MR連接到哪個(gè)輸出端的晶體管Ta和Tb(以下簡(jiǎn)稱“控制晶體管”)，控制晶體管的數(shù)量同樣為k＝2。其中，該輸出模塊MR連接k個(gè)控制晶體管的第一極，被配置為從移位寄存單元被切換至充電態(tài)之后的首個(gè)時(shí)鐘翻轉(zhuǎn)時(shí)刻開(kāi)始向所連接的控制晶體管的第一極輸出掃描信號(hào)；k個(gè)控制晶體管的柵極各自連接k條控制信號(hào)線中的一條，k個(gè)控制晶體管的第二極各自連接k個(gè)輸出端中的一個(gè)，形成如圖5中所示的電路連接關(guān)系。容易理解的是，對(duì)于k>2的復(fù)用組來(lái)說(shuō)，控制信號(hào)線和控制晶體管的設(shè)置數(shù)量仍與k保持一致。

基于這一部分的電路結(jié)構(gòu)，在k條控制信號(hào)線中僅有一條輸出柵極開(kāi)啟電壓時(shí)，其所連接的控制晶體管即可打開(kāi)并將輸出模塊MR連接至對(duì)應(yīng)的輸出端處，即實(shí)現(xiàn)了向外部控制信號(hào)指示的輸出端輸出掃描信號(hào)。而為了實(shí)現(xiàn)如圖1所示的掃描驅(qū)動(dòng)電路的工作過(guò)程，上述概括性示例中的掃描驅(qū)動(dòng)電路的驅(qū)動(dòng)方法可以包括：向掃描驅(qū)動(dòng)電路施加外部控制信號(hào)，以在第p級(jí)的輸入單元將所連接的移位寄存單元切換至充電態(tài)時(shí)，使該移位寄存單元從被切換至充電態(tài)之后的首個(gè)時(shí)鐘信號(hào)的翻轉(zhuǎn)時(shí)刻開(kāi)始向第p級(jí)的輸出端輸出掃描信號(hào)；其中，p為大于0且小于m+1的任意整數(shù)。比如，上述圖1所示的掃描驅(qū)動(dòng)電路的工作原理就分別涉及了p＝1、p＝2、p＝3和p＝4的情形，并且向掃描驅(qū)動(dòng)電路施加外部控制信號(hào)的波形示例將會(huì)在后文給出。

在本實(shí)施例中，上述輸出模塊MR包括第一晶體管T1和第一電容C1，其中，第一晶體管T1的柵極連接第一節(jié)點(diǎn)PU，第一極連接第一時(shí)鐘信號(hào)線CK1，第二極連接k個(gè)控制晶體管的第一極；第一節(jié)點(diǎn)PU(間接地)連接k個(gè)輸入單元的第二端；第一電容C1的第一端連接第一節(jié)點(diǎn)PU，第二端連接k個(gè)控制晶體管的第一極。基于此，輸出模塊MR能夠?qū)崿F(xiàn)上述從移位寄存單元被切換至充電態(tài)之后的首個(gè)時(shí)鐘翻轉(zhuǎn)時(shí)刻開(kāi)始向所連接的控制晶體管的第一極輸出掃描信號(hào)的功能，具體實(shí)現(xiàn)方式將在后文的工作原理中詳述。

需要說(shuō)明的是，上文中的時(shí)鐘信號(hào)在本實(shí)施例中具體包括由第一時(shí)鐘信號(hào)線CK1提供的正相時(shí)鐘信號(hào)，和由第二時(shí)鐘信號(hào)線CK2提供的反相時(shí)鐘信號(hào)，并且級(jí)序號(hào)組合中均為奇數(shù)的復(fù)用組與級(jí)序號(hào)組合中均為偶數(shù)的復(fù)用組在時(shí)鐘信號(hào)的連接方式上具有差別。本實(shí)施例中以級(jí)序號(hào)組合中均為奇數(shù)作為示例進(jìn)行描述，例如在級(jí)序號(hào)組合中均為奇數(shù)的復(fù)用組中上述第一晶體管T1的第一極連接第一時(shí)鐘信號(hào)線CK1，而在級(jí)序號(hào)組合中均為偶數(shù)的復(fù)用組中上述第一晶體管T1的第一極連接第二時(shí)鐘信號(hào)線CK2。

在本實(shí)施例中，每一個(gè)輸入單元——輸入單元An和輸入單元An+2各自包括一個(gè)第二晶體管T2。每個(gè)輸入單元中，第二晶體管T2的柵極連接輸入單元的第一端，第一極連接輸入單元的第一端，第二極連接輸入單元的第二端?；诖耍斎雴卧軌?qū)崿F(xiàn)上述在第一端接收到掃描信號(hào)時(shí)將第二端所連接的移位寄存單元切換至充電態(tài)的功能，具體實(shí)現(xiàn)方式將在后文的工作原理中詳述。在其他實(shí)現(xiàn)方式中，上述第二晶體管T2的第一極可以不連接輸入單元的第一端而連接未在附圖中示出的第一電平電壓線(例如是加載高電平電壓的信號(hào)線)，并且可以不僅限于此。

在本實(shí)施例中，上述輸出模塊MR還包括第三晶體管T3和第四晶體管T4，每一個(gè)復(fù)位單元——復(fù)位單元Bn和復(fù)位單元Bn+2各自包括一個(gè)第五晶體管T5。其中，第三晶體管T3的柵極連接k個(gè)復(fù)位單元的第二端，第一極第一節(jié)點(diǎn)PU，第二極連接第二電平電壓線Vss(例如是加載低電平電壓的信號(hào)線)；第四晶體管T4的柵極連接k個(gè)復(fù)位單元的第二端，第一極連接k個(gè)控制晶體管的第一極，第二極連接第二電平電壓線Vss；第五晶體管T5的柵極和第一極均連接復(fù)位單元的第一端，第二極連接復(fù)位單元的第二端?；诖?，復(fù)位單元可以實(shí)現(xiàn)上述在第一端接收到掃描信號(hào)時(shí)使第二端所連接的移位寄存單元停止掃描信號(hào)的輸出的功能，具體實(shí)現(xiàn)方式將在后文的工作原理中詳述。

本實(shí)施例中，上述輸出模塊MR還包括第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、第十晶體管T10和第十一晶體管T11，其中：第六晶體管T6的柵極連接第二節(jié)點(diǎn)PD，第一極連接第一節(jié)點(diǎn)PU，第二極連接第二電平電壓線Vss；第七晶體管T7的柵極連接第二節(jié)點(diǎn)PD，第一極連接k個(gè)控制晶體管的第一極，第二極連接第二電平電壓線Vss。第八晶體管T8的柵極連接第三節(jié)點(diǎn)PC，第二極連接第二節(jié)點(diǎn)PD。在級(jí)序號(hào)組合中均為奇數(shù)的復(fù)用組中，第八晶體管T8的第一極連接第二時(shí)鐘信號(hào)線CK2；在級(jí)序號(hào)組合中均為偶數(shù)的復(fù)用組中，第八晶體管T8的第一極連接第一時(shí)鐘信號(hào)線CK1。第九晶體管T9的柵極連接第一節(jié)點(diǎn)PU，第一極連接第二節(jié)點(diǎn)PD，第二極連接第二電平電壓線Vss；第十晶體管T10的柵極和第一極連接第八晶體管T8的第一極，第二極連接第三節(jié)點(diǎn)PC；第十一晶體管T11的柵極連接第一節(jié)點(diǎn)PU，第一極連接第三節(jié)點(diǎn)PC，第二極連接第二電平電壓線Vss?；诖耍鲜鲚敵瞿KMR可以在不輸出掃描信號(hào)時(shí)工作在更加穩(wěn)定的狀態(tài)上，具體原理將在后文的工作原理中詳述。

本實(shí)施例中，上述輸出模塊MR還包括第十二晶體管T12，在級(jí)序號(hào)組合中均為奇數(shù)的復(fù)用組中，第十二晶體管T12的柵極連接第二時(shí)鐘信號(hào)線CK2；在級(jí)序號(hào)組合中均為偶數(shù)的復(fù)用組中，第十二晶體管T12的柵極連接第一時(shí)鐘信號(hào)線CK1。第十二晶體管T12的第一極連接k個(gè)控制晶體管的第一極，第十二晶體管T12的第二極連接第二電平電壓線Vss?；诖?，第十二晶體管T12可以輔助進(jìn)行停止掃描信號(hào)輸出時(shí)的信號(hào)復(fù)位，有利于提升復(fù)位速度和電路的工作穩(wěn)定性，其具體原理將在后文的工作原理中詳述。

本實(shí)施例中，上述輸出模塊MR還包括第十三晶體管T13。上述第一節(jié)點(diǎn)PU與k個(gè)輸入單元的第二端之間進(jìn)一步藉由第十三晶體管T13連接，第十三晶體管T13的第一極連接k個(gè)輸入單元的第二端，第十三晶體管T13的第二極連接第一節(jié)點(diǎn)PU。在級(jí)序號(hào)組合中均為奇數(shù)的復(fù)用組中，第十三晶體管T13的柵極連接第二時(shí)鐘信號(hào)線CK2；在級(jí)序號(hào)組合中均為偶數(shù)的復(fù)用組中，第十三晶體管T13的柵極連接第一時(shí)鐘信號(hào)線CK1?；诖?，第十三晶體管T13可以輔助進(jìn)行充電態(tài)的切換和復(fù)原，有利于提升充電速度、復(fù)原速度和電路的工作穩(wěn)定性，其具體原理將在后文的工作原理中詳述。

對(duì)應(yīng)于圖5所示的復(fù)用組的電路結(jié)構(gòu)，圖6是本發(fā)明實(shí)施例提供的掃描驅(qū)動(dòng)電路中復(fù)用組的電路時(shí)序圖。參見(jiàn)圖5和圖6，該復(fù)用組的工作原理如下所述：

第一階段①之前：復(fù)用組所涉及的掃描信號(hào)均保持為低電平，因此第二晶體管T2、第五晶體管T5、第三晶體管T3、第四晶體管T4均保持關(guān)閉。第一時(shí)鐘信號(hào)線CK1和第二時(shí)鐘信號(hào)線CK2上的時(shí)鐘信號(hào)周期性相互翻轉(zhuǎn)，這使得其所連接的所有輸出模塊MR中的第十晶體管T10周期性打開(kāi)，使得第三節(jié)點(diǎn)PC處被周期性置為高電平，繼而第八晶體管T8打開(kāi)，使得第二節(jié)點(diǎn)PD處也被置為高電平。在第二節(jié)點(diǎn)PD處的高電平作用下，第六晶體管T6和第七晶體管T7的打開(kāi)會(huì)使得第一節(jié)點(diǎn)PU處和k個(gè)控制晶體管的第一極處保持為低電平。第九晶體管T9和第十一晶體管T11保持關(guān)閉，不對(duì)第二節(jié)點(diǎn)PD和第三節(jié)點(diǎn)PC進(jìn)行電位的下拉；第一晶體管T1保持關(guān)閉，不對(duì)k個(gè)控制晶體管的第一極處進(jìn)行電位的上拉。此外，時(shí)鐘信號(hào)會(huì)使第十二晶體管T12和第十三晶體管T13周期性打開(kāi)，幫助保持k個(gè)輸入單元的第二端處、第一節(jié)點(diǎn)PU處，以及k個(gè)控制晶體管的第一極處保持為低電平。而且，第一控制信號(hào)線Ra和第二控制信號(hào)線Rb上也加載著周期性翻轉(zhuǎn)的信號(hào)，使得兩個(gè)控制晶體管Ta和Tb交替打開(kāi)；而由于k個(gè)控制晶體管的第一極處保持為低電平，因此輸出端Cn處和輸出端Cn+2處的電位也會(huì)被周期性下拉，從而可以保持輸出信號(hào)的穩(wěn)定。

第一階段①中：掃描信號(hào)Gn-1轉(zhuǎn)為高電平(即開(kāi)始輸出)，第二時(shí)鐘信號(hào)線CK2上為高電平，第一時(shí)鐘信號(hào)線CK1上為低電平，從而輸入單元An中的第二晶體管T2打開(kāi)，并且第十三晶體管T13打開(kāi)，使得第一節(jié)點(diǎn)PU處被上拉至高電平。由此，第一晶體管T1、第九晶體管T9、第十一晶體管T11打開(kāi)，第二節(jié)點(diǎn)PD處和第三節(jié)點(diǎn)PC處被置為低電平，停止對(duì)第一節(jié)點(diǎn)PU處和k個(gè)控制晶體管的第一極處的電位下拉。由于第十二晶體管T12打開(kāi)且第一晶體管T1打開(kāi)，k個(gè)控制晶體管的第一極處在第一時(shí)鐘信號(hào)線CK1和第二電平電壓線Vss的共同作用下保持為低電平。而在此階段內(nèi)，第一電容C1的第一端為高電平、第二端為低電平，即在此階段內(nèi)完成了電容兩端的充電(即切換至充電態(tài))。

第二階段②中：掃描信號(hào)Gn-1轉(zhuǎn)為低電平(即停止輸出)，第二時(shí)鐘信號(hào)線CK2上為低電平，第一時(shí)鐘信號(hào)線CK1上為高電平，第十二晶體管T12和第十三晶體管T13關(guān)閉。而在第一電容C1的電荷保持作用下，第一節(jié)點(diǎn)PU處會(huì)隨著第一時(shí)鐘信號(hào)線CK1上由低電平轉(zhuǎn)為高電平的變化跳變至一電位更高的高電平上。這使得第一晶體管T1完全打開(kāi)，快速完成k個(gè)控制晶體管的第一極處的電位上拉。此時(shí)第一控制信號(hào)線Ra上為高電平而控制晶體管Ta打開(kāi)，因而輸出端Cn處會(huì)輸出高電平，即掃描信號(hào)Gn開(kāi)始輸出。

第三階段③中：掃描信號(hào)Gn+1轉(zhuǎn)為高電平(即開(kāi)始輸出)，第二時(shí)鐘信號(hào)線CK2上為高電平，第一時(shí)鐘信號(hào)線CK1上為低電平，而且第一控制信號(hào)線Ra上為高電平而控制晶體管Ta打開(kāi)。掃描信號(hào)Gn+1的高電平作用下，輸入單元An+2中的第二晶體管T2和復(fù)位單元Bn中的第五晶體管T5打開(kāi)，使得第三晶體管T3對(duì)第一節(jié)點(diǎn)PU處進(jìn)行電位下拉，第二晶體管T2和第十三晶體管T13對(duì)第一節(jié)點(diǎn)PU處進(jìn)行電位上拉。這里，通過(guò)設(shè)置第二晶體管T2、第三晶體管T3和第十三晶體管T13之間的器件參數(shù)關(guān)系，可使此階段內(nèi)的第一節(jié)點(diǎn)PU處為高電平。此時(shí)，第一晶體管T1、第四晶體管T4和第十二晶體管T12打開(kāi)，使得控制晶體管Ta的第一極和第二極在第一時(shí)鐘信號(hào)線CK1和第二電平電壓線Vss的共同作用下被下拉為低電平，即掃描信號(hào)Gn停止輸出。而在此階段內(nèi)，第一電容C1的第一端為高電平、第二端為低電平，即在此階段內(nèi)完成了電容兩端的充電(即切換至充電態(tài))。

在一種實(shí)現(xiàn)方式中，設(shè)第二晶體管T2、第三晶體管T3和第十三晶體管T13的源漏等效電阻分別為R2、R3和R13，掃描信號(hào)的高電平電壓為Vgh，第二電平電壓線Vss上的低電平電壓為Vgl，第一節(jié)點(diǎn)PU處的電壓為V1，那么有：

(Vgh-Vgl)/(R2+R3+13)＝(Vgh-V1)/(R2+R13)

如果第一節(jié)點(diǎn)PU處為高電平等價(jià)于V1>0，那么由結(jié)合兩式可以推得：

R3*Vgh+(R2+R13)*Vgl>0

由于一般晶體管的溝道寬長(zhǎng)比越大，源漏等效電阻就越小，因此通過(guò)相應(yīng)的設(shè)置能夠使得第二晶體管T2、第三晶體管T3和第十三晶體管T13滿足上式，滿足第一節(jié)點(diǎn)PU處在第三階段③中須為高電平的需求。

第四階段④中：掃描信號(hào)Gn+1轉(zhuǎn)為低電平(即停止輸出)，第二時(shí)鐘信號(hào)線CK2上為低電平，第一時(shí)鐘信號(hào)線CK1上為高電平，第十二晶體管T12和第十三晶體管T13關(guān)閉。而在第一電容C1的電荷保持作用下，第一節(jié)點(diǎn)PU處會(huì)隨著第一時(shí)鐘信號(hào)線CK1上由低電平轉(zhuǎn)為高電平的變化跳變至一電位更高的高電平上。這使得第一晶體管T1完全打開(kāi)，快速完成k個(gè)控制晶體管的第一極處的電位上拉。此時(shí)第二控制信號(hào)線Rb上為高電平而控制晶體管Tb打開(kāi)，因而輸出端Cn+2處會(huì)輸出高電平，即掃描信號(hào)Gn+2開(kāi)始輸出。

第五階段⑤中：掃描信號(hào)Gn+3轉(zhuǎn)為高電平(即開(kāi)始輸出)，第二時(shí)鐘信號(hào)線CK2上為高電平，第一時(shí)鐘信號(hào)線CK1上為低電平，而且第二控制信號(hào)線Rb上為高電平而控制晶體管Tb打開(kāi)。掃描信號(hào)Gn+3的高電平作用下，復(fù)位單元Bn+2中的第五晶體管T5打開(kāi)，使得第三晶體管T3對(duì)第一節(jié)點(diǎn)PU處進(jìn)行電位下拉，第四晶體管T4對(duì)k個(gè)控制晶體管的第一極處進(jìn)行電位下拉。由于此時(shí)沒(méi)有第二晶體管T2實(shí)現(xiàn)對(duì)第一節(jié)點(diǎn)PU處電位的上拉，因此第一節(jié)點(diǎn)PU處會(huì)被置為低電平。從而，第九晶體管T9停止對(duì)第二節(jié)點(diǎn)PD處的電位下拉，第十一晶體管T11停止對(duì)第三節(jié)點(diǎn)PC處的電位下拉。在第二時(shí)鐘信號(hào)線CK2上的高電平作用下，第十晶體管T10打開(kāi)而第三節(jié)點(diǎn)PC處被置為高電平，第八晶體管T8打開(kāi)而第二節(jié)點(diǎn)PD處被置為高電平。在第二節(jié)點(diǎn)PD處的高電平作用下，第六晶體管T6和第七晶體管T7的打開(kāi)會(huì)使得第一節(jié)點(diǎn)PU處和k個(gè)控制晶體管的第一極處被置為低電平。從而，控制晶體管Tb的第一極和第二極在第一時(shí)鐘信號(hào)線CK1和第二電平電壓線Vss的共同作用下被下拉為低電平。此后，復(fù)位組將會(huì)持續(xù)性地處于上述第一階段①之前的工作狀態(tài)，直到下一個(gè)周期的第一階段①開(kāi)始。

從上述工作原理中可以看出，輸入單元、復(fù)位單元、移位寄存單元都實(shí)現(xiàn)了各自的功能，基于圖5所示的復(fù)位組示例，可以得到其他級(jí)序號(hào)組合的復(fù)位組的電路結(jié)構(gòu)。在此基礎(chǔ)之上，其可以在與時(shí)鐘信號(hào)和外部控制信號(hào)的配合下實(shí)現(xiàn)上述掃描驅(qū)動(dòng)電路的功能，并顯然可以比現(xiàn)有結(jié)構(gòu)具有更少的晶體管數(shù)量。

在上述工作原理中需要說(shuō)明的是，移位寄存單元所包含的晶體管并不都是實(shí)現(xiàn)其功能所必要的，例如第十三晶體管T13和第十二晶體管T12在不設(shè)置的情況下仍然可以實(shí)現(xiàn)圖6所示的電路時(shí)序，但是其設(shè)置有助于優(yōu)化移位寄存單元的信號(hào)輸出特性。而且，上述移位寄存單元中的所包含的元件并不需要全部都設(shè)置在掃描驅(qū)動(dòng)電路中，比如兩個(gè)控制晶體管Ta和Tb可以設(shè)置在柵極驅(qū)動(dòng)器與行掃描線之間的任意位置上。另外，如圖5所示的輸出模塊MR可以作為與奇數(shù)的級(jí)序號(hào)對(duì)應(yīng)的上述移位單元來(lái)使用，將第一時(shí)鐘信號(hào)線CK1與第二時(shí)鐘信號(hào)線CK2交換之后的輸出模塊MR可以作為與偶數(shù)的級(jí)序號(hào)對(duì)應(yīng)的上述移位單元來(lái)使用，并且可以不僅限于此。

此外，由于控制晶體管Ta和Tb的設(shè)置在一定程度上將輸出模塊的信號(hào)輸出端與行掃描線之間分隔開(kāi)，因此例如第四晶體管T4、第七晶體管T7、第十二晶體管T12等元件所發(fā)揮的降噪功能將在一定程度上被削弱。由此，可以針對(duì)每一級(jí)的輸出端設(shè)置復(fù)位晶體管(第一極連接某一級(jí)的輸出端、第二極連接第二電平電壓線、柵極連接同一級(jí)序號(hào)的復(fù)位單元的第二端、同一級(jí)序號(hào)的移位寄存單元中的第二節(jié)點(diǎn)、或者不影響掃描信號(hào)輸出的時(shí)鐘信號(hào))。而且，在復(fù)位晶體管與上述第四晶體管T4、第七晶體管T7、第十二晶體管T12中的至少一個(gè)的功能一定程度重復(fù)的情況下，可以依照應(yīng)用需求僅保留其中一種，或者將兩種功能實(shí)現(xiàn)方式相互組合以實(shí)現(xiàn)更優(yōu)的信號(hào)輸出特性。比如對(duì)于圖5所示的復(fù)用組，可以將第四晶體管T4、第七晶體管T7、第十二晶體管T12中任意一個(gè)或多個(gè)的第一極改接至控制晶體管Ta的第二端或者控制晶體管Tb的第二端，也可以將第四晶體管T4、第七晶體管T7、第十二晶體管T12中任意一個(gè)或多個(gè)的數(shù)量設(shè)置為兩個(gè)，以將兩個(gè)晶體管的第一極分別唯一地連接至控制晶體管Ta的第二端和控制晶體管Tb的第二端，以實(shí)現(xiàn)更優(yōu)的噪聲消除。

基于同樣的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種陣列基板，該陣列基板包括上述任意一種的掃描驅(qū)動(dòng)電路?；趻呙栩?qū)動(dòng)電路所具有所占空間小的特點(diǎn)，陣列基板上的GOA區(qū)域可以設(shè)計(jì)的更小，有助于實(shí)現(xiàn)更窄的顯示邊框。

基于同樣的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，該顯示裝置包括任一種陣列基板。本發(fā)明實(shí)施例中的顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件?；趻呙栩?qū)動(dòng)電路所具有的所占空間小的特點(diǎn)，顯示裝置可以具有更窄的顯示邊框。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。