一種硅基微顯示器集成異步傳輸移位寄存器電路的制作方法
【專(zhuān)利摘要】一種硅基微顯示器集成異步傳輸移位寄存器電路?？捎糜诠杌壕@示器（LCoS）、硅基OLED微顯示器（OLEDoS）等領(lǐng)域，包括：MxN個(gè)異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，構(gòu)成硅基微顯示器的行掃描移位寄存器和列掃描移位寄存器。每一個(gè)數(shù)據(jù)移位傳輸單元電路由D觸發(fā)器、二反相輸入或門(mén)、二輸入或非門(mén)、傳輸門(mén)TGA和傳輸門(mén)TGB組成。本實(shí)用新型提供的異步傳輸移位寄存器電路，每一個(gè)單元在傳輸數(shù)據(jù)到來(lái)后啟動(dòng)雙向工作時(shí)鐘，而在本單元電路輸出為低電平以后關(guān)閉雙向工作時(shí)鐘，有效降低掃描移位寄存器的動(dòng)態(tài)功耗。
【專(zhuān)利說(shuō)明】一種硅基微顯示器集成異步傳輸移位寄存器電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及平板顯示技術(shù)、頭盔顯示技術(shù)和智能視頻眼鏡等領(lǐng)域，特別涉及到一種娃基液晶微顯不器件、娃基有機(jī)發(fā)光微顯不器件的內(nèi)部結(jié)構(gòu)。

【背景技術(shù)】
[0002]硅基微顯示技術(shù)是近年來(lái)發(fā)展的一種新型顯示技術(shù)，包括硅基液晶LCoS和硅基有機(jī)發(fā)光器件OLEDoS，是利用大規(guī)模集成電路工藝在硅片上制備的微尺寸高分辨率顯示器，在可穿戴電子設(shè)備、虛擬現(xiàn)實(shí)、視頻眼鏡、微投影顯示器等便攜移動(dòng)信息顯示領(lǐng)域具有非常廣泛的應(yīng)用。
[0003]硅基微顯示器與傳統(tǒng)的平板顯示器一樣，顯示像素成矩陣分布，采用逐行逐列有源尋址的掃描結(jié)構(gòu)來(lái)驅(qū)動(dòng)像素進(jìn)行信息顯示，在這種結(jié)構(gòu)中，為了實(shí)現(xiàn)逐行逐列掃描，根據(jù)顯示器的分辨率設(shè)置了行移位寄存器和列移位寄存器?，F(xiàn)行的行移位寄存器和列移位寄存器采用了串入并出的工作機(jī)制，在場(chǎng)同步信號(hào)和行時(shí)鐘的控制下，行移位寄存器的并行輸出端每次只有一級(jí)輸出高電平，驅(qū)動(dòng)對(duì)應(yīng)的一行像素的門(mén)級(jí)，用以將圖像數(shù)據(jù)寫(xiě)入該行的像素電路中。同樣的原理，列移位寄存器的并行輸出端每次只有一級(jí)輸出高電平，驅(qū)動(dòng)對(duì)應(yīng)的列像素的數(shù)據(jù)線，從而完成一個(gè)像素上顯示數(shù)據(jù)的寫(xiě)入。在這種掃描過(guò)程中，每一個(gè)時(shí)鐘周期，雖然M級(jí)或N級(jí)的移位寄存器都只有一個(gè)單元電路輸出高電平有效，而所有輸出低電平的單元電路則都處于空翻狀態(tài)，所有進(jìn)行空翻的單元電路都會(huì)產(chǎn)生動(dòng)態(tài)功耗。
[0004]本實(shí)用新型提出硅基微顯示器集成異步傳輸移位寄存器電路，工作可靠性高，可應(yīng)用于各種低功耗硅基微顯示器片上掃描電路。


【發(fā)明內(nèi)容】

[0005]本實(shí)用新型的目的是解決硅基微顯示器內(nèi)部高速掃描驅(qū)動(dòng)電路動(dòng)態(tài)功耗大的問(wèn)題，提供一種低功耗異步數(shù)據(jù)傳輸?shù)墓杌@示器集成異步傳輸移位寄存器電路，該電路結(jié)構(gòu)可以在前一級(jí)電路輸出為高電平時(shí)被啟動(dòng)工作，而在本級(jí)電路輸出高電平數(shù)據(jù)之后，斷開(kāi)本級(jí)電路的時(shí)鐘，從而避免電路的空翻產(chǎn)生的功耗。
[0006]本實(shí)用新型提供的硅基微顯示器集成異步傳輸移位寄存器電路包括:
[0007]M X N個(gè)異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，每一個(gè)異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路包括D觸發(fā)器、二反相輸入或門(mén)、二輸入或非門(mén)、傳輸門(mén)TGA和傳輸門(mén)TGB電路；D觸發(fā)器的數(shù)據(jù)輸入端和二輸入或非門(mén)電路的一個(gè)輸入端連在一起，并與前級(jí)數(shù)據(jù)輸出端相連，D觸發(fā)器的正相時(shí)鐘輸入端CK與傳輸門(mén)TGB的輸出端相連，D觸發(fā)器的反相時(shí)鐘輸入端BCK與傳輸門(mén)TGA的輸出端相連，D觸發(fā)器的正相輸出端Q連接到下一級(jí)的數(shù)據(jù)輸入端，并與二輸入或非門(mén)電路的另一個(gè)輸入端相連，D觸發(fā)器的反相輸出端BQ作為本級(jí)反相輸出端,并與二反相輸入或門(mén)的一個(gè)輸入端相連，二反相輸入或門(mén)的另一個(gè)輸入端與前級(jí)單兀電路的反相輸出端相連。
[0008]所述的D觸發(fā)器，其雙向時(shí)鐘在傳輸門(mén)TGA和TGB的控制下工作，傳輸門(mén)TGA和TGB都有三個(gè)輸入端，傳輸門(mén)TGA和TGB的反相控制輸入端連在一起，并與二輸入與非門(mén)的輸出端相連，傳輸門(mén)TGA和TGB的正相控制輸入端連在一起，并與二反相輸入或門(mén)的輸出端相連，在行掃描移位寄存器電路中，傳輸門(mén)TGA的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的BGVCK相連，傳輸門(mén)TGB的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的GVCK相連，在列掃描移位寄存器電路中，傳輸門(mén)TGA的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的BGHCK相連，傳輸門(mén)TGB的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的GHCK相連；傳輸門(mén)TGA的輸出端與D觸發(fā)器的反相時(shí)鐘輸入端BCK相連，傳輸門(mén)TGB的輸出端與D觸發(fā)器的正相時(shí)鐘輸入端CK相連。
[0009]所述的N個(gè)行掃描數(shù)據(jù)移位傳輸單元電路，其中第一個(gè)單元電路的本級(jí)數(shù)據(jù)輸入端與外部的場(chǎng)同步信號(hào)VS相連，同時(shí)與場(chǎng)同步反相器的輸入端相連，場(chǎng)同步反相器的輸出端與二反相輸入或門(mén)的一個(gè)輸入端相連；其后的各數(shù)據(jù)移位傳輸單元電路的數(shù)據(jù)輸入端均與其前面單元電路的數(shù)據(jù)輸出端相連；二反相輸入或門(mén)的另一個(gè)輸入端與本級(jí)反相輸出端相連，構(gòu)成硅基微顯示器N級(jí)行掃描移位寄存器電路。
[0010]所述的M個(gè)列掃描數(shù)據(jù)移位傳輸單元電路，其中第一個(gè)單元電路的本級(jí)數(shù)據(jù)輸入端與外部的行同步信號(hào)HS相連，同時(shí)與行同步反相器的輸入端相連，行同步反相器的輸出端與二反相輸入或門(mén)的一個(gè)輸入端相連；其后的各數(shù)據(jù)移位傳輸單元電路的數(shù)據(jù)輸入端均與其前面的單元電路的數(shù)據(jù)輸出端相連；二反相輸入或門(mén)的另一個(gè)輸入端與本級(jí)反相輸出端相連，構(gòu)成硅基微顯示器M級(jí)列掃描移位寄存器電路。
[0011]所述的M級(jí)列掃描電路移位寄存器各單元電路的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)與GHCK相連，反相時(shí)鐘信號(hào)與BGHCK相連；所述的N級(jí)行掃描電路移位寄存器各單兀電路的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)與GVCK相連,反相時(shí)鐘信號(hào)與BGVCK相連。
[0012]本實(shí)用新型提出硅基微顯示器集成異步傳輸移位寄存器電路，每一個(gè)單元電路都設(shè)置了時(shí)鐘控制電路，當(dāng)某一個(gè)單元電路需要輸出高電平打開(kāi)相應(yīng)的像素門(mén)極或數(shù)據(jù)線時(shí)，該單元電路能夠自動(dòng)激活，完成輸出高電平和將高電平信號(hào)傳輸?shù)较乱患?jí)的功能。當(dāng)所有處于空翻狀態(tài)的單元電路，由于沒(méi)有時(shí)鐘信號(hào)，都會(huì)處于不工作狀態(tài)，這樣就會(huì)大大的節(jié)省有源尋址掃描電路的動(dòng)態(tài)功耗。對(duì)于高分辨率硅基微顯示器，所有片上電路只有移位寄存器處于高速翻轉(zhuǎn)工作狀態(tài)，動(dòng)態(tài)功耗最大，因此本實(shí)用新型提供的硅基微顯示器集成異步傳輸移位寄存器電路，能夠降低硅基微顯示芯片的整體功耗，當(dāng)應(yīng)用于可穿戴、視頻眼鏡、微投影機(jī)等便攜式電池供電的設(shè)備時(shí)，能夠提高設(shè)備的續(xù)航能力。
[0013]本實(shí)用新型的優(yōu)點(diǎn)和積極效果:
[0014]本實(shí)用新型提供的集成異步傳輸移位寄存器電路能夠減少硅基微顯示芯片內(nèi)部聞速掃描移位寄存器電路的空翻狀態(tài)，降低娃基微顯不芯片的動(dòng)態(tài)功耗。用于頭藍(lán)顯不器和智能視頻眼鏡等可穿戴顯示器件能夠延長(zhǎng)電池續(xù)航時(shí)間，減少視頻顯示器的發(fā)熱，使人能夠更舒適的使用?？蓱?yīng)用于硅基液晶顯示器件、硅基有機(jī)顯示器件等的片上掃描驅(qū)動(dòng)電路，具有很大的應(yīng)用前景。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]圖1是硅基微顯示器集成異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路結(jié)圖；
[0016]圖2是N級(jí)行掃描移位寄存器電路第一級(jí)單元電路結(jié)構(gòu)圖；
[0017]圖3是M級(jí)列掃描移位寄存器電路第一級(jí)單元電路結(jié)構(gòu)圖；
[0018]圖4是M X N級(jí)移位寄存器電路結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0019]實(shí)施例1、一種娃基微顯不器集成異步傳輸移位寄存器電路
[0020]如圖1所示，本實(shí)用新型提供的一種硅基微顯示器集成異步傳輸移位寄存器電路，包括:
[0021]M X N個(gè)異步傳輸移位寄存器單元電路10(參見(jiàn)圖4)，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，每一個(gè)異步傳輸移位寄存器單元電路10包括D觸發(fā)器3、二反相輸入或門(mén)4、二輸入或非門(mén)1、傳輸門(mén)TGA5和傳輸門(mén)TGB2。D觸發(fā)器3的數(shù)據(jù)輸入端和二輸入或非門(mén)I的一個(gè)輸入端連在一起，并與前級(jí)數(shù)據(jù)輸出端相連，D觸發(fā)器3的正相時(shí)鐘輸入端CK與傳輸門(mén)TGB2的輸出端相連，D觸發(fā)器3的反相時(shí)鐘輸入端BCK與傳輸門(mén)TGA5的輸出端相連，D觸發(fā)器3的正相輸出端Q連接到下一級(jí)的數(shù)據(jù)輸入端，并與二輸入或非門(mén)I的另一個(gè)輸入端相連，D觸發(fā)器3的反相輸出端BQ作為本級(jí)反相輸出端,并與二反相輸入或門(mén)4的一個(gè)輸入端相連，二反相輸入或門(mén)4的另一個(gè)輸入端與前級(jí)單元電路的反相輸出端相連。
[0022]所述的硅基微顯示器集成異步傳輸移位寄存器單元電路10的D觸發(fā)器3，其雙向時(shí)鐘在傳輸門(mén)TGA5和TGB2的控制下工作，傳輸門(mén)TGA5和TGB2都有三個(gè)輸入端，傳輸門(mén)TGA5和TGB2的反相控制輸入端連在一起，并與二輸入與非門(mén)I的輸出端相連，傳輸門(mén)TGA5和TGB2的正相控制輸入端連在一起,并與二反相輸入或門(mén)4的輸出端相連,在行掃描移位寄存器電路中，傳輸門(mén)TGA5的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的BGVCK相連，傳輸門(mén)TGB2的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的GVCK相連，在列掃描移位寄存器電路中，傳輸門(mén)TGA的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的BGHCK相連,傳輸門(mén)TGB的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的GHCK相連,傳輸門(mén)TGA5的輸出端與D觸發(fā)器3的反相時(shí)鐘輸入端BCK相連，傳輸門(mén)TGB2的輸出端與D觸發(fā)器3的正相時(shí)鐘輸入端CK相連。
[0023]所述的N個(gè)行掃描數(shù)據(jù)移位傳輸單元電路10，其中第一個(gè)單元電路8的本級(jí)數(shù)據(jù)輸入端與外部的場(chǎng)同步信號(hào)VS相連，同時(shí)與場(chǎng)同步反相器6的輸入端相連，場(chǎng)同步反相器6的輸出端與二反相輸入或門(mén)4的一個(gè)輸入端相連；其后的各數(shù)據(jù)移位傳輸單兀電路10的數(shù)據(jù)輸入端均與其前面單元電路10的數(shù)據(jù)輸出端相連；二反相輸入或門(mén)的另一個(gè)輸入端與本級(jí)反相輸出端相連，構(gòu)成硅基微顯示器N級(jí)行掃描移位寄存器電路。
[0024]所述的M個(gè)列掃描數(shù)據(jù)移位傳輸單元電路10，其中第一個(gè)單元電路9的本級(jí)數(shù)據(jù)輸入端與外部的行同步信號(hào)HS相連，同時(shí)與行同步反相器7的輸入端相連，行同步反相器7的輸出端與二反相輸入或門(mén)4的一個(gè)輸入端相連；其后的各數(shù)據(jù)移位傳輸單兀電路10的數(shù)據(jù)輸入端均與其前面單元電路10的數(shù)據(jù)輸出端相連；二反相輸入或門(mén)的另一個(gè)輸入端與本級(jí)反相輸出端相連，構(gòu)成硅基微顯示器M級(jí)列掃描移位寄存器電路。
[0025]所述的M級(jí)列掃描電路移位寄存器各單元電路10的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)與GHCK相連，反相時(shí)鐘信號(hào)與BGHCK相連；所述的N級(jí)行掃描電路移位寄存器各單元電路10的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)與GVCK相連，反相時(shí)鐘信號(hào)與BGVCK相連。
[0026]實(shí)施例2、N級(jí)行掃描移位寄存器電路的第一級(jí)
[0027]如圖2所示，所述的由N個(gè)數(shù)據(jù)移位傳輸單元電路10組成的硅基微顯示器行掃描移位寄存器電路，是由場(chǎng)同步信號(hào)VS啟動(dòng)工作的，其第一級(jí)數(shù)據(jù)移位傳輸單元電路8的前面沒(méi)有前一級(jí)單元電路。行掃描移位寄存器電路的第一級(jí)設(shè)置了一個(gè)場(chǎng)同步反相器6，場(chǎng)同步反相器6的輸入端與外部場(chǎng)同步信號(hào)VS輸入端、D觸發(fā)器3的數(shù)據(jù)輸入端相連，場(chǎng)同步反相器6的輸出端與二反相輸入或門(mén)4的一個(gè)輸入端相連。當(dāng)場(chǎng)同步信號(hào)VS高電平到來(lái)后，二輸入或非門(mén)I的輸出為低電平，場(chǎng)同步反相器6的輸出端也為低電平,二反相輸入或門(mén)4的輸出端為高電平，因此傳輸門(mén)TGA5和TGB2處于開(kāi)通狀態(tài)，全局雙向時(shí)鐘GVCK和BGVCK將通過(guò)傳輸門(mén)TGA5和TGB2使D觸發(fā)器3工作，在D觸發(fā)器3的正相數(shù)據(jù)輸出端將一個(gè)高電平脈沖傳遞到N級(jí)行掃描移位寄存器電路的第二級(jí)單元電路，其后的各數(shù)據(jù)移位傳輸單元電路10的數(shù)據(jù)輸入端均與其前面單元電路的數(shù)據(jù)輸出端相連，完成硅基微顯示器行掃描移位寄存器的功能。
[0028]實(shí)施例3、M級(jí)列掃描移位寄存器電路的第一級(jí)
[0029]如圖3所示，所述的由M個(gè)數(shù)據(jù)移位傳輸單元電路10組成的硅基微顯示器列掃描移位寄存器電路，是由行同步信號(hào)HS啟動(dòng)工作的，其第一級(jí)數(shù)據(jù)移位傳輸單元電路9的前面沒(méi)有前一級(jí)單元電路。列掃描移位寄存器電路的第一級(jí)設(shè)置了一個(gè)行同步反相器7，行同步反相器7的輸入端與外部行同步信號(hào)HS輸入端、D觸發(fā)器3的數(shù)據(jù)輸入端相連，行同步反相器7的輸出端與二反相輸入或門(mén)4的一個(gè)輸入端相連。當(dāng)行同步信號(hào)高電平到來(lái)后，二輸入或非門(mén)I的輸出為低電平，行同步反相器7的輸出端也為低電平，二反相輸入或門(mén)4的輸出端為高電平，因此傳輸門(mén)TGA5和TGB2處于開(kāi)通狀態(tài)，全局雙向時(shí)鐘GCK和BGCK將通過(guò)傳輸門(mén)TGA5和TGB2使D觸發(fā)器3工作，在D觸發(fā)器3的正相數(shù)據(jù)輸出端將一個(gè)高電平脈沖傳遞到M級(jí)列掃描移位寄存器電路的第二級(jí)單元電路，其后的各數(shù)據(jù)移位傳輸單元電路10的數(shù)據(jù)輸入端均與其前面單元電路的數(shù)據(jù)輸出端相連，完成硅基微顯示器列掃描移位寄存器的功能。
[0030]實(shí)施例4、M X N級(jí)移位寄存器電路
[0031]如圖4所示，所述的M X N級(jí)移位寄存器電路分為M級(jí)列掃描移位寄存器電路和N級(jí)行掃描移位寄存器電路。M級(jí)列掃描移位寄存器電路在行同步信號(hào)HS、全局行掃描正相時(shí)鐘GHCK和全局行掃描反相時(shí)鐘BGHCK的控制下工作；N級(jí)行掃描移位寄存器電路在場(chǎng)同步信號(hào)VS、全局場(chǎng)掃描正相時(shí)鐘GVCK和全局場(chǎng)掃描反相時(shí)鐘BGVCK的控制下工作。
[0032]所述的M和N是硅基微顯示器的分辨率，設(shè)定M=1920，N=1080，硅基微顯示器的分辨率就是1920x1080，設(shè)定M和N為其他值時(shí)，硅基微顯示的分辨率為M x N。所述的N級(jí)行掃描移位寄存器電路由1-N個(gè)數(shù)據(jù)移位傳輸單元電路10組成，分別構(gòu)成行掃描移位寄存器電路的1-N級(jí)；所述的M級(jí)列掃描移位寄存器電路由1-M個(gè)數(shù)據(jù)移位傳輸單元電路10組成，分別構(gòu)成列掃描移位寄存器電路的1-M級(jí)。
[0033]所述的N級(jí)行掃描移位寄存器電路的每一級(jí)數(shù)據(jù)移位傳輸單元電路10的輸出，驅(qū)動(dòng)硅基微顯示器的一行像素的柵極；所述的M級(jí)列掃描移位寄存器電路的每一級(jí)數(shù)據(jù)移位傳輸單元電路10的輸出，驅(qū)動(dòng)硅基微顯示器的一列像素的數(shù)據(jù)線。
[0034]如圖4所示，所述的N級(jí)行掃描電路移位寄存器各單元電路10的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)接到GVCK，反相時(shí)鐘信號(hào)接到BGVCK ;所述的M級(jí)列掃描電路移位寄存器各單元電路10的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)接到GHCK，反相時(shí)鐘信號(hào)接到BGHCK。
【權(quán)利要求】
1.一種硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于該電路包括: M X N個(gè)異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路，其中M和N分別代表硅基微顯示器的列分辨率和行分辨率，每一個(gè)異步傳輸移位寄存器數(shù)據(jù)移位傳輸單元電路包括D觸發(fā)器、二反相輸入或門(mén)、二輸入或非門(mén)、傳輸門(mén)TGA和傳輸門(mén)TGB電路；D觸發(fā)器的數(shù)據(jù)輸入端和二輸入或非門(mén)電路的一個(gè)輸入端連在一起，并與前級(jí)數(shù)據(jù)輸出端相連，D觸發(fā)器的正相時(shí)鐘輸入端CK與傳輸門(mén)TGB的輸出端相連，D觸發(fā)器的反相時(shí)鐘輸入端BCK與傳輸門(mén)TGA的輸出端相連，D觸發(fā)器的正相輸出端Q連接到下一級(jí)的數(shù)據(jù)輸入端，并與二輸入或非門(mén)電路的另一個(gè)輸入端相連，D觸發(fā)器的反相輸出端BQ作為本級(jí)反相輸出端,并與二反相輸入或門(mén)的一個(gè)輸入端相連；二反相輸入或門(mén)的另一個(gè)輸入端與前級(jí)單兀電路的反相輸出端相連；所述的D觸發(fā)器雙向時(shí)鐘在傳輸門(mén)TGA和TGB的控制下工作；傳輸門(mén)TGA和TGB都有三個(gè)輸入端，傳輸門(mén)TGA和TGB的反相控制輸入端連在一起,并與二輸入與非門(mén)的輸出端相連；傳輸門(mén)TGA和TGB的正相控制輸入端連在一起，并與二反相輸入或門(mén)的輸出端相連；在行掃描移位寄存器電路中，傳輸門(mén)TGA的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的BGVCK相連，傳輸門(mén)TGB的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的GVCK相連,在列掃描移位寄存器電路中，傳輸門(mén)TGA的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的BGHCK相連，傳輸門(mén)TGB的信號(hào)輸入端與外部全局雙向時(shí)鐘信號(hào)的GHCK相連；傳輸門(mén)TGA的輸出端與D觸發(fā)器的反相時(shí)鐘輸入端BCK相連，傳輸門(mén)TGB的輸出端與D觸發(fā)器的正相時(shí)鐘輸入端CK相連。
2.根據(jù)權(quán)利要求1所述的硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于在所述的M個(gè)列掃描數(shù)據(jù)移位傳輸單元電路中，第一級(jí)單元電路的本級(jí)數(shù)據(jù)輸入端與外部的行同步信號(hào)HS相連，同時(shí)連到行同步反相器的輸入端，行同步反相器的輸出端與二反相輸入或門(mén)的一個(gè)輸入端相連；其后的各單元電路的數(shù)據(jù)輸入端均與其前面的單元電路的數(shù)據(jù)輸出端相連，二反相輸入或門(mén)的另一個(gè)輸入端與本級(jí)反相輸出端相連，構(gòu)成娃基微顯不器M級(jí)列掃描移位寄存器電路。
3.根據(jù)權(quán)利要求1所述的硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于在所述的N個(gè)行掃描數(shù)據(jù)移位傳輸單元電路中，第一級(jí)單元電路的本級(jí)數(shù)據(jù)輸入端與外部的場(chǎng)同步信號(hào)VS相連，同時(shí)連到場(chǎng)同步反相器的輸入端，場(chǎng)同步反相器的輸出端與二反相輸入或門(mén)的一個(gè)輸入端相連；其后的各單元電路的數(shù)據(jù)輸入端均與其前面的單元電路的數(shù)據(jù)輸出端相連，二反相輸入或門(mén)的另一個(gè)輸入端與本級(jí)反相輸出端相連，構(gòu)成娃基微顯不器N級(jí)行掃描移位寄存器電路。
4.根據(jù)權(quán)利要求1所述的硅基微顯示器集成異步傳輸移位寄存器電路，其特征在于，所述的M級(jí)列掃描電路移位寄存器各單元電路的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)與GHCK相連，反相時(shí)鐘信號(hào)與BGHCK相連；所述的N級(jí)行掃描電路移位寄存器各單元電路的雙相時(shí)鐘信號(hào)均分別連在一起，正相時(shí)鐘信號(hào)與GVCK相連，反相時(shí)鐘信號(hào)與BGVCK相連。
【文檔編號(hào)】G09G3/36GK204143880SQ201420620927
【公開(kāi)日】2015年2月4日 申請(qǐng)日期:2014年10月27日 優(yōu)先權(quán)日:2014年10月27日
【發(fā)明者】耿衛(wèi)東, 曾夕, 張蕰千, 劉艷艷, 莊再姣, 張晉 申請(qǐng)人:南開(kāi)大學(xué)