發(fā)射控制驅(qū)動器和具有其的有機發(fā)光顯示裝置制造方法
【專利摘要】一種發(fā)射控制驅(qū)動器和具有其的有機發(fā)光顯示裝置。所述發(fā)射控制驅(qū)動器包括通過發(fā)射控制線順序輸出發(fā)射控制信號的級。每個級包括：第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號；第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平；第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號產(chǎn)生發(fā)射控制信號。每個級的第一信號處理器接收從前一級輸出的發(fā)射控制信號作為第一子控制信號，多個級中的第一級的第一信號處理器接收開始信號作為第一子控制信號。
【專利說明】發(fā)射控制驅(qū)動器和具有其的有機發(fā)光顯示裝置
[0001]本專利申請要求2012年8月21日在韓國知識產(chǎn)權(quán)局提交的第10-2012-0091442號、名稱為“發(fā)射控制驅(qū)動器和具有該發(fā)射控制驅(qū)動器的有機發(fā)光顯示裝置”的韓國專利申請的優(yōu)先權(quán)，該申請通過引用完全包含于此。
【技術(shù)領(lǐng)域】
[0002]本公開涉及一種發(fā)射控制驅(qū)動器和一種具有該發(fā)射控制驅(qū)動器的有機發(fā)光顯示裝置。更具體地講，本公開涉及一種能夠簡化其構(gòu)造的發(fā)射控制驅(qū)動器以及一種具有該發(fā)射控制驅(qū)動器的有機發(fā)光顯示裝置。
【背景技術(shù)】
[0003]近年來，已經(jīng)開發(fā)了諸如液晶顯示裝置、有機發(fā)光顯示裝置、電潤濕顯示裝置、等離子體顯示面板、電泳顯示裝置等的各種顯示裝置。有機發(fā)光顯示裝置利用與電子和空穴之間的復(fù)合相關(guān)聯(lián)地產(chǎn)生光的有機發(fā)光二極管來顯示圖像。有機發(fā)光顯示裝置具有例如快的響應(yīng)速度、低功耗等的大量優(yōu)勢。
[0004]有機發(fā)光顯示裝置包括:多個像素，顯示圖像；掃描驅(qū)動器，將掃描信號順序施加到像素；數(shù)據(jù)驅(qū)動器，將數(shù)據(jù)電壓施加到像素；發(fā)射控制驅(qū)動器，將發(fā)射控制信號施加到像素。像素響應(yīng)于掃描信號而接收數(shù)據(jù)電壓。像素產(chǎn)生具有與數(shù)據(jù)電壓對應(yīng)的預(yù)定亮度的光以顯示圖像。像素的發(fā)射時間段由發(fā)射控制信號控制。發(fā)射控制驅(qū)動器響應(yīng)于初始控制信號被初始化，并產(chǎn)生發(fā)射控制信號。然而，期望簡化發(fā)射控制驅(qū)動器的構(gòu)造。

【發(fā)明內(nèi)容】

[0005]本發(fā)明構(gòu)思的實施例提供了一種包括多個級的發(fā)射控制驅(qū)動器，所述多個級通過發(fā)射控制線順序地輸出發(fā)射控制信號。每個級可包括:第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號；第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平；第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號產(chǎn)生發(fā)射控制信號。每個級的第一信號處理器接收從前一級輸出的發(fā)射控制信號作為第一子控制信號，所述多個級中的第一級的第一信號處理器接收開始信號作為第一子控制信號。
[0006]所述多個級中的奇數(shù)級中的每個級的第一信號處理器接收第一時鐘信號作為第二子控制信號，所述多個級中的奇數(shù)級中的每個級的第二信號處理器接收第二時鐘信號作為第三子控制信號，所述多個級中的偶數(shù)級中的每個級的第一信號處理器接收第二時鐘信號作為第二子控制信號，所述多個級中的偶數(shù)級中的每個級的第二信號處理器接收第一時鐘信號作為第三子控制信號。
[0007]第一時鐘信號和第二時鐘信號具有相同的頻率，并且第二時鐘信號是通過使第一時鐘信號移位與第一時鐘信號的周期的一半對應(yīng)的第一持續(xù)時間而獲得的。[0008]在第一時鐘信號從第一電平變成比第一電平小的第二電平的時間點激活開始信號，并且在與四倍的第一持續(xù)時間對應(yīng)的第二持續(xù)時間內(nèi)保持開始信號的激活。
[0009]發(fā)光控制信號中的每個可在第三持續(xù)時間內(nèi)具有第二電壓的電平，并且發(fā)射控制信號被順序地移位第一持續(xù)時間，第三持續(xù)時間是第一持續(xù)時間的三倍。
[0010]第一信號處理器可包括第一晶體管、第二晶體管和第三晶體管。第一晶體管具有施加有第二子控制信號的柵極端和施加有第一子控制信號的源極端。第二晶體管具有連接到第一晶體管的漏極端的柵極端和施加有第二子控制信號的漏極端。第三晶體管具有施加有第二子控制信號的柵極端、連接到第二晶體管的源極端的源極端和施加有第一電壓的漏極端。從相互連接的第二晶體管和第三晶體管的源極端輸出第一信號，從第一晶體管的漏極端輸出第二信號。
[0011]第二信號處理器可包括第四晶體管、第五晶體管、第六晶體管和第七晶體管以及第一電容器和第二電容器。第四晶體管具有施加有第三子控制信號的柵極端和連接到第一節(jié)點和第一晶體管的漏極端的漏極端。第一電容器具有施加有第三子控制信號的第一電極和連接到第四晶體管的漏極端的第二電極。第五晶體管具有連接到第三晶體管的源極端和第二節(jié)點的柵極端、施加有第二電壓的源極端以及連接到第四晶體管的源極端的漏極端。第六晶體管具有連接到第二節(jié)點的柵極端和施加有第三子控制信號的漏極端。第二電容器具有連接到第六晶體管的柵極端的第一電極和連接到第六晶體管的源極端的第二電極。第七晶體管具有施加有第三子控制信號的柵極端、連接到第三節(jié)點的源極端和連接到第六晶體管的源極端的漏極端。第三信號被施加到第三節(jié)點并且第四信號被施加到第一節(jié)點。
[0012]第三信號處理器可包括第八晶體管、第九晶體管、第十晶體管和第三電容器。第八晶體管具有連接到第一節(jié)點的柵極端、施加有第二電壓的源極端和連接到第三節(jié)點的漏極端。第三電容器具有施加有第二電壓的第一電極和連接到第三節(jié)點的第二電極。第九晶體管具有連接到第三節(jié)點的柵極端、施加有第二電壓的源極端和連接到對應(yīng)的發(fā)射控制線的漏極端。第十晶體管具有連接到第一節(jié)點的柵極端、連接到對應(yīng)的發(fā)射控制線的源極端和施加有第一電壓的漏極端。第九晶體管的漏極端和第十晶體管的源極端連接到下一級的第一信號處理器的第一晶體管的源極端。
[0013]本發(fā)明構(gòu)思的實施例提供了一種有機發(fā)光顯示設(shè)備，所述有機發(fā)光顯示設(shè)備包括:顯示面板，包括多個像素，每個像素連接到掃描線中的對應(yīng)掃描線、數(shù)據(jù)線中的對應(yīng)數(shù)據(jù)線和發(fā)射控制線中的對應(yīng)發(fā)射控制線；掃描驅(qū)動器，通過掃描線將掃描信號順序地施加到像素；數(shù)據(jù)驅(qū)動器，通過數(shù)據(jù)線將數(shù)據(jù)電壓施加到像素；發(fā)射控制驅(qū)動器，包括多個級，所述多個級通過發(fā)射控制線將發(fā)射控制信號順序地施加到像素。每個級可包括:第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號；第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平；第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號而產(chǎn)生發(fā)射控制信號。每個級的第一信號處理器接收從前一級輸出的發(fā)射控制信號作為第一子控制信號，所述多個級中的第一級的第一信號處理器接收開始信號作為第一子控制信號。
[0014]本發(fā)明構(gòu)思的實施例提供了一種發(fā)射控制驅(qū)動器，所述發(fā)射控制驅(qū)動器包括通過發(fā)射控制線順序輸出發(fā)射控制信號的多個級。每個級可包括:雙向驅(qū)動器，響應(yīng)于第一方向控制信號和第二方向控制信號而輸出第一輸入信號或第二輸入信號作為第一子控制信號；第一信號處理器，接收第一電壓并響應(yīng)第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號；第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平；第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號產(chǎn)生發(fā)射控制信號。雙向驅(qū)動器接收從前一級輸出的發(fā)射控制信號作為第一輸入信號和從下一級輸出的發(fā)射控制信號作為第二輸入信號，所述多個級中的第一級的雙向驅(qū)動器接收開始信號作為第一輸入信號，所述多個級中的最后一級的雙向驅(qū)動器接收開始信號作為第二輸入信號。
[0015]本發(fā)明構(gòu)思的實施例提供了一種發(fā)射控制驅(qū)動器，所述發(fā)射控制驅(qū)動器包括通過發(fā)射控制線順序輸出發(fā)射控制信號的多個級。每個級可包括:雙向驅(qū)動器，響應(yīng)于第一方向控制信號和第二方向控制信號而輸出第一輸入信號或第二輸入信號作為第一子控制信號；第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號；第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號產(chǎn)生第三信號、第四信號和進位信號，第二電壓的電平高于第一電壓的電平；第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號而產(chǎn)生發(fā)射控制信號。雙向驅(qū)動器接收從前一級輸出的進位信號作為第一輸入信號和從下一級輸出的進位信號作為第二輸入信號，所述多個級中的第一級的雙向驅(qū)動器接收開始信號作為第一輸入信號，所述多個級中的最后一級的雙向驅(qū)動器接收啟動信號作為第二輸入信號。
【專利附圖】

【附圖說明】
[0016]通過參照附圖詳細描述示例性實施例，特征對于本領(lǐng)域普通技術(shù)人員而言將變得清楚，在附圖中:
[0017]圖1示出根據(jù)實施例的有機發(fā)光顯示裝置的框圖；
[0018]圖2示出表示圖1中示出的像素中的一個像素的示例的等效電路圖；
[0019]圖3示出圖1中示出的發(fā)射控制驅(qū)動器的框圖；
[0020]圖4示出根據(jù)第一示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器的級的電路圖；
[0021]圖5示出圖4中示出的第一級的操作的時序圖；
[0022]圖6和圖7示出根據(jù)第二示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器的級的電路圖；
[0023]圖8示出根據(jù)第三示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器的級的電路圖；
[0024]圖9示出圖8中示出的第一級的操作的時序圖；
[0025]圖10示出圖8中示出的第二級的操作的時序圖。
【具體實施方式】
[0026]現(xiàn)在在下文中將參照附圖更充分地描述示例實施例，然而，示例實施例可以以不同的形式來實施，并不應(yīng)該被解釋為限于在此闡述的實施例。相反，提供這些實施例是為了使這公開將是徹底的和完整的，并將把示例性實施方式充分地傳達給本領(lǐng)域技術(shù)人員。[0027]將理解的是，當(dāng)元件或?qū)颖环Q作“在”另一元件或?qū)印吧稀?、“連接到”或“結(jié)合到”另一元件或?qū)訒r，它可以直接在另一元件或?qū)由?、直接連接到或直接結(jié)合到另一元件或?qū)?，或者可存在中間元件或中間層。相反，當(dāng)元件被稱作“直接在”另一元件或?qū)由稀ⅰ爸苯舆B接到”或“直接結(jié)合到”另一元件或?qū)訒r，不存在中間元件或中間層。相同的標(biāo)號始終表示相同的元件。如這里所使用的，術(shù)語“和/或”包括相關(guān)所列項目中的一個或多個的任意組合和全部組合。
[0028]將理解的是，盡管在這里可使用術(shù)語第一、第二等來描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分并不受這些術(shù)語的限制。這些術(shù)語僅是用來將一個元件、組件、區(qū)域、層和/或部分與另一個元件、組件、區(qū)域、層和/或部分區(qū)分開來。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可被命名為第二元件、組件、區(qū)域、層或部分。
[0029]在這里可使用空間相對術(shù)語，如“在...下方”、“在...下面”、“下面的”、“在...上
方”、“上面的”等，用來輕松地描述如圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)該理解的是，空間相對術(shù)語意在包含除了在附圖中描述的方位之外的裝置在使用或操作中的不同方位。例如，如果在附圖中裝置被翻轉(zhuǎn)，則描述為“在”其它元件或特征“下面”或“下方”的元件隨后將被定位為其它元件或特征“上面的”或“在”其它元件或特征“上方”的元件或特征。因此，示例性術(shù)語“在...下方”可包括“在...上方”和“在...下方”兩種方位。所述裝置可被另外定位(旋轉(zhuǎn)90度或者在其它方位)，相應(yīng)地解釋這里使用的空間相對描述符。
[0030]這里使用的術(shù)語僅為了描述特定實施例的目的，而不意圖限制實施例。如這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還將理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，說明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其它特征、整體、步驟、操作、元件、組件和/或其組合。
[0031]除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科技術(shù)語)具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。將進一步理解，除非這里明確定義，否則術(shù)語例如在通用的字典中定義的術(shù)語應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的上下文中它們的意思相同的意思，而不是理想地或者過于正式地解釋它們的意思。
[0032]在下文中，將參照附圖詳細解釋實施例。
[0033]圖1示出根據(jù)實施例的有機發(fā)光顯示裝置的框圖。參照圖1，有機發(fā)光顯示裝置100包括顯示面板110、時序控制器120、掃描驅(qū)動器130、數(shù)據(jù)驅(qū)動器140和發(fā)射控制驅(qū)動器 150。
[0034]顯示面板110可包括以矩陣形式布置的多個像素PXll至PXnm。像素PXll至PXnm中的每個像素連接到在行方向上延伸的掃描線SI至Sn中的對應(yīng)的掃描線和與掃描線SI至Sn交叉的數(shù)據(jù)線Dl至Dm中的對應(yīng)的數(shù)據(jù)線。另外，像素PXll至PXnm中的每個像素連接到發(fā)射控制線El至En中的對應(yīng)的發(fā)射控制線，其中，發(fā)射控制線El至En大致平行于掃描線SI至Sn延伸。
[0035]掃描線SI至Sn連接到掃描驅(qū)動器130以接收掃描信號。數(shù)據(jù)線Dl至Dm連接到數(shù)據(jù)驅(qū)動器140以接收數(shù)據(jù)電壓。發(fā)射控制線El至En連接到發(fā)射控制驅(qū)動器150，以接收發(fā)射控制信號。在本示例性實施例中，“η”和“m”中的每個為大于零(O)的整數(shù)。
[0036]時序控制器120可接收諸如R、G和B的圖像信號和來自外部源(未示出)(例如，系統(tǒng)板)的控制信號?？刂菩盘柨砂ㄋ酵叫盘朒sync、垂直同步信號Vsync和主時鐘信號MCLK。
[0037]時序控制器120將圖像信號R、G和B的數(shù)據(jù)格式轉(zhuǎn)換成適合于數(shù)據(jù)驅(qū)動器140和時序控制器120之間的接口的數(shù)據(jù)格式。時序控制器120將轉(zhuǎn)換的圖像信號R’、G’和B’提供給數(shù)據(jù)驅(qū)動器140。
[0038]時序控制器120響應(yīng)于控制信號而產(chǎn)生第一控制信號CONTl、第二控制信號C0NT2和第三控制信號C0NT3。第一控制信號C0NT1、第二控制信號C0NT2和第三控制信號C0NT3分別用于控制掃描驅(qū)動器130、數(shù)據(jù)驅(qū)動器140和發(fā)射控制驅(qū)動器150的操作時序。時序控制器120將第一控制信號CONTl、第二控制信號C0NT2和第三控制信號C0NT3分別施加到掃描驅(qū)動器130、數(shù)據(jù)驅(qū)動器140和發(fā)射控制驅(qū)動器150。
[0039]掃描驅(qū)動器130響應(yīng)于第一控制信號CONTl而產(chǎn)生掃描信號。掃描信號通過掃描線SI至Sn以行為單位被順序地施加到像素PXll至PXnm。因此，像素PXll至PXnm以行為單位被順序地選擇。
[0040]數(shù)據(jù)驅(qū)動器140響應(yīng)于第二控制信號C0NT2而產(chǎn)生與圖像信號R’、G’和B’對應(yīng)的數(shù)據(jù)電壓。數(shù)據(jù)電壓通過數(shù)據(jù)線Dl至Dm被分別施加到像素PXll至PXnm。
[0041]用于控制發(fā)射控制驅(qū)動器150的第三控制信號C0NT3包括多個子控制信號。子控制信號可包括開始信號FLM、第一時鐘信號CLKl和第二時鐘信號CLK2。
[0042]發(fā)射控制驅(qū)動器150被施加有第一電壓VGL和第二電壓VGH，其中，第二電壓VGH的電壓電平高于第一電壓VGL的電壓電平。發(fā)射控制驅(qū)動器150響應(yīng)于第三控制信號C0NT3而產(chǎn)生發(fā)射控制信號。具體地講，發(fā)射控制驅(qū)動器150利用開始信號FLM、第一時鐘信號CLK1、第二時鐘信號CLK2、第一電壓VGL和第二電壓VGH產(chǎn)生發(fā)射控制信號。后面將詳細地描述發(fā)射控制驅(qū)動器150的操作。發(fā)射控制信號通過發(fā)射控制線El至En被施加到像素PXll 至 PXnm。
[0043]像素PXl I至PXnm被施加有第一發(fā)射電壓ELVDD和第二發(fā)射電壓ELVSS。像素PXl I至PXnm中的每個像素響應(yīng)于通過掃描線SI至Sn中的對應(yīng)的掃描線提供的對應(yīng)的掃描信號，通過數(shù)據(jù)線Dl至Dn中的對應(yīng)的數(shù)據(jù)線被施加有數(shù)據(jù)電壓中的對應(yīng)的數(shù)據(jù)電壓。像素PXll至PXnm中的每個像素通過利用第一發(fā)射電壓ELVDD和第二發(fā)射電壓ELVSS以對應(yīng)于數(shù)據(jù)電壓的亮度發(fā)射光。后面將對此進行詳細描述。像素PXll至PXnm中的每個像素的發(fā)射時間段由發(fā)射控制信號控制。
[0044]發(fā)射控制驅(qū)動器150可僅利用開始信號FLM、第一時鐘信號CLK1、第二時鐘信號CLK2、第一電壓VGL和第二電壓VGH產(chǎn)生發(fā)射控制信號。換言之，不需要其它控制信號來初始化發(fā)射控制驅(qū)動器150。因此，發(fā)射控制驅(qū)動器150的構(gòu)造可被簡化。
[0045]圖2示出表示圖1中示出的像素中的一個像素的示例的等效電路圖。由于像素PXll至PXnm具有相同的構(gòu)造和功能，所以在圖2中僅示出一個像素PXij。因此，在下文中，將詳細描述一個像素PXij的操作。
[0046]參照圖2，像素PXij可包括有機發(fā)光二極管0LED、驅(qū)動晶體管Tl、電容器Cst、開關(guān)晶體管T2和發(fā)射控制晶體管T3。驅(qū)動晶體管Tl具有施加有第一發(fā)射電壓ELVDD的源極端、連接到發(fā)射控制晶體管T3的源極端的漏極端以及連接到開關(guān)晶體管T2的漏極端的柵極端。開關(guān)晶體管T2具有連接到對應(yīng)的掃描線Si的柵極端和連接到對應(yīng)的數(shù)據(jù)線Dj的源極端。
[0047]開關(guān)晶體管T2響應(yīng)于通過掃描線Si提供的掃描信號而導(dǎo)通。導(dǎo)通的開關(guān)晶體管T2通過數(shù)據(jù)線Dj接收數(shù)據(jù)電壓并將數(shù)據(jù)電壓施加到驅(qū)動晶體管Tl的柵極端。
[0048]電容器Cst具有連接到驅(qū)動晶體管Tl的源極端的第一電極和連接到驅(qū)動晶體管Tl的柵極端的第二電極。電容器Cst被充入施加到驅(qū)動晶體管Tl的柵極端的數(shù)據(jù)電壓，并在開關(guān)晶體管T2截止之后保持充入的數(shù)據(jù)電壓。
[0049]發(fā)射控制晶體管T3具有連接到對應(yīng)的發(fā)射控制線Ei的柵極端和連接到有機發(fā)光二極管OLED的陽極電極(anode electrode)的漏極端。發(fā)射控制晶體管T3響應(yīng)于通過發(fā)射控制線Ei提供的發(fā)射控制信號而導(dǎo)通。導(dǎo)通的發(fā)射控制晶體管T3將流過驅(qū)動晶體管Tl的電流I_D傳送到有機發(fā)光二極管0LED。
[0050]有機發(fā)光二極管OLED通過其陰極電極被施加有第二發(fā)射電壓ELVSS。有機發(fā)光二極管OLED根據(jù)通過發(fā)射控制晶體管T3從驅(qū)動晶體管Tl提供的電流Imd的量發(fā)射不同強度的光。
[0051]圖3示出表示圖1中示出的發(fā)射控制驅(qū)動器的框圖。參照圖3，發(fā)射控制驅(qū)動器150包括依次連接的多個級STAGEl至STAGEn，以順序地輸出發(fā)射控制信號。級STAGEl至STAGEn分別連接到發(fā)射控制線El至En，并順序地輸出發(fā)射控制信號。在預(yù)定時間段內(nèi)，發(fā)射控制信號相互重疊。在下文中，通過發(fā)射控制線El至En輸出的發(fā)射控制信號被稱作第一發(fā)射控制信號至第η發(fā)射控制信號。
[0052]級STAGEl至STAGEn中的每個級接收第一電壓VGL和第二電壓VGH，其中，第二電壓VGH的電壓電平高于第一電壓VGL的電壓電平。另外，級STAGEl至STAGEn中的每個級接收第一時鐘信號CLKl和第二時鐘信號CLK2。
[0053]在級STAGEl至STAGEn中，第一級STAGEl響應(yīng)開始信號FLM被驅(qū)動。具體地講，第一級STAGEl接收第一電壓VGL和第二電壓VGH，并響應(yīng)于開始信號FLM、第一時鐘信號CLKl和第二時鐘信號CLK2而產(chǎn)生第一發(fā)射控制信號。第一發(fā)射控制信號通過第一發(fā)射控制線El被施加到布置在對應(yīng)的行中的像素。
[0054]級STAGEl至STAGEn依次連接并被順序地驅(qū)動。具體地講，當(dāng)前級連接到前一級的輸出端并接收從前一級輸出的發(fā)射控制信號。當(dāng)前級響應(yīng)于從前一級提供的發(fā)射控制信號而被驅(qū)動。
[0055]例如，第二級STAGE2可接收從第一級STAGEl輸出的第一發(fā)射控制信號并響應(yīng)于第一發(fā)射控制信號被驅(qū)動。具體地講，第二級STAGE2可接收第一電壓VGL和第二電壓VGH，并響應(yīng)于第一發(fā)射控制信號、第一時鐘信號CLKl和第二時鐘信號CLK2而產(chǎn)生第二發(fā)射控制信號。第二發(fā)射控制信號通過第二發(fā)射控制線Ε2被施加到布置在對應(yīng)的行中的像素。其它級STAGE3至STAGEn以與第二級STAGE2的方式相同的方式被驅(qū)動，因此將不再重復(fù)對它們的詳細描述。
[0056]圖4示出根據(jù)第一示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器的級的電路圖。圖4示出第一級STAGEl和第二級STAGE2的電路圖，但是級STAGEl至STAGEn具有相同的電路構(gòu)造和功能。因此，在下文中，將詳細描述第一級STAGEl的電路構(gòu)造和操作，并且為了避免冗余，將不再重復(fù)描述其它級STAGE2至STAGEn的電路構(gòu)造和操作。參照圖4，級STAGEl至STAGEn中的每個級可包括第一信號處理器151、第二信號處理器152和第三信號處理器153。
[0057]級STAGEl至STAGEn中的每個級的第一信號處理器151被施加有第一子控制信號和第二子控制信號。具體地講，級STAGE2至STAGEn中的每個級的第一信號處理器151接收從前一級輸出的發(fā)射控制信號作為第一子控制信號。第一級STAGEl的第一信號處理器151接收開始信號FLM作為第一子控制信號。
[0058]另外，奇數(shù)級STAGEl、STAGE3、...、和STAGEn-1中的每個級的第一信號處理器151接收第一時鐘信號CLKl作為第二子控制信號。偶數(shù)級STAGE2、STAGE4、...、和STAGEn中的每個級的第一信號處理器151接收第二時鐘信號CLK2作為第二子控制信號。
[0059]因此,第一信號處理器151接收第一電壓VGL,并響應(yīng)于第一子控制信號和第二子控制信號產(chǎn)生第一信號CSl和第二信號CS2。第一信號CSl和第二信號CS2被施加到第二信號處理器152。
[0060]第一級STAGEl的第一信號處理器151接收第一電壓VGL，并響應(yīng)于開始信號FLM和第一時鐘信號CLKl產(chǎn)生第一信號CSl和第二信號CS2。第一信號處理器151將第一信號CSl和第二信號CS2施加到第二信號處理器152。
[0061]第一信號處理器151可包括第一晶體管Ml、第二晶體管M2和第三晶體管M3。第一晶體管Ml、第二晶體管M2和第三晶體管M3可為PMOS晶體管。
[0062]第一晶體管Ml具有:源極端,施加有開始信號FLM ;柵極端,施加有第一時鐘信號CLKl ;漏極端，連接到第二晶體管M2的柵極端。
[0063]第二晶體管M2具有:柵極端，連接到第一晶體管Ml的漏極端；源極端，連接到第三晶體管M3的源極端；漏極端，施加有第一時鐘信號CLKl。
[0064]第三晶體管M3具有:柵極端，施加有第一時鐘信號CLKl并連接到第二晶體管M2的漏極端；源極端，連接到第二晶體管M2的源極端；漏極端，施加有第一電壓VGL。
[0065]第一信號CSl是從相互連接的第二晶體管M2和第三晶體管M3的源極端輸出的。第二信號CS2是從第一晶體管Ml的漏極端輸出的。
[0066]級STAGEl至STAGEn中的每個級的第二信號處理器152施加有第三子控制信號。
具體地講，奇數(shù)級STAGE1、STAGE3.....和STAGEn-1中的每個級的第二信號處理器152接
收第二時鐘信號CLK2作為第三子控制信號。偶數(shù)級STAGE2、STAGE4、...、和STAGEn中的每級的第二信號處理器152接收第一時鐘信號CLKl作為第三子控制信號。
[0067]第二信號處理器152接收第二電壓VGH,并響應(yīng)于第三子控制信號、第一信號CSl和第二信號CS2而產(chǎn)生第三信號CS3和第四信號CS4。第三信號CS3和第四信號CS4被施加到第三信號處理器153。
[0068]第一級STAGEl的第二信號處理器152接收第二電壓VGH，并響應(yīng)于第二時鐘信號CLK2及來自第一信號處理器151的第一信號CSl和第二信號CS2而產(chǎn)生第三信號CS3和第四信號CS4。第二信號處理器152將第三信號CS3和第四信號CS4施加到第三信號處理器153。
[0069]第二信號處理器152可包括第四晶體管M4、第五晶體管M5、第六晶體管M6和第七晶體管M7以及第一電容器Cl和第二電容器C2。第四晶體管M4、第五晶體管M5、第六晶體管M6和第七晶體管M7可為PMOS晶體管。
[0070]第四晶體管M4具有:柵極端，施加有第二時鐘信號CLK2 ;漏極端，連接到第一節(jié)點NI和第二晶體管M2的柵極端；源極端，連接到第五晶體管M5的漏極端。
[0071 ] 第一電容器Cl具有施加有第二時鐘信號CLK2的第一電極和連接到第四晶體管M4的漏極端和第一節(jié)點NI的第二電極。
[0072]第五晶體管M5具有:柵極端，連接到第三晶體管M3的源極端和第二節(jié)點N2 ;源極端，施加有第二電壓VGH ;漏極端，連接到第四晶體管M4的源極端。
[0073]第六晶體管M6具有:柵極端，連接到第二節(jié)點N2 ;源極端，連接到第七晶體管M7的漏極端；漏極端，施加有第二時鐘信號CLK2。
[0074]第二電容器C2具有連接到第六晶體管M6的柵極端的第一電極和連接到第六晶體管M6的源極端的第二電極。
[0075]第七晶體管M7具有:柵極端，施加有第二時鐘信號CLK2 ;源極端，連接到第三節(jié)點N3 ;漏極端，連接到第六晶體管M6的源極端。
[0076]第三信號CS3被施加到第三節(jié)點N3，并且第四信號CS4被施加到第一節(jié)點NI。
[0077]第一級STAGEl的第三信號處理器153接收第一電壓VGL和第二電壓VGH，并響應(yīng)于從第二信號處理器152提供的第三信號CS3和第四信號CS4產(chǎn)生第一發(fā)射控制信號。第一發(fā)射控制信號通過第一發(fā)射控制線El被施加到像素。第一發(fā)射控制信號被施加到第二級STAGE2的第一信號處理器151。
[0078]第三處理器153包括第八晶體管M8、第九晶體管M9和第十晶體管MlO以及第三電容器C3。第八晶體管M8、第九晶體管M9和第十晶體管MlO為PMOS晶體管。
[0079]第八晶體管M8具有:柵極端，連接到第一節(jié)點NI ;源極端，施加有第二電壓VGH ；漏極端，連接到第三節(jié)點N3。
[0080]第三電容器C3具有施加有第二電壓VGH的第一電極和連接到第三節(jié)點N3的第二電極。
[0081]第九晶體管M9具有:柵極端，連接到第三節(jié)點N3 ;源極端，施加有第二電壓VGH ；漏極端，連接到第一發(fā)射控制線El。
[0082]第十晶體管MlO具有:柵極端，連接到第一節(jié)點NI ;源極端，連接到第一發(fā)射控制線El ;漏極端，施加有第一電壓VGL。
[0083]第九晶體管M9的漏極端和第十晶體管MlO的源極端連接到第二級STAGE2的第一信號處理器151的第一晶體管Ml的源極端。
[0084]將參照圖5詳細描述通過開始信號FLM、第一時鐘信號CLKl和第二時鐘信號CLK2的第一晶體管Ml至第十晶體管MlO的操作。
[0085]圖5示出表示圖4中示出的第一級的操作的時序圖。參照圖5，第一時鐘信號CLKl和第二時鐘信號CLK2具有相同的頻率。即，第一時鐘信號CLKl和第二時鐘信號CLK2具有相同的第一周期Tl。第二時鐘信號CLK2是通過使第一時鐘信號CLKl移位第一時鐘信號CLKl的第一周期Tl的一半而獲得的。第一時鐘信號CLKl和第二時鐘信號CLK2之間的移位時間段被稱作第一持續(xù)時間1H。
[0086]開始信號FLM僅被施加到第一級STAGE1，并且開始信號FLM的高電平持續(xù)時間被稱作第二持續(xù)時間4H。第二持續(xù)時間4H是第一時鐘信號CLKl和第二時鐘信號CLK2的第一周期Tl的兩倍。也就是說，第二持續(xù)時間4H是第一持續(xù)時間IH的四倍。
[0087]當(dāng)?shù)谝粫r鐘信號CLKl從高電平變?yōu)榈碗娖綍r，開始信號FLM從低電平變成高電平。如上所述，開始信號FLM在從低電平變成高電平之后，在第二持續(xù)時間4H內(nèi)保持高電平。即，當(dāng)?shù)谝粫r鐘信號CLKl從高電平變成低電平時開始信號FLM被激活，并且開始信號FLM的激活狀態(tài)在第二持續(xù)時間4H內(nèi)維持。
[0088]在下文中，每個信號的高電平被稱作第一電平，每個信號的比高電平低的低電平被稱作第二電平。另外，第一電壓VGL具有第二電平，第二電壓VGH具有第一電平。
[0089]開始信號FLM和第一時鐘信號CLKl在第一時間點tl具有第二電平，第二時鐘信號CLK2在第一時間段tl具有第一電平。
[0090]具有第二電平的第一時鐘信號CLKl被施加到第一晶體管Ml的柵極端和第三晶體管M3的柵極端。因此，第一晶體管Ml和第三晶體管M3導(dǎo)通。
[0091]具有第二電平的開始信號FLM通過導(dǎo)通的第一晶體管Ml被施加到第二晶體管M2的柵極端和第一節(jié)點NI。因此，第二晶體管M2導(dǎo)通，并且第一節(jié)點NI處的電壓具有第二電平。
[0092]具有第二電平的第一時鐘信號CLKl和第一電壓VGL分別通過導(dǎo)通的第二晶體管M2和導(dǎo)通的第三晶體管M3被施加第二節(jié)點N2。因此，第二節(jié)點N2處的電壓具有第二電平。
[0093]具有第一電平的第二時鐘信號CLK2被施加到第四晶體管M4和第七晶體管M7。因此，第四晶體管M4和第七晶體管M7截止。
[0094]由于第一節(jié)點NI處的電壓具有第二電平，所以第八晶體管M8導(dǎo)通。第二電壓VGH通過導(dǎo)通的第八晶體管M8被施加到第三節(jié)點N3。因此，第三節(jié)點N3處的電壓具有第一電平。第三電容器CS3被充有第二電壓VGH。換言之，第三電容器C3被充有具有第一電平的電壓。由于第三節(jié)點N3處的電壓具有第一電平，所以第九晶體管M9截止。
[0095]由于第一節(jié)點NI處的電壓具有第二電平，所以第十晶體管MlO導(dǎo)通。由于導(dǎo)通的第十晶體管M10，第一電壓VGL被施加到第一發(fā)射控制線El。因此，第一發(fā)射控制線具有第二電平。
[0096]在第二時間點t2，開始信號FLM具有第二電平，第一時鐘信號CLKl和第二時鐘信號CLK2具有第一電平。第一晶體管Ml和第三晶體管M3通過具有第一電平的第一時鐘信號CLKl截止。
[0097]由于第一節(jié)點NI處的電壓保持第二電平，所以第二晶體管M2導(dǎo)通。具有第一電平的第一時鐘信號CLKl通過導(dǎo)通的第二晶體管M2被施加到第二節(jié)點N2。因此，第二節(jié)點N2處的電壓具有第一電平。
[0098]第一節(jié)點NI處的電壓具有第二電平，因此，第八晶體管M8和第十晶體管MlO導(dǎo)通。第二電壓VGH通過導(dǎo)通的第八晶體管M8被施加到第三節(jié)點N3，從而第三節(jié)點N3處的電壓保持在第一電平。
[0099]由于第三節(jié)點N3處的電壓具有第一電平并且第一節(jié)點NI處的電壓具有第二電平，所以第九晶體管M9截止并且第十晶體管MlO導(dǎo)通。因此，第一發(fā)射控制信號保持在第
二電平。
[0100]在第三時間點t3，第二時鐘信號CLK2從第一電平轉(zhuǎn)變?yōu)榈诙娖?，然后從第二電平再次轉(zhuǎn)變成第一電平。因此，由于第一電容器Cl的耦合，第一節(jié)點NI處的電勢通過第二時鐘信號CLK2的電勢的變化而被自舉(boot-strapped)。即，在第二時間點t2具有第二電平的電壓的第一節(jié)點NI由于第一電容器Cl的耦合在第二時鐘信號CLK2的第二電平時間段具有低于第二電平的第三電平的電壓。當(dāng)施加到PMOS晶體管的電壓的電平變低時，傳統(tǒng)的PMOS晶體管具有良好的驅(qū)動特性。由于第一節(jié)點NI處的電壓在時鐘信號CLK2的第二電平時間段內(nèi)具有低于第二電平的第三電平，所以可提高第八晶體管M8至第十晶體管MlO的驅(qū)動特性。第一發(fā)射控制信號保持在第二電平。
[0101]在第四時間點段t4，開始信號FLM和第二時鐘信號CLK2具有第一電平，第一時鐘信號CLKl具有第二電平。
[0102]第一晶體管Ml被具有第二電平的第一時鐘信號CLKl導(dǎo)通，并且具有第一電平的開始信號FLM被施加到第一節(jié)點NI。第一節(jié)點NI處的電壓具有第一電平，因此，第二晶體管M2和第十晶體管MlO截止。
[0103]第三晶體管M3響應(yīng)于具有第二電平的第一時鐘信號CLKl而被導(dǎo)通，并且第一電壓VGL被施加到第二節(jié)點N2。因此，第二節(jié)點N2處的電壓具有第二電平。
[0104]第七晶體管M7響應(yīng)于具有第一電平的第二時鐘信號CLK2而被截止。由于第一節(jié)點NI處的電壓具有第一電平，所以第八晶體管M8截止。第三節(jié)點N3處的電壓通過第三電容器C3被保持在第一電平。第三節(jié)點N3處的電壓保持在第一電平，因此，第九晶體管M9截止。因此，第一發(fā)射控制信號被保持在第二電平。
[0105]在第五時間點t5,開始信號FLM和第一時鐘信號CLKl具有第一電平,并且第二時鐘信號CLK2具有第二電平。
[0106]第一晶體管Ml和第三晶體管M3通過具有第一電平的第一時鐘信號CLKl截止。由于第一節(jié)點NI處的電壓保持在第一電平，所以第二晶體管M2、第八晶體管M8和第十晶體管MlO截止。
[0107]第四晶體管M4和第七晶體管M7響應(yīng)于具有第二電平的第二時鐘信號CLK2而被導(dǎo)通。另外，第二節(jié)點N2處的電壓具有第二電平，從而第五晶體管M5和第六晶體管M6導(dǎo)通。
[0108]如上所述的自舉，由于第二電容器C2的耦合，第二節(jié)點N2的電勢通過第二時鐘信號CLK2的電勢的變化被自舉。即，第二節(jié)點N2處的電壓在第二時鐘信號CLK2的第二電平時間段內(nèi)具有低于第二電平的第三電平。
[0109]具有第二電平的第二時鐘信號CLK2通過導(dǎo)通的第六晶體管M6和第七晶體管M7被施加到第三節(jié)點N3。因此，第三節(jié)點N3處的電壓在第五時間點t5具有第二電平。由于第三節(jié)點N3處的電壓具有第二電平，所以第九晶體管N9導(dǎo)通。
[0110]由于第九晶體管M9導(dǎo)通且第十晶體管MlO截止，所以第一發(fā)射控制信號被保持在第一電平。
[0111]在第六時間點t6,開始信號FLM和第一時鐘信號CLKl具有第二電平,并且第二時鐘信號CLK2具有第一電平。根據(jù)第一時間點tl處的操作，第一發(fā)射控制信號在第六時間點t6具有第二電平。
[0112]第一發(fā)射控制信號具有第一電平的持續(xù)時間被稱作第三持續(xù)時間3H。第三持續(xù)時間3H是第一持續(xù)時間IH的三倍。
[0113]第一發(fā)射控制信號通過第二級STAGE2和第一發(fā)射控制線El被施加到像素。第二級STAGE2響應(yīng)于第一發(fā)射控制信號、第一時鐘信號CLKl和第二時鐘信號CLK2產(chǎn)生第二發(fā)射控制信號。
[0114]第二發(fā)射控制信號在相對于第一發(fā)射控制信號被移位第一持續(xù)時間IH之后被輸出。換言之，從級STAGEl至STAGEn輸出的發(fā)射控制信號被順序地移位第一持續(xù)時間1H。具體地講，從當(dāng)前級輸出的發(fā)射控制信號通過使從先前級輸出的發(fā)射控制信號移位第一持續(xù)時間IH而獲得。
[0115]因此，根據(jù)第一示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器150接收第一電壓VGL和第二電壓VGH，并響應(yīng)于開始信號FLM、第一時鐘信號CLKl和第二時鐘信號CLK2產(chǎn)生發(fā)射控制信號。因此,可簡化發(fā)射控制驅(qū)動器150的構(gòu)造。
[0116]圖6和圖7示出根據(jù)第二示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器的級的電路圖。
[0117]圖6示出第一級STAGEl和第二級STAGE2，圖7示出第(n_l)級STAGEn-1和第η級STAGEn。然而，級STAGEl至STAGEn具有相同的電路構(gòu)造和功能。除了圖6和圖7中示出的級包括雙向驅(qū)動器之外，圖6和圖7中示出的級以與圖4中示出的級的方式相同的方式被驅(qū)動。因此，在下文中，將描述與圖4中示出的級的電路構(gòu)造不同的電路構(gòu)造。
[0118]參照圖6和圖7，級STAGEl至STAGEn中的每個級的雙向驅(qū)動器154接收第一方向控制信號BI_CTL和第二方向控制信號BI_CTLB。雙向驅(qū)動器154響應(yīng)于第一方向控制信號BI_CTL和第二方向控制信號BI_CTLB而輸出第一輸出信號或第二輸出信號作為第一子控制信號。
[0119]具體地講， 當(dāng)前級的雙向驅(qū)動器154接收從前一級級輸出的發(fā)射控制信號作為第一輸入信號，并接收從下一級輸出的發(fā)射控制信號作為第二輸入信號。另外，第一級STAGEl的雙向驅(qū)動器154接收開始信號FLM作為第一輸入信號，并且第η級STAGEn接收開始信號FLM作為第二輸入信號。
[0120]例如，由于第一級STAGEl沒有前一級，所以從第一級STAGEl輸出的第一發(fā)射控制信號被施加到下一級(即，第二級STAGE2)。從第二級STAGE2輸出的第二發(fā)射控制信號被施加到下一級(即，第三級STAGE3)和前一級(即，第一級STAGE1)。由于第η級STAGEn沒有下一級，所以從第η級STAGEn輸出的第η發(fā)射控制信號被施加到前一級(即，第(η_1)級STAGEn-1 )。從第(η_1)級STAGEn-1輸出的第(η_1)發(fā)射控制信號被施加到下一級(即，第η 級 STAGEn)和前一級(即，第(n_2)級 STAGEn_2)。
[0121]雙向驅(qū)動器154包括第十一晶體管Mll和第十二晶體管M12。
[0122]第H 晶體管Mll包括施加有第一方向控制信號BI_CTL的柵極端和施加有第一輸入信號的源極端。第十二晶體管M12包括施加有第二方向控制信號BI_CTLB的柵極端和施加有第二輸入信號的源極端。第十一晶體管Mll和第十二晶體管M12的漏極端連接到第一信號處理器151的第一晶體管Ml的源極端。
[0123]在第一級STAGEl中，雙向驅(qū)動器154的第十一晶體管Mll的柵極端接收第一方向控制信號BI_CTL，并且雙向驅(qū)動器154的第十一晶體管Mll的源極端接收開始信號FLM。第十二晶體管M12的柵極端接收第二方向控制信號BI_CTLB，并且第十二晶體管M12的源極端接收從第二級STAGE2輸出的第二發(fā)射控制信號。第十一晶體管Mll和第十二晶體管M12的漏極端連接到第一晶體管Ml的源極端。[0124]在第η級STAGEn中，雙向驅(qū)動器154的第十一晶體管Mll的柵極端接收第一方向控制信號BI_CTL，并且雙向驅(qū)動器154的第十一晶體管Mll的源極端接收從第(n_l)級STAGEn-1輸出的第(n_l)發(fā)射控制信號。第十二晶體管M12的柵極端接收第二方向控制信號BI_CTLB，并且第十二晶體管M12的源極端接收開始信號FLM。第H^一晶體管Mll和第十二晶體管M12的漏極端連接到第一晶體管Ml的源極端。
[0125]在其它級STAGE2至STAGEn-1中，雙向驅(qū)動器154的第十一晶體管Mll的柵極端接收第一方向控制信號BI_CTL，并且雙向驅(qū)動器154的第十一晶體管Mll的源極端接收從前一級輸出的發(fā)射控制信號。第十二晶體管M12的柵極端接收第二方向控制信號BI_CTLB，并且第十二晶體管M12的源極端接收從下一級輸出的發(fā)射控制信號。第十一晶體管Mll和第十二晶體管M12的漏極端連接到第一晶體管Ml的源極端。
[0126]第一方向控制信號BI_CTL和第二方向控制信號BI_CTLB相互具有不同的電平。例如，當(dāng)?shù)谝环较蚩刂菩盘朆I_CTL具有第一電平(或高平)時，第二方向控制信號BI_CTLB具有低于第一電平的第二電平(或低電平)。
[0127]當(dāng)?shù)谝环较蚩刂菩盘朆I_CTL具有第二電平時，級STAGEl至STAGEn中的每個級的雙向驅(qū)動器154的第十一晶體管Mll導(dǎo)通，并且級STAGEl至STAGEn中的每個級的雙向驅(qū)動器154的第十二晶體管M12截止。因此，開始信號FLM被施加到第一級STAGEl的雙向驅(qū)動器154。另外，從第一級STAGEl輸出的第二發(fā)射控制信號被施加到第二級STAGE2。BP,根據(jù)第二示例性實施例的發(fā)射控制驅(qū)動器的級STAGEl至STAGEn以與圖4中示出的級的方式相同的方式被驅(qū)動。從級STAGEl至STAGEn輸出的發(fā)射控制信號按照從第一發(fā)射控制信號至第η發(fā)射控制信號的順序被順序地施加到像素。因此，按照從顯示面板110的上部到顯示面板110的下部的順序驅(qū)動像素。
[0128]在第二方向控制信號BI_CTLB具有第二電平的情況下，級STAGEl至STAGEn中的每個級的雙向驅(qū)動器154的第十·一晶體管Mll截止，并且級STAGEl至STAGEn中的每個級的雙向驅(qū)動器154的第十二晶體管M12導(dǎo)通。因此，開始信號FLM被施加到第η級STAGEn的雙向驅(qū)動器154。另外，從第η級STAGEn輸出的第η發(fā)射控制信號被施加到第(η_1)級STAGEn-1。因此，從級STAGEl至STAGEn輸出的發(fā)射控制信號按照從第η發(fā)射控制信號至第一發(fā)射控制信號的順序被順序地施加到像素。因此，按照從顯示面板110的下部到顯示面板110的上部的順序驅(qū)動像素。
[0129]根據(jù)第二示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器接收第一電壓VGL和第二電壓VGH，并響應(yīng)于開始信號FLM、第一時鐘信號CLKl和第二時鐘信號CLK2而產(chǎn)生發(fā)射控制信號。因此，可簡化發(fā)射控制驅(qū)動器的構(gòu)造。
[0130]圖8示出根據(jù)第三示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器的級的電路圖。圖8示出發(fā)射控制驅(qū)動器的第一級STAGEl和第二級STAGE2。然而，級STAGEl至STAGEn具有相同的電路構(gòu)造和功能。因此，在下文中，將詳細描述第一級STAGEl并省略對其它級STAGE2至STAGEn的詳細描述。
[0131]除了第二信號處理器152a之外，以與圖6和圖7中示出的級的驅(qū)動方式相同的方式驅(qū)動圖8中示出的級。因此,在下文中,將描述與圖6和圖7中示出的級的電路構(gòu)造不同的電路構(gòu)造。
[0132]參照圖8，級STAGEl至STAGEn中的每個級的雙向驅(qū)動器154接收從前一級輸出的進位信號CA作為第一輸入信號，并接收從下一級輸出的進位信號CA作為第二輸入信號。另外，第一級STAGEl的雙向驅(qū)動器154接收開始信號FLM作為第一輸入信號，并且第η級STAGEn的雙向驅(qū)動器154接收開始信號FLM作為第二輸入信號。
[0133]從級STAGEl至STAGEn中的每個級的第二信號處理器152a輸出進位信號CA。為了輸出進位信號CA，級STAGEl至STAGEn中的每個級的第二信號處理器152a包括第四晶體管M4至第七晶體管M7、第一電容器Cl和第二電容器C2以及第十三晶體管M13和第十四晶體管M14。除了第一電容器Cl、第十三晶體管M13和第十四晶體管M14之外，第二信號處理器152a的電路構(gòu)造與圖4中示出的第二信號處理器152的電路構(gòu)造相同。因此，將詳細描述第一級STAGEl的第二信號處理器152a的第一電容器Cl、第十三晶體管M13和第十四晶體管M14之間的連接。
[0134]第十三晶體管M13具有:柵極端，連接到第五晶體管M5的柵極端和第二節(jié)點N2 ；源極端，施加有第二電壓VGH ;漏極端，連接到第四節(jié)點N4。
[0135]第十四晶體管M14具有:柵極端，連接到第四晶體管M4的柵極端；源極端，連接到第四節(jié)點N4 ;漏極端，施加有第二時鐘信號CLK2。
[0136]第一電容器Cl具有:第一電極，連接到第四晶體管M4的漏極端和第十四晶體管M14的柵極端；第二電極，連接到第四節(jié)點N4。
[0137]從第四節(jié)點N4輸出的信號被定義為進位信號CA，并被施加到第二級STAGE2的雙向驅(qū)動器154。
[0138]級STAGEl至STAGEn中的每個級的進位信號CA被施加到前一級和下一級中的每個級的雙向驅(qū)動器154。例如，由于第一級STAGEl的前一級不存在，所以從第一級STAGEl輸出的進位信號CA被施加到下一級(S卩，第二級STAGE2)的雙向驅(qū)動器154。從第二級STAGE2輸出的進位信號CA被施加到下一級(B卩，第三級STAGE3)的雙向驅(qū)動器154和前一級(SP，第一級STAGEl)的雙向驅(qū)動器154。
[0139]由于第η級STAGEn的下一級不存在，所以從第η級STAGEn輸出的進位信號被施加到第(η-1)級STAGEn-1的雙向驅(qū)動器154。從第(η_1)級STAGEn-1輸出的進位信號CA被施加到第η級STAGEn和第(η_2)級STAGEn_2中的每個級的雙向驅(qū)動器154。
[0140]S卩，代替圖6和圖7中示出的級中使用的發(fā)射控制信號，圖8中示出的級中的每個級將進位信號CA施加到其前一級和下一級。因此，可通過使用進位信號而不是發(fā)射控制信號來驅(qū)動級STAGEl至STAGEn。
[0141]下面將參照圖9詳細描述通過第十三晶體管M13和第十四晶體管M14從第一級STAGEl輸出進位信號CA。另外，將在后面參照圖10詳細描述響應(yīng)于來自第一級STAGEl的進位信號CA驅(qū)動的第二級STAGE2。
[0142]圖9示出表示圖8中示出的第一級的操作的時序圖。盡管圖9中未示出，但是第一方向控制信號BI_CTL具有第二電平，并且第二方向控制信號BI_CTLB具有第一電平。即，按照從顯示面板Iio的上部到顯示面板110的下部的順序驅(qū)動級STAGEl至STAGEn。
[0143]除了第四節(jié)點N4處的電壓被添加作為進位信號CA之外，圖9中示出的信號具有與圖5中示出的信號的波形相同的波形。換言之，除了圖8中示出的第一級STAGEl輸出進位信號CA之外，以與圖4中示出的第一級STAGEl的驅(qū)動方式相同的方式驅(qū)動圖8中示出的第一級STAGEl。[0144]在除了第一節(jié)點NI具有第一電平的時間段N1_H之外的時間段內(nèi)，第一節(jié)點NI具有第二電平或第三電平。當(dāng)?shù)谝还?jié)點NI具有第二電平或第三電平時，第十四晶體管M14導(dǎo)通。即，在除了第一節(jié)點NI具有第一電平的時間段N1_H之外的時間段內(nèi)，第二時鐘信號CLK2被施加到第四節(jié)點N4。因此，在除了第一節(jié)點NI具有第一電平的時間段N1_H之外的時間段內(nèi)，第四節(jié)點N4具有與第二時鐘信號CLK2的波形相同的波形。
[0145]當(dāng)?shù)谝还?jié)點NI處的電壓具有第一電平時，第十四晶體管M14截止。當(dāng)?shù)谝还?jié)點NI處的電壓從第二電平變?yōu)榈谝浑娖綍r，第二節(jié)點N2處的電壓從第一電平改變?yōu)榈诙娖?。?dāng)?shù)诙?jié)點N2處的電壓具有第二電平時，第十三晶體管M13導(dǎo)通。第二電壓VGH通過導(dǎo)通的第十三晶體管M13被施加到第四節(jié)點N4。因此，第四節(jié)點N4處的電壓具有第一電平并在第十三晶體管M13導(dǎo)通時保持在第一電平。也就是說，在第二節(jié)點N2具有第二電平的時間段N2_L內(nèi)，第四節(jié)點N4處的電壓保持在第一電平。
[0146]當(dāng)?shù)谑木w管M14不存在時，第二時鐘信號CLK2被連續(xù)地施加到第一電容器Cl。因此，第一電容器Cl被交替地且重復(fù)地充入第一電平和第二電平。在這種情況下，由于第一電容器Cl的負載,第二時鐘信號CLK2可被延遲。S卩，異常的第二時鐘信號CLK2被施加到第二信號處理器152。
[0147]當(dāng)?shù)谝还?jié)點NI處的電壓具有第一電平時，第十四晶體管M14截止。當(dāng)?shù)谑木w管M14截止時，第二時鐘信號CLK2不受第三電容器C3的影響，因此，可防止第二時鐘信號CLK2的延遲。
[0148]當(dāng)?shù)谑木w管M14截止時，第十三晶體管M13使第四節(jié)點N4均勻地保持。換言之，當(dāng)?shù)谑木w管M14截止時，第十三晶體管M13導(dǎo)通，從而第四節(jié)點N4處的電壓保持在
第一電平。
[0149]根據(jù)第三示例性實施例的有機發(fā)光顯示裝置的發(fā)射控制驅(qū)動器僅利用開始信號FLM、進位信號CA、第一時鐘信號CLKl、第二時鐘信號CLK2和第二電壓VGH產(chǎn)生發(fā)射控制信號。即，不需要額外的控制信號來初始化發(fā)射控制驅(qū)動器150。因此，可簡化發(fā)射控制驅(qū)動器150的構(gòu)造。
[0150]圖10示出表示圖8中示出的第二級的操作的時序圖。參照圖10，第一級STAGEl的第四節(jié)點N4處的電壓作為進位信號CA被施加到第二級STAGE2。在第一時間點tl，進位信號CA和第二時鐘信號CLK2具有第二電平，第一時鐘信號CLKl具有第一電平。
[0151]具有第二電平的第二時鐘信號CLK2被施加到第一晶體管Ml的柵極端和第三晶體管M3的柵極端。因此，第一晶體管Ml和第三晶體管M3被導(dǎo)通。
[0152]具有第二電平的進位信號CA通過導(dǎo)通的第一晶體管Ml被施加到第二晶體管M2的柵極端和第一節(jié)點NI。因此，第二晶體管M2導(dǎo)通并且第一節(jié)點NI處的電壓具有第二電平。
[0153]具有第一電平的第一時鐘信號CLKl被施加到第四晶體管M4和第七晶體管M7。因此，第四晶體管M4和第七晶體管M7截止。
[0154]由于第一節(jié)點NI處的電壓具有第二電平，所以第八晶體管M8導(dǎo)通。第二電壓VGH通過導(dǎo)通的第八晶體管M8被施加到第三節(jié)點N3。因此，第三節(jié)點N3處的電壓具有第一電平，第九晶體管M9截止。
[0155]第一節(jié)點NI處的電壓具有第二電平，從而第十晶體管MlO導(dǎo)通。由于導(dǎo)通的第十晶體管M10，第一電壓VGL被施加到第二發(fā)射控制線E2。因此，第二發(fā)射控制信號具有第二電平。
[0156]在第二時間點t2，進位信號CA、第一時鐘信號CLKl和第二時鐘信號CLK2具有第一電平。第一晶體管Ml和第三晶體管M3響應(yīng)于具有第一電平的第二時鐘信號CLK2而被截止。
[0157]由于第一節(jié)點NI處的電壓保持在第二電平，因此第二晶體管M2導(dǎo)通。具有第一電平的第一時鐘信號CLKl通過導(dǎo)通的第二晶體管M2被施加到第二節(jié)點N2。因此，第二節(jié)點N2處的電壓具有第一電平。
[0158]由于第一節(jié)點NI處的電壓具有第二電平，所以第八晶體管M8和第十晶體管MlO導(dǎo)通。因此，第二電壓VGH通過導(dǎo)通的第八晶體管M8被施加到第三節(jié)點N3，從而第三節(jié)點N3處的電壓保持在第一電平。
[0159]當(dāng)?shù)谌?jié)點N3處的電壓具有第一電平并且第一節(jié)點NI處的電壓具有第二電平時，第九晶體管M9截止并且第十晶體管MlO導(dǎo)通。因此，第二發(fā)射控制信號保持在第二電平。
[0160]在第三時間點t3，通過第一電容器Cl的耦合而導(dǎo)致的第一節(jié)點NI的電勢的改變與圖5中描述的變化相同。
[0161]在第四時間點t4，進位信號CA和第一時鐘信號CLKl具有第一電平，第二時鐘信號CLK2具有第二電平。
[0162]第一晶體管Ml通過具有第二電平的第二時鐘信號CLK2導(dǎo)通，并且具有第一電平的進位信號CA被施加到第一節(jié)點NI。第一節(jié)點NI處的電壓具有第一電平。由于第一節(jié)點NI處的電壓具有第一電平，所以第二晶體管M2和第十晶體管MlO截止。
[0163]第三晶體管M3響應(yīng)于具有第二電平的第二時鐘信號CLK2而被導(dǎo)通，并且第一電壓VGL被施加到第二節(jié)點N2。因此，第二節(jié)點N2處的電壓具有第二電平。
[0164]第七晶體管M7響應(yīng)于具有第一電平的第一時鐘信號CLKl而被截止。由于第一節(jié)點NI處的電壓具有第一電平，所以第八晶體管M8截止。第三節(jié)點N3處的電壓通過第三電容器C3保持在第一電平，因此第九晶體管M9截止。結(jié)果，第二發(fā)射控制信號保持在第二電平。
[0165]在第五時間點t5,進位信號CA和第二時鐘信號CLK2具有第一電平,并且第一時鐘信號CLKl具有第二電平。
[0166]第一晶體管Ml和第三晶體管M3響應(yīng)于具有第一電平的第二時鐘信號CLK2而被截止。第一節(jié)點NI處的電壓保持在第一電平。因此，第二晶體管M2、第八晶體管M8和第十晶體管MlO截止。
[0167]第四晶體管M4和第七晶體管M7響應(yīng)于具有第二電平的第一時鐘信號CLKl而被導(dǎo)通。另外，由于第二節(jié)點N2處的電壓具有第二電平，所以第五晶體管M5和第六晶體管M6導(dǎo)通。
[0168]具有第二電平的第二時鐘信號CLK2通過導(dǎo)通的第六晶體管M6和第七晶體管M7被施加到第三節(jié)點N3。因此，第三節(jié)點N3處的電壓在第五時間點t5具有第二電平，從而第九晶體管M9導(dǎo)通。當(dāng)?shù)诰啪w管M9導(dǎo)通并且第十晶體管MlO截止時，第二發(fā)射控制信號具有第一電平。[0169]在第六時間點t6,進位信號CA和第二時鐘信號CLK2具有第一電平,并且第一時鐘信號CLKl具有第一電平。根據(jù)如上所述的在第一時間點tl的操作，第一發(fā)射控制信號在第六時間點t6具有第二電平。
[0170]如上所述，當(dāng)前級響應(yīng)于第一時鐘信號CLKl、第二時鐘信號CLK2和從前一級提供的進位信號CA產(chǎn)生發(fā)射控制信號。另外，從級STAGEl至STAGEn輸出的發(fā)射控制信號被順序地移位第一持續(xù)時間1H。由于不需要額外的控制信號來初始化發(fā)射控制驅(qū)動器，所以可簡化發(fā)射控制驅(qū)動器的構(gòu)造。
[0171]已經(jīng)在此公開了示例實施例，盡管采用了特定術(shù)語，但是僅以一般且描述性的意義使用并解釋這些特定術(shù)語，而不是出于限制的目的。在一些情況下，如截止至提交本申請時本領(lǐng)域普通技術(shù)人員將清楚的是，除非另外明確指出，否則結(jié)合具體實施例描述的特征、特性和/或元件可被單獨使用或與結(jié)合其它實施例描述的特征、特性和/或元件組合使用。因此，本領(lǐng)域技術(shù)人員將理解的是，在不脫離如權(quán)利要求所闡述的本發(fā)明的精神和范圍的情況下，可以在形式和細節(jié)上做出各種改變。
【權(quán)利要求】
1.一種發(fā)射控制驅(qū)動器，所述發(fā)射控制驅(qū)動器包括: 多個級，通過發(fā)射控制線順序輸出發(fā)射控制信號，每個級包括: 第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號； 第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平； 第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號而產(chǎn)生發(fā)射控制信號， 其中，所述多個級中的除第一級之外的每個級的第一信號處理器接收從前一級輸出的發(fā)射控制信號作為第一子控制信號，所述多個級中的第一級的第一信號處理器接收開始信號作為第一子控制信號。
2.根據(jù)權(quán)利要求1所述的發(fā)射控制驅(qū)動器，其中: 所述多個級中的奇數(shù)級中的每個級的第一信號處理器接收第一時鐘信號作為第二子控制信號， 所述多個級中的奇數(shù)級中的每個級的第二信號處理器接收第二時鐘信號作為第三子控制信號， 所述多個級中的偶數(shù)級中的每個級的第一信號處理器接收第二時鐘信號作為第二子控制信號，和 所述多個級中的偶數(shù)級中的每個級的第二信號處理器接收第一時鐘信號作為第三子控制信號。`
3.根據(jù)權(quán)利要求2所述的發(fā)射控制驅(qū)動器，其中，第一時鐘信號和第二時鐘信號具有相同的頻率，并且第二時鐘信號是通過使第一時鐘信號移位與第一時鐘信號的周期的一半對應(yīng)的第一持續(xù)時間而獲得的。
4.根據(jù)權(quán)利要求3所述的發(fā)射控制驅(qū)動器，其中，在第一時鐘信號從第一電平變成比第一電平小的第二電平的時間點激活開始信號，并且在與四倍的第一持續(xù)時間對應(yīng)的第二持續(xù)時間內(nèi)保持開始信號的激活。
5.根據(jù)權(quán)利要求3所述的發(fā)射控制驅(qū)動器，其中，發(fā)射控制信號中的每個在第三持續(xù)時間內(nèi)具有第二電壓的電平，并且發(fā)射控制信號被順序地移位第一持續(xù)時間，第三持續(xù)時間是第一持續(xù)時間的三倍。
6.根據(jù)權(quán)利要求2所述的發(fā)射控制驅(qū)動器，其中，第一信號處理器包括: 第一晶體管，具有施加有第二子控制信號的柵極端和施加有第一子控制信號的源極端; 第二晶體管，具有連接到第一晶體管的漏極端的柵極端和施加有第二子控制信號的漏極端; 第三晶體管，具有施加有第二子控制信號的柵極端、連接到第二晶體管的源極端的源極端和施加有第一電壓的漏極端， 其中，從相互連接的第二晶體管和第三晶體管的源極端輸出第一信號，從第一晶體管的漏極端輸出第二信號。
7.根據(jù)權(quán)利要求6所述的發(fā)射控制驅(qū)動器，其中，第二信號處理器包括:第四晶體管，具有施加有第三子控制信號的柵極端和連接到第一節(jié)點和第一晶體管的漏極端的漏極端； 第一電容器，具有施加有第三子控制信號的第一電極和連接到第四晶體管的漏極端的第二電極； 第五晶體管，具有連接到第三晶體管的源極端和第二節(jié)點的柵極端、施加有第二電壓的源極端以及連接到第四晶體管的源極端的漏極端； 第六晶體管，具有連接到第二節(jié)點的柵極端和施加有第三子控制信號的漏極端； 第二電容器，具有連接到第六晶體管的柵極端的第一電極和連接到第六晶體管的源極端的第二電極； 第七晶體管，具有施加有第三子控制信號的柵極端、連接到第三節(jié)點的源極端和連接到第六晶體管的源極端的漏極端，其中，第三節(jié)點處的電壓被輸出作為第三信號并且第一節(jié)點處的電壓被輸出作為第四信號。
8.根據(jù)權(quán)利要求7所述的發(fā)射控制驅(qū)動器，其中，第三信號處理器包括: 第八晶體管，具有連接到第一節(jié)點的柵極端、施加有第二電壓的源極端和連接到第三節(jié)點的漏極端； 第三電容器，具有施加有第二電壓的第一電極和連接到第三節(jié)點的第二電極； 第九晶體管，具有連接到第三節(jié)點的柵極端、施加有第二電壓的源極端和連接到對應(yīng)的發(fā)射控制線的漏極端；和 第十晶體管，具有連接到第一節(jié)點的柵極端、連接到對應(yīng)的發(fā)射控制線的源極端和施加有第一電壓的漏極端。
9.一種有機發(fā)光顯示裝置，所述有機發(fā)光顯示裝置包括: 顯示面板，包括多個像素，每個像素連接到掃描線中的對應(yīng)掃描線、數(shù)據(jù)線中的對應(yīng)數(shù)據(jù)線和發(fā)射控制線中的對應(yīng)發(fā)射控制線； 掃描驅(qū)動器，通過掃描線將掃描信號順序地施加到像素； 數(shù)據(jù)驅(qū)動器，通過數(shù)據(jù)線將數(shù)據(jù)電壓施加到像素； 發(fā)射控制驅(qū)動器，包括多個級，所述多個級通過發(fā)射控制線將發(fā)射控制信號順序地施加到像素，所述多個級中的每個級包括: 第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號； 第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平； 第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號而產(chǎn)生發(fā)射控制信號， 其中，所述多個級中的除第一級之外的每個級的第一信號處理器接收從前一級輸出的發(fā)射控制信號作為第一子控制信號，所述多個級中的第一級的第一信號處理器接收開始信號作為第一子控制信號。
10.根據(jù)權(quán)利要求9所述的有機發(fā)光顯示裝置，其中: 所述多個級中的奇數(shù)級中的每個級的第一信號處理器接收第一時鐘信號作為第二子控制信號，所述多個級中的奇數(shù)級中的每個級的第二信號處理器接收第二時鐘信號作為第三子控制信號， 所述多個級中的偶數(shù)級中的每個級的第一信號處理器接收第二時鐘信號作為第二子控制信號，和 所述多個級中的偶數(shù)級中的每個級的第二信號處理器接收第一時鐘信號作為第三子控制信號。
11.根據(jù)權(quán)利要求10所述的有機發(fā)光顯示裝置，其中: 第一時鐘信號和第二時鐘信號具有相同的頻率， 第二時鐘信號是通過使第一時鐘信號移位與第一時鐘信號的周期的一半對應(yīng)的第一持續(xù)時間而獲得的， 在第一時鐘信號從第一電平變成比第一電平小的第二電平的時間點激活開始信號， 在四倍第一持續(xù)時間的第二持續(xù)時間內(nèi)保持開始信號的激活。
12.根據(jù)權(quán)利要求11所述的有機發(fā)光顯示裝置，其中，第一信號處理器包括: 第一晶體管，具有施加有第二子控制信號的柵極端和施加有第一子控制信號的源極端; 第二晶體管，具有連接到第一晶體管的漏極端的柵極端和施加有第二子控制信號的漏極端; 第三晶體管，具有施加有第二子控制信號的柵極端、連接到第二晶體管的源極端的源極端和施加有第一電壓的漏極端， 其中，從相互連接的第二晶體管和第三晶體管的源極端輸出第一信號，從第一晶體管的漏極端輸出第二信號。
13.根據(jù)權(quán)利要求12所述的有機發(fā)光顯示裝置，其中，第二信號處理器包括: 第四晶體管，具有施加有第三子控制信號的柵極端和連接到第一節(jié)點和第一晶體管的漏極端的漏極端； 第一電容器，具有施加有第三子控制信號的第一電極和連接到第四晶體管的漏極端的第二電極； 第五晶體管，具有連接到第三晶體管的源極端和第二節(jié)點的柵極端、施加有第二電壓的源極端以及連接到第四晶體管的源極端的漏極端； 第六晶體管，具有連接到第二節(jié)點的柵極端和施加有第三子控制信號的漏極端； 第二電容器，具有連接到第六晶體管的柵極端的第一電極和連接到第六晶體管的源極端的第二電極； 第七晶體管，具有施加有第三子控制信號的柵極端、連接到第三節(jié)點的源極端和連接到第六晶體管的源極端的漏極端，其中，第三節(jié)點處的電壓被輸出作為第三信號并且第一節(jié)點處的電壓被輸出作為第四信號。
14.根據(jù)權(quán)利要求13所述的有機發(fā)光顯示裝置，其中，第三信號處理器包括: 第八晶體管，具有連接到第一節(jié)點的柵極端、施加有第二電壓的源極端和連接到第三節(jié)點的漏極端； 第三電容器，具有施加有第二電壓的第一電極和連接到第三節(jié)點的第二電極； 第九晶體管，具有連接到第三節(jié)點的柵極端、施加有第二電壓的源極端和連接到對應(yīng)的發(fā)射控制線的漏極端；和 第十晶體管，具有連接到第一節(jié)點的柵極端、連接到對應(yīng)的發(fā)射控制線的源極端和施加有第一電壓的漏極端。
15.一種發(fā)射控制驅(qū)動器，所述發(fā)射控制驅(qū)動器包括: 多個級，通過發(fā)射控制線順序輸出發(fā)射控制信號，每個級包括: 雙向驅(qū)動器，響應(yīng)于第一方向控制信號和第二方向控制信號而輸出第一輸入信號或第二輸入信號作為第一子控制信號； 第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號而產(chǎn)生第一信號和第二信號； 第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號和第四信號，第二電壓的電平高于第一電壓的電平；和 第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號而產(chǎn)生發(fā)射控制信號， 其中，所述多個級中的除第一級和最后一級之外的每個級的雙向驅(qū)動器接收從前一級輸出的發(fā)射控制信號作為第一輸入信號和從下一級輸出的發(fā)射控制信號作為第二輸入信號，所述多個級中的第一級的雙向驅(qū)動器接收開始信號作為第一輸入信號和從下一級輸出的發(fā)射控制信號作為第二輸入信號，所述多個級中的最后一級的雙向驅(qū)動器接收從前一級輸出的發(fā)射控制信號作為第一輸入信號并接收開始信號作為第二輸入信號。
16.根據(jù)權(quán)利要求15所述的發(fā)射控制驅(qū)動器，其中，雙向驅(qū)動器響應(yīng)于被激活的第一方向控制信號將第一輸入信號施加到第一信號處理器，響應(yīng)于被激活的第二方向控制信號將第二輸入信號施加到第一信`號處理器。
17.根據(jù)權(quán)利要求16所述的發(fā)射控制驅(qū)動器，其中，雙向驅(qū)動器包括: 第十一晶體管，具有施加有第一方向控制信號的柵極端和施加有第一輸入信號的源極端；和 第十二晶體管，具有施加有第二方向控制信號的柵極端、施加有第二輸入信號的源極端和連接到第十一晶體管的漏極端的漏極端，其中，第一子控制信號通過第十一晶體管和第十二晶體管的漏極被施加到第一信號處理器。
18.根據(jù)權(quán)利要求15所述的發(fā)射控制驅(qū)動器，其中， 所述多個級中的奇數(shù)級中的每級的第一信號處理器接收第一時鐘信號作為第二子控制信號， 所述多個級中的奇數(shù)級中的每級的第二信號處理器接收第二時鐘信號作為第三子控制信號， 所述多個級中的偶數(shù)級中的每級的第一信號處理器接收第二時鐘信號作為第二子控制信號，和 所述多個級中的偶數(shù)級中的每級的第二信號處理器接收第一時鐘信號作為第三子控制信號。
19.根據(jù)權(quán)利要求18所述的發(fā)射控制驅(qū)動器，其中， 第一時鐘信號和第二時鐘信號具有相同的頻率， 第二時鐘信號是通過使第一時鐘信號移位與第一時鐘信號的周期的一半對應(yīng)的第一持續(xù)時間而獲得的， 在第一時鐘信號從第一電平變成比第一電平小的第二電平的時間點激活開始信號，和 在與四倍的第一持續(xù)時間對應(yīng)的第二持續(xù)時間內(nèi)保持開始信號的激活。
20.根據(jù)權(quán)利要求18所述的發(fā)射控制驅(qū)動器，其中，第一信號處理器包括: 第一晶體管，具有施加有第二子控制信號的柵極端和施加有第一子控制信號的源極端; 第二晶體管，具有連接到第一晶體管的漏極端的柵極端和施加有第二子控制信號的漏極端; 第三晶體管，具有施加有第二子控制信號的柵極端、連接到第二晶體管的源極端的源極端和施加有第一電壓的漏極端，其中，從相互連接的第二晶體管和第三晶體管的源極端輸出第一信號，從第一晶體管的漏極端輸出第二信號。
21.根據(jù)權(quán)利要求20所述的發(fā)射控制驅(qū)動器，其中，第二信號處理器包括: 第四晶體管，具有施加有第三子控制信號的柵極端和連接到第一節(jié)點和第一晶體管的漏極端的漏極端； 第一電容器，具有施加有第三子控制信號的第一電極和連接到第四晶體管的漏極端的第二電極； 第五晶體管，具有連接到第三晶體管的源極端和第二節(jié)點的柵極端、施加有第二電壓的源極端以及連接到第四晶體管的源極端的漏極端； 第六晶體管，具有連接到第二節(jié)點的柵極端和施加有第三子控制信號的漏極端； 第二電容器，具有連接到第六晶體管的柵極端的第一電極和連接到第六晶體管的源極端的第二電極；和 第七晶體管，具有施加有第三子控制信號的柵極端、連接到第三節(jié)點的源極端和連接到第六晶體管的源極端的漏極端，其中，第三節(jié)點處的電壓被輸出作為第三信號并且第一節(jié)點處的電壓被輸出作為第四信號。
22.根據(jù)權(quán)利要求21所述的發(fā)射控制驅(qū)動器，其中，第三信號處理器包括: 第八晶體管，具有連接到第一節(jié)點的柵極端、施加有第二電壓的源極端和連接到第三節(jié)點的漏極端； 第三電容器，具有施加有第二電壓的第一電極和連接到第三節(jié)點的第二電極； 第九晶體管，具有連接到第三節(jié)點的柵極端、施加有第二電壓的源極端和連接到對應(yīng)的發(fā)射控制線的漏極端；和 第十晶體管，具有連接到第一節(jié)點的柵極端、連接到對應(yīng)的發(fā)射控制線的源極端和施加有第一電壓的漏極端。
23.一種發(fā)射控制驅(qū)動器，所述發(fā)射控制驅(qū)動器包括: 多個級，通過發(fā)射控制線順序輸出發(fā)射控制信號，每個級包括: 雙向驅(qū)動器，響應(yīng)于第一方向控制信號和第二方向控制信號而輸出第一輸入信號或第二輸入信號作為第一子控制信號； 第一信號處理器，接收第一電壓并響應(yīng)于第一子控制信號和第二子控制信號產(chǎn)生第一信號和第二信號； 第二信號處理器，接收第二電壓并響應(yīng)于第三子控制信號、第一信號和第二信號而產(chǎn)生第三信號、第四信號和進位信號，第二電壓的電平高于第一電壓的電平；和 第三信號處理器，接收第一電壓和第二電壓并響應(yīng)于第三信號和第四信號產(chǎn)生發(fā)射控制信號， 其中，除所述多個級中的第一級和最后一級之外的雙向驅(qū)動器接收從前一級輸出的進位信號作為第一輸入信號并接收從下一級輸出的進位信號作為第二輸入信號，所述多個級中的第一級的雙向驅(qū)動器接收開始信號作為第一輸入信號并接收從下一級輸出的進位信號作為第二輸入信號，所述多個級中的最后一級的雙向驅(qū)動器接收從前一級輸出的進位信號作為第一輸入信號并接收開始信號作為第二輸入信號。
24.根據(jù)權(quán)利要求23所述的發(fā)射控制驅(qū)動器，其中，雙向驅(qū)動器響應(yīng)于被激活的第一方向控制信號將第一輸入信號施加到第一信號處理器，并響應(yīng)于被激活的第二方向控制信號將第二輸入信號施加到第一信號處理器。
25.根據(jù)權(quán)利要求24所述的發(fā)射控制驅(qū)動器，其中，雙向驅(qū)動器包括: 第十一晶體管，具有施加有第一方向控制信號的柵極端和施加有第一輸入信號的源極端；和 第十二晶體管，具有施加有第二方向控制信號的柵極端、施加有第二輸入信號的源極端和連接到第十一晶體管的漏極端的漏極端，其中，第一子控制信號通過第十一晶體管和第十二晶體管的漏極被施加到第一信號處理器。
26.根據(jù)權(quán)利要求23所述的發(fā)射控制驅(qū)動器，其中: 所述多個級中的奇數(shù)級中的每個級的第一信號處理器接收第一時鐘信號作為第二子控制信號， 所述多個級中的奇數(shù)級中的每個級的第二信號處理器接收第二時鐘信號作為第三子控制信號， 所述多個級中的偶數(shù)級中的每個級的第一信號處理器接收第二時鐘信號作為第二子控制信號，和 所述多個級中的偶數(shù)級中的每個級的第二信號處理器接收第一時鐘信號作為第三子控制信號。
27.根據(jù)權(quán)利要求26所述的發(fā)射控制驅(qū)動器，其中: 第一時鐘信號和第二時鐘信號具有相同的頻率， 第二時鐘信號是通過使第一時鐘信號移位與第一時鐘信號的周期的一半對應(yīng)的第一持續(xù)時間而獲得的， 在第一時鐘信號從第一電平變成比第一電平小的第二電平的時間點激活開始信號，和 在與四倍的第一持續(xù)時間對應(yīng)的第二持續(xù)時間內(nèi)保持開始信號的激活。
28.根據(jù)權(quán)利要求26所述的發(fā)射控制驅(qū)動器，其中，第一信號處理器包括: 第一晶體管，具有 施加有第二子控制信號的柵極端和施加有第一子控制信號的源極端; 第二晶體管，具有連接到第一晶體管的漏極端的柵極端和施加有第二子控制信號的漏極端; 第三晶體管，具有施加有第二子控制信號的柵極端、連接到第二晶體管的源極端的源極端和施加有第一電壓的漏極端，其中，從相互連接的第二晶體管和第三晶體管的源極端輸出第一信號，從第一晶體管的漏極端輸出第二信號。
29.根據(jù)權(quán)利要求28所述的發(fā)射控制驅(qū)動器，其中，第二信號處理器包括: 第四晶體管，具有施加有第三子控制信號的柵極端和連接到第一節(jié)點和第一晶體管的漏極端的漏極端； 第一電容器，具有施加有第三子控制信號的第一電極和連接到第四晶體管的漏極端的第二電極； 第五晶體管，具有連接到第三晶體管的源極端和第二節(jié)點的柵極端、施加有第二電壓的源極端以及連接到第四晶體管的源極端的漏極端； 第六晶體管，具有連接到第二節(jié)點的柵極端和施加有第三子控制信號的漏極端； 第二電容器，具有連接到第六晶體管的柵極端的第一電極和連接到第六晶體管的源極端的第二電極； 第七晶體管，具有施加有第三子控制信號的柵極端、連接到第三節(jié)點的源極端和連接到第六晶體管的源極端的漏極端； 第十三晶體管，具有連接到第二節(jié)點的柵極端、施加有第二電壓的源極端和連接到第四節(jié)點的漏極端；和 第十四晶體管，具有連接到第一電容器的第二電極的柵極端、連接到第四節(jié)點的源極端和施加有第一時鐘信號的漏極端，其中，第三節(jié)點處的電壓被輸出作為第三信號，第一節(jié)點處的電壓被輸出作為第四信號，第四節(jié)點處的電壓被輸出作為進位信號。
30.根據(jù)權(quán)利要求29所述 的發(fā)射控制驅(qū)動器，其中，第三信號處理器包括: 第八晶體管，具有連接到第一節(jié)點的柵極端、施加有第二電壓的源極端和連接到第三節(jié)點的漏極端； 第三電容器，具有施加有第二電壓的第一電極和連接到第三節(jié)點的第二電極； 第九晶體管，具有連接到第三節(jié)點的柵極端、施加有第二電壓的源極端和連接到對應(yīng)的發(fā)射控制線的漏極端；和 第十晶體管，具有連接到第一節(jié)點的柵極端、連接到對應(yīng)的發(fā)射控制線的源極端和施加有第一電壓的漏極端。
【文檔編號】G09G3/32GK103632633SQ201310308583
【公開日】2014年3月12日 申請日期:2013年7月22日 優(yōu)先權(quán)日:2012年8月21日
【發(fā)明者】張桓壽 申請人:三星顯示有限公司