專利名稱：動態(tài)顯示裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及顯示裝置，具體來說，尤其涉及一種動態(tài)顯示裝置。
背景技術(shù)：
數(shù)碼管是常用于儀器儀表中顯示時(shí)間、日期、溫度等所有可用數(shù)字表示的參數(shù)，由于數(shù)碼管的價(jià)格便宜、使用簡單，在空調(diào)、熱水器、冰箱等家電領(lǐng)域應(yīng)用極為廣泛?，F(xiàn)有的數(shù)碼管顯示通常采用靜態(tài)顯示方式，這種方式下數(shù)碼管的亮度較高。但是，由于靜態(tài)顯示時(shí)數(shù)碼管一直點(diǎn)亮，功耗較大，且靜態(tài)顯示方式下，一個(gè)數(shù)碼管就要占用7或8根口線，數(shù)碼管的個(gè)數(shù)越多，占用的口線越多。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是針對上述問題，提供一種動態(tài)顯示裝置，減少了數(shù)碼管DS的點(diǎn)亮?xí)r間，降低了數(shù)碼管DS的能耗，節(jié)約了信號線，簡化了電路。為達(dá)到上述目的，本實(shí)用新型采用了下列技術(shù)方案提供一種動態(tài)顯示裝置，包括中央處理器CPU和至少兩個(gè)數(shù)碼管DS，其中，還包括移位寄存器Ul和達(dá)林頓管陣列U2，所述中央處理器CPU的數(shù)據(jù)輸出端連接移位寄存器Ul的數(shù)據(jù)輸入端，所述移位寄存器Ul的并行輸出端連接數(shù)碼管DS的段碼 線，所述中央處理器CPU的選通輸出端連接達(dá)林頓管陣列U2的輸入端，該達(dá)林頓管陣列U2的輸出端連接數(shù)碼管DS的公共端。上述的動態(tài)顯示裝置，其中，所述中央處理器的選通輸出端和林頓管陣列的輸入端的個(gè)數(shù)均與數(shù)碼管的個(gè)數(shù)相等。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于本實(shí)用新型提供的動態(tài)顯示裝置，通過中央處理器CPU輸出的選通信號通過達(dá)林頓管陣列U2輸出到數(shù)碼管DS，減少了數(shù)碼管DS的點(diǎn)亮?xí)r間，降低了數(shù)碼管DS的能耗，且中央處理器CPU通過移位寄存器Ul將顯示數(shù)據(jù)并行發(fā)送給數(shù)碼管DS，節(jié)約了信號線，簡化了電路。

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本實(shí)用新型一種動態(tài)顯示裝置的電路圖；圖2為本實(shí)用新型一種動態(tài)顯示裝置的中央處理器CPU的驅(qū)動時(shí)序圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。如圖1所示，提供一種動態(tài)顯示裝置，包括中央處理器CPU和至少兩個(gè)數(shù)碼管DS，其中，還包括移位寄存器Ul和達(dá)林頓管陣列U2，所述中央處理器CPU的數(shù)據(jù)輸出端Dl連接移位寄存器Ul的數(shù)據(jù)輸入端，所述移位寄存器Ul的并行輸出端連接數(shù)碼管DS的各段碼線a dp，且多個(gè)數(shù)碼管DS的各段碼線均連接到移位寄存器Ul的相應(yīng)并行輸出端，中央處理器CPU的數(shù)據(jù)輸出端Dl輸出的串行數(shù)據(jù)，經(jīng)移位寄存器Ul后并行輸出給數(shù)碼管DS，從而只占用中央處理器CPU —個(gè)口線，就能為多個(gè)數(shù)碼管DS輸出顯示數(shù)據(jù)，節(jié)約了口線，簡化了電路。所述中央處理器CPU的選通輸出端XfXN連接達(dá)林頓管陣列U2的輸入端，該達(dá)林頓管陣列U2的輸出端連接數(shù)碼管DS的公共端，當(dāng)且達(dá)林頓管陣列U2的輸入端為高電平時(shí)，達(dá)林頓管陣列U2的輸出端為低電平，反之相反。所述中央處理器CPU的選通輸出端Xf XN和達(dá)林頓管陣列U2的輸入端的個(gè)數(shù)均與數(shù)碼管DS的個(gè)數(shù)相等，中央處理器CPU輸出的選通信號，經(jīng)達(dá)林頓管陣列U2后輸出到各數(shù)碼管的公共端，于是若當(dāng)前時(shí)刻選中其中一個(gè)數(shù)碼管DS點(diǎn)亮，則該中央處理器CPU向該數(shù)碼管DS的公共端輸出選通信號，選中點(diǎn)亮該數(shù)碼管DS，其他數(shù)碼管DS不點(diǎn)亮。若動態(tài)顯示裝置中設(shè)有四個(gè)共陰數(shù)碼管DS，公共端為低電平時(shí)，共陰數(shù)碼管DS被選中點(diǎn)亮，則中央處理器CPU的數(shù)據(jù)數(shù)端Dl和四個(gè)選通端Xf X4的信號驅(qū)動時(shí)序如圖2所示，即作用于其中一個(gè)共陰數(shù)碼管DS公共端的中央處理器CPU的選通端Xl輸出高電平時(shí)，使得該共陰數(shù)碼管DS被點(diǎn)亮，同時(shí)該中央處理器CPU的數(shù)據(jù)輸Dl出端輸出該共陰數(shù)碼管DS顯示內(nèi)容的顯示數(shù)據(jù)，而作用于其余三個(gè)共陰數(shù)碼管DS公共端的中央處理器CPU的選通端X2 X3輸出低電平，其余三個(gè)共陰數(shù)碼管DS不點(diǎn)亮，此時(shí)即使其余三個(gè)共陰數(shù)碼管DS的段碼線也輸入了顯示數(shù)據(jù)，但是由于其余三個(gè)共陰數(shù)碼管DS不點(diǎn)亮，在其余三個(gè)共陰數(shù)碼管DS上也不會出現(xiàn)顯示數(shù)據(jù)對應(yīng)的顯示內(nèi)容，如此以一定頻率循環(huán)作用于各個(gè)共陰數(shù)碼管DS，利用人眼的視覺暫留效應(yīng)，只要掃描的頻率大于24Hz，就能實(shí)現(xiàn)數(shù)碼管DS的動態(tài)顯
/Jn ο綜上所述，本實(shí)用新型提供的動態(tài)顯示裝置，通過中央處理器CPU輸出的選通信號通過達(dá)林頓管陣列U2輸出到數(shù)碼管DS，減少了數(shù)碼管DS的點(diǎn)亮?xí)r間，降低了數(shù)碼管DS的能耗，且中央處理器CPU通過移位寄存器Ul將顯示數(shù)據(jù)并行發(fā)送給數(shù)碼管DS，節(jié)約了信號線，簡化了電路。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種動態(tài)顯示裝置，包括中央處理器CPU和至少兩個(gè)數(shù)碼管DS，其特征在于，還包括移位寄存器Ul和達(dá)林頓管陣列U2，所述中央處理器CPU的數(shù)據(jù)輸出端連接移位寄存器Ul 的數(shù)據(jù)輸入端，所述移位寄存器Ul的并行輸出端連接數(shù)碼管DS的段碼線，所述中央處理器 CPU的選通輸出端連接達(dá)林頓管陣列U2的輸入端，該達(dá)林頓管陣列U2的輸出端連接數(shù)碼管 DS的公共端。
2.根據(jù)權(quán)利要求1所述的動態(tài)顯示裝置，其特征在于，所述中央處理器的選通輸出端和林頓管陣列的輸入端的個(gè)數(shù)均與數(shù)碼管的個(gè)數(shù)相等。
專利摘要本實(shí)用新型提供一種動態(tài)顯示裝置，包括中央處理器CPU和至少兩個(gè)數(shù)碼管DS，其中，還包括移位寄存器U1和達(dá)林頓管陣列U2，所述中央處理器CPU的數(shù)據(jù)輸出端連接移位寄存器U1的數(shù)據(jù)輸入端，所述移位寄存器U1的并行輸出端連接數(shù)碼管DS的段碼線，所述中央處理器CPU的選通輸出端連接達(dá)林頓管陣列U2的輸入端，該達(dá)林頓管陣列U2的輸出端連接數(shù)碼管DS的公共端。本實(shí)用新型提供的動態(tài)顯示裝置，通過中央處理器CPU輸出的選通信號通過達(dá)林頓管陣列U2輸出到數(shù)碼管DS，減少了數(shù)碼管DS的點(diǎn)亮?xí)r間，降低了數(shù)碼管DS的能耗，且中央處理器CPU通過移位寄存器U1將顯示數(shù)據(jù)并行發(fā)送給數(shù)碼管DS，節(jié)約了信號線，簡化了電路。
文檔編號G09G3/04GK202887672SQ20122053824
公開日2013年4月17日 申請日期2012年10月19日 優(yōu)先權(quán)日2012年10月19日
發(fā)明者司偉峰, 莫易 申請人:杭州浙寶微電腦技術(shù)有限公司