專利名稱：Led顯示屏的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及LED顯示屏。
背景技術(shù)：
LED顯示屏是一種通過控制半導(dǎo)體發(fā)光二極管的顯示方式，由很多個通常是紅色的發(fā)光二極管組成，靠燈的亮滅來顯示字符。用來顯示文字、圖形、圖像、動畫等各種信息的顯示屏幕。隨著科技的進步，LED顯示屏技術(shù)也在不斷地更新?lián)Q代。普通的LED顯示屏只具有顯示的功能，目前有些LED顯示屏具有網(wǎng)絡(luò)通訊功能，可以聯(lián)網(wǎng)修改LED顯示屏的顯示內(nèi)容，操作相當(dāng)方便。但是目前聯(lián)網(wǎng)的LED顯示屏通過網(wǎng)線與普通的路由器連接，同時需要連接外部電源才能正常工作，工作時通過外部電源來對LED顯示屏進行供電，導(dǎo)致內(nèi)部電路·較復(fù)雜，外部連線較凌亂。

實用新型內(nèi)容本實用新型要解決的技術(shù)問題是，提供一種基于POE系統(tǒng)的LED顯示屏。本實用新型的技術(shù)解決方案是，提供一種具有以下結(jié)構(gòu)的LED顯示屏，包括FPGA(現(xiàn)場可編程門陣列)核心控制電路、LED點陣顯示屏幕、EEPROM存儲器(電可擦可編程只讀存儲器)、SDRAM (同步動態(tài)隨機)內(nèi)存、時鐘管理系統(tǒng)、以太網(wǎng)控制器、以太網(wǎng)接口，鋰電池及電源和電池管理系統(tǒng)；所述的以太網(wǎng)接口與以太網(wǎng)控制器連接，所述的以太網(wǎng)控制器與FPGA核心控制電路連接，所述的FPGA核心控制電路分別與LED點陣顯示屏幕、EEPROM存儲器、SDRAM內(nèi)存和時鐘管理系統(tǒng)連接；還包括POE和DC-DC系統(tǒng)(Ρ0Ε是基于局域網(wǎng)的供電系統(tǒng)或是有源以太網(wǎng)，有時也被簡稱為以太網(wǎng)供電，這是利用現(xiàn)存標(biāo)準(zhǔn)以太網(wǎng)傳輸電纜的同時傳送數(shù)據(jù)和電功率的最新標(biāo)準(zhǔn)規(guī)范，并保持了與現(xiàn)存以太網(wǎng)系統(tǒng)和用戶的兼容性)；所述的POE和DC-DC系統(tǒng)與以太網(wǎng)接口連接，所述的POE和DC-DC系統(tǒng)還與電源和電池管理系統(tǒng)連接，所述的電源和電池管理系統(tǒng)與鋰電池連接。采用以上結(jié)構(gòu)后，本實用新型的LED顯示屏，與現(xiàn)有技術(shù)相比，具有以下優(yōu)點由于本實用新型的LED顯示屏還包括POE和DC-DC系統(tǒng)，使用時，通過網(wǎng)線使以太網(wǎng)接口與POE路由器進行連接，POE路由器能對POE設(shè)備傳輸數(shù)據(jù)和傳輸電力，使得本實用新型LED顯示屏無需連接外接電源就可正常工作，從而使得內(nèi)部線路較簡單，外接連接較整潔；所述的蓄電池為后備電源，當(dāng)POE網(wǎng)絡(luò)正常供電時，如果LED顯示屏關(guān)閉或輕載時，POE網(wǎng)絡(luò)能對蓄電池進行充電，當(dāng)POE網(wǎng)絡(luò)停止供電時，蓄電池放電使LED顯示屏能繼續(xù)工作。

圖1是本實用新型的LED顯示屏的電路框圖。圖中所示1、FPGA核心控制電路，2、LED點陣顯示屏幕，3、EEPR0M存儲器，4、SDRAM內(nèi)存，5、時鐘管理系統(tǒng)，6、以太網(wǎng)控制器，7、以太網(wǎng)接口，8、POE和DC-DC系統(tǒng)，9、鋰電池，10、電源和電池管理系統(tǒng)。
具體實施方式
以下結(jié)合附圖和具體實施例對本實用新型作進一步說明。請參閱圖1所示,本實用新型的LED顯示屏包括FPGA核心控制電路1、LED點陣顯示屏幕2、EEPROM存儲器3、SDRAM內(nèi)存4、時鐘管理系統(tǒng)5、以太網(wǎng)控制器6、以太網(wǎng)接口 7、POE和DC-DC系統(tǒng)8，鋰電池9及電源和電池管理系統(tǒng)10。所述的以太網(wǎng)接口 7與以太網(wǎng)控制器6連接，所述的以太網(wǎng)控制器6與FPGA核心控制電路I連接，所述的FPGA核心控制電路I分別與LED點陣顯示屏幕2、EEPROM存儲器3、SDRAM內(nèi)存4和時鐘管理系統(tǒng)5連接。所述的POE和DC-DC系統(tǒng)8與以太網(wǎng)接口 7連接，所述的POE和DC-DC系統(tǒng)8還與電源和電池管理系統(tǒng)10連接，所述的電源和電池管理系統(tǒng)10與鋰電池9連接。使用時，通過網(wǎng)線使以太網(wǎng)接口與POE路由器進行連接，POE網(wǎng)絡(luò)正常供電時，向LED顯示屏傳輸數(shù)據(jù)和電力，若LED顯示屏關(guān)閉或輕載時，POE網(wǎng)絡(luò)對蓄電池進行充電；當(dāng)POE網(wǎng)絡(luò)停止供電時，蓄電池放電使LED顯示屏繼續(xù)工作。
權(quán)利要求1.一種LED顯示屏，包括FPGA核心控制電路(I)、LED點陣顯示屏幕(2)、EEPROM存儲器(3)、SDRAM內(nèi)存(4)、時鐘管理系統(tǒng)(5)、以太網(wǎng)控制器(6)、以太網(wǎng)接口(7);所述的以太網(wǎng)接口(7)與以太網(wǎng)控制器(6)連接，所述的以太網(wǎng)控制器(6)與FPGA核心控制電路(I)連接，所述的FPGA核心控制電路(I)分別與LED點陣顯示屏幕(2)、EEPR0M存儲器(3)、SDRAM內(nèi)存(4)和時鐘管理系統(tǒng)(5)連接；其特征在于還包括POE和DC-DC系統(tǒng)(8)，鋰電池(9)及電源和電池管理系統(tǒng)(10 );所述的POE和DC-DC系統(tǒng)(8)與以太網(wǎng)接口(7)連接，所述的POE和DC-DC系統(tǒng)(8)還與電源和電池管理系統(tǒng)(10)連接，所述的電源和電池管理系統(tǒng)(10)與鋰電池(9)連接；所述的POE和DC-DC系統(tǒng)(8)中的POE是指基于局域網(wǎng)的供電系統(tǒng)。
專利摘要本實用新型公開了一種LED顯示屏，包括FPGA核心控制電路(1)、LED點陣顯示屏幕(2)、EEPROM存儲器(3)、SDRAM內(nèi)存(4)、時鐘管理系統(tǒng)(5)、以太網(wǎng)控制器(6)、以太網(wǎng)接口(7)；以太網(wǎng)接口與以太網(wǎng)控制器(6)連接，以太網(wǎng)控制器與FPGA核心控制電路(1)連接，F(xiàn)PGA核心控制電路分別與LED點陣顯示屏幕(2)、EEPROM存儲器(3)、SDRAM內(nèi)存(4)和時鐘管理系統(tǒng)(5)連接；還包括POE和DC-DC系統(tǒng)(8)，鋰電池(9)及電源和電池管理系統(tǒng)(10)；POE和DC-DC系統(tǒng)(8)與以太網(wǎng)接口(7)連接，POE和DC-DC系統(tǒng)(8)還與電源和電池管理系統(tǒng)(10)連接，電源和電池管理系統(tǒng)(10)與鋰電池(9)連接。該LED顯示屏基于POE系統(tǒng)，無需連接外接電源就可正常工作。
文檔編號G09G3/32GK202838910SQ201220374270
公開日2013年3月27日 申請日期2012年7月31日 優(yōu)先權(quán)日2012年7月31日
發(fā)明者葉華杰, 張超龍 申請人:葉華杰