專利名稱：用于發(fā)光顯示器的有效編程和快速校準(zhǔn)方案以及用于發(fā)光顯示器的穩(wěn)定電流源/沉的制作方法
技術(shù)領(lǐng)域：
本公開一般涉及驅(qū)動、校準(zhǔn)或者編程顯示器、特別是發(fā)光二極管顯示器的電路和方法。
背景技術(shù)：
公開的技木通過減少每個(gè)像素中的晶體管的數(shù)量來提高顯示分辨率。開關(guān)晶體管在幾個(gè)相鄰子像素中的幾個(gè)像素電路之間共用。存在對于在使得能夠進(jìn)行顯示器的正常順序掃描編程的同時(shí)提高顯示分辨率和制造產(chǎn)率的需求。大多數(shù)背板技術(shù)僅僅提供一種類型的薄膜晶體管(TFT)，p型或者n型。因此，器件類型的限制需要被克服以便使得能夠?qū)⒏杏玫碾娐芳傻斤@示襯底上，這可以得到更好的性能和更低成本。用于驅(qū)動非晶的有機(jī)發(fā)光器件(AMOLED)電路的主電路塊包括電流源(或者電流沉(sink))以及電壓到電流的轉(zhuǎn)換器。例如，p型器件已經(jīng)被用在傳統(tǒng)的電流鏡和電流源中，因?yàn)橹辽侃`個(gè)TFT的源極端子是固定的(例如，與Vdd連接)。電流輸出經(jīng)過TFT的漏極，因此輸出線中的任何變化將僅僅影響漏極電壓。結(jié)果，即使有線電壓的變化，輸出電流也將保持恒定，這不期望地導(dǎo)致高輸出電阻電流源。另ー方面，如果P型TFT被用于電流沉，則TFT的源極將與輸出線連接。因此，由輸出負(fù)載的變化引起的輸出電壓的任何變化將直接影響柵扱-源極電壓。因此，輸出電流對于不同的負(fù)載不會是恒定的。為了克服該問題，需要電路設(shè)計(jì)技術(shù)來控制源極電壓變化對輸出電流的影響。對于提高顯示器(諸如OLED顯示器)的空間的和/或時(shí)間的均勻性也存在需求。

發(fā)明內(nèi)容
實(shí)施例1A. —種用于顯示面板的電路，所述顯示面板具有有源區(qū)和所述顯示面板的與所述有源區(qū)分離的外圍區(qū)域，所述有源區(qū)具有布置在襯底上的多個(gè)發(fā)光器件，所述電路包括連接在電壓數(shù)據(jù)線和共用線之間的共用開關(guān)晶體管，所述共用線通過基準(zhǔn)電壓晶體管與基準(zhǔn)電壓連接；包括第一發(fā)光器件的第一像素，所述第一發(fā)光器件被配置為由通過第一存儲器件與所述共用線連接的第一驅(qū)動電路電流驅(qū)動；包括第二發(fā)光器件的第二像素，所述第二發(fā)光器件被配置為由通過第二存儲器件與所述共用線連接的第二驅(qū)動電路電流驅(qū)動；以及基準(zhǔn)電流線，被配置為向第一驅(qū)動電路和第二驅(qū)動電路施加偏置電流。實(shí)施例2A.實(shí)施例IA的電路，在所述外圍區(qū)域中的顯示驅(qū)動器電路，所述顯示驅(qū)動器電路經(jīng)由相應(yīng)的第一和第二選擇線與第一和第二驅(qū)動電路耦接，與所述開關(guān)晶體管耦接，與所述基準(zhǔn)電壓晶體管耦接，與所述電壓數(shù)據(jù)線耦接，以及與所述基準(zhǔn)電流線耦接，所述顯示驅(qū)動器電路被配置為經(jīng)由基準(zhǔn)電壓控制線將所述基準(zhǔn)電壓晶體管從第一狀態(tài)切換到第二狀態(tài)，使得所述基準(zhǔn)電壓晶體管與所述基準(zhǔn)電壓斷開連接并且在允許第一像素和第ニ像素的電壓編程的幀的編程周期期間經(jīng)由組選擇線將共用開關(guān)晶體管從第二狀態(tài)切換到第一狀態(tài)，并且其中在所述編程周期期間施加所述偏置電流。實(shí)施例3A.實(shí)施例2A的電路，其中所述顯示驅(qū)動器電路還被配置為在所述編程周期期間轉(zhuǎn)換第一選擇線以便利用由所述電壓數(shù)據(jù)線指定并且在所述編程周期期間存儲在第一存儲電容器中的第一編程電壓來對第一像素進(jìn)行編程，并且在所述編程周期期間轉(zhuǎn)換第二選擇線以便利用由所述電壓數(shù)據(jù)線指定并且在所述編程周期期間存儲在第二存儲電容器中的第二編程電壓來對第二像素進(jìn)行編程。實(shí)施例4A.實(shí)施例3A的電路，其中所述顯示驅(qū)動器電路還被配置為繼所述編程周期之后，經(jīng)由基準(zhǔn)電壓控制線將所述基準(zhǔn)電壓晶體管從第二狀態(tài)切換到第一狀態(tài)，并且經(jīng)由組選擇線將所述共用開關(guān)晶體管從第一狀態(tài)切換到第二狀態(tài)，所述顯示驅(qū)動器電路包括 電源電壓控制電路，所述電源電壓控制電路被配置為調(diào)節(jié)所述電源電壓以便在繼所述編程周期之后的幀的驅(qū)動周期期間使第一和第二發(fā)光器件導(dǎo)通，由此使得第一和第二發(fā)光器件分別以基于第一和第二編程電壓的亮度發(fā)光。實(shí)施例5A.實(shí)施例2A的電路，其中所述顯示驅(qū)動器電路還與給第一像素和第二像素的電源電壓耦接，所述顯示驅(qū)動器電路被配置為調(diào)節(jié)所述電源電壓以便確保第一發(fā)光器件和第二發(fā)光器件在所述編程周期期間保持在非發(fā)光狀態(tài)。實(shí)施例6A.實(shí)施例IA的電路，其中所述顯示驅(qū)動器電路在所述顯示面板的外圍區(qū)域中包括柵極驅(qū)動器，所述柵極驅(qū)動器經(jīng)由相應(yīng)的第一和第二選擇線與第一和第二驅(qū)動電路耦接。實(shí)施例7A.實(shí)施例IA的電路，其中所述第一驅(qū)動電路包括與電源電壓和第一發(fā)光器件連接的第一驅(qū)動晶體管，第一驅(qū)動晶體管的柵極與第一存儲器件連接，并且ー對開關(guān)晶體管中的每個(gè)開關(guān)晶體管與用于在編程周期期間將所述偏置電流從所述基準(zhǔn)電流線傳送到第一存儲器件的第一選擇線耦接，其中第一存儲器件是電容器。實(shí)施例8A.實(shí)施例7A的電路，其中所述ー對開關(guān)晶體管中的ー個(gè)開關(guān)晶體管連接在所述基準(zhǔn)電流線和第一發(fā)光器件之間，并且所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管連接在第一發(fā)光器件和第一存儲電容器之間。實(shí)施例9A.實(shí)施例8A的電路,其中所述一對開關(guān)晶體管和所述驅(qū)動晶體管是p型MOS晶體管。實(shí)施例10A.實(shí)施例7A的電路，其中第二驅(qū)動電路包括與電源電壓和第二發(fā)光器件連接的第二驅(qū)動晶體管，第二驅(qū)動晶體管的柵極與第二存儲器件連接，并且ー對開關(guān)晶體管中的每個(gè)開關(guān)晶體管與用于在編程周期期間將所述偏置電流從所述基準(zhǔn)電流線傳送到第二存儲器件的第二選擇線耦接，其中第二存儲器件是電容器。實(shí)施例11A.實(shí)施例IOA的電路，其中所述ー對開關(guān)晶體管中的ー個(gè)開關(guān)晶體管連接在所述基準(zhǔn)電流線和第二發(fā)光器件之間，并且所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管連接在第二發(fā)光器件和第二存儲器件之間。
實(shí)施例12A.實(shí)施例IlA的電路,其中所述一對開關(guān)晶體管和所述驅(qū)動晶體管是p型MOS晶體管。實(shí)施例13A.實(shí)施例12A的電路，其中第一驅(qū)動晶體管的源極與所述電源電壓連接，第一驅(qū)動晶體管的漏極與第一發(fā)光器件連接，所述ー對開關(guān)晶體管中的ー個(gè)開關(guān)晶體管的源極與所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管的漏極連接，所述ー對開關(guān)晶體管中的所述ー個(gè)開關(guān)晶體管的漏極與所述基準(zhǔn)電流線連接，所述ー對開關(guān)晶體管中的所述另一個(gè)開關(guān)晶體管的源極與第一存儲電容器連接，所述共用晶體管的漏極與第一存儲電容器和第二電容器連接，所述共用開關(guān)晶體管的源極與所述電壓數(shù)據(jù)線連接，所述基準(zhǔn)電壓晶體管的源極與所述基準(zhǔn)電壓連接，以及第一發(fā)光器件連接在選通晶體管的漏極和地電位之間。 實(shí)施例14A.實(shí)施例IA的電路，其中所述外圍區(qū)域和像素區(qū)域在相同的襯底上。實(shí)施例15A.實(shí)施例IA的電路，其中所述第一驅(qū)動電路包括與電源電壓和與第一發(fā)光器件連接的選通晶體管連接的第一驅(qū)動晶體管，第一驅(qū)動晶體管的柵極與第一存儲器件連接，并且ー對開關(guān)晶體管中的每個(gè)開關(guān)晶體管與用于在編程周期期間將所述偏置電流從所述基準(zhǔn)電流線傳送到第一存儲器件的選擇線耦接，其中所述選通晶體管與基準(zhǔn)電壓控制線連接，所述基準(zhǔn)電壓控制線也與所述基準(zhǔn)電壓晶體管連接。實(shí)施例16A.實(shí)施例15A的電路，其中所述基準(zhǔn)電壓控制線將所述基準(zhǔn)電壓晶體管和所述選通晶體管兩者同時(shí)在第一狀態(tài)與第二狀態(tài)之間切換，并且其中所述基準(zhǔn)電壓控制線由所述顯示驅(qū)動器電路配置為在所述編程周期期間將所述基準(zhǔn)電壓晶體管與所述基準(zhǔn)電壓斷開連接并且將第一發(fā)光器件與第一驅(qū)動晶體管斷開連接。實(shí)施例17A.實(shí)施例16A的電路，其中第一驅(qū)動晶體管的源極與所述電源電壓連接，第一驅(qū)動晶體管的漏極與第一發(fā)光器件連接，所述ー對開關(guān)晶體管中的ー個(gè)開關(guān)晶體管的源極與所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管的漏極連接并且與所述選通晶體管的源極連接，所述ー對開關(guān)晶體管中的所述ー個(gè)開關(guān)晶體管的漏極與所述基準(zhǔn)電流線連接，所述ー對開關(guān)晶體管中的所述另ー個(gè)開關(guān)晶體管的源極與所述第一存儲電容器連接，所述共用晶體管的漏極與第一存儲電容器和第二晶體管連接，所述共用開關(guān)晶體管的源極與所述電壓數(shù)據(jù)線連接，所述基準(zhǔn)電壓晶體管的源極與所述基準(zhǔn)電壓連接，以及第一發(fā)光器件連接在第一驅(qū)動晶體管的漏極和地電位之間。實(shí)施例18A.實(shí)施例IA的電路，其中所述電路是電流偏置的、電壓編程的電路。實(shí)施例19A. —種對發(fā)光顯示面板的有源矩陣區(qū)域中的一組像素進(jìn)行編程的方法，所述方法包括如下步驟在編程周期期間，激活組選擇線以便使得共用開關(guān)晶體管導(dǎo)通；在所述組選擇線被激活的同時(shí)，激活用于所述有源矩陣區(qū)域中的第一行像素的第一選擇線，并且在電壓數(shù)據(jù)線上提供第一編程電壓以便通過將編程電壓存儲在第一存儲器件中來對第一行中的像素進(jìn)行編程；在所述組選擇線被激活的同時(shí)，激活用于所述有源矩陣區(qū)域中的第二行像素的第二選擇線，并且在所述電壓數(shù)據(jù)線上提供第二編程電壓以便通過將編程電壓存儲在第二存儲器件中來對第二行中的像素進(jìn)行編程；以及在對第一行像素和第ニ行像素進(jìn)行編程的同時(shí)，向與第一行中的第一像素驅(qū)動電路和第二行中的第二像素驅(qū)動電路連接的基準(zhǔn)電流線施加偏置電流。實(shí)施例20A.實(shí)施例19A的方法，還包括，在所述編程周期期間，將所述電源電壓降低到足以使得第一行的像素中的第一發(fā)光器件和第二行的像素中的第二發(fā)光器件在所述編程周期期間保持在非發(fā)光的狀態(tài)的電位。實(shí)施例21A.實(shí)施例20A的方法，還包括，響應(yīng)于所述編程周期的結(jié)束，去激活所述組選擇線以便允許第一存儲器件通過第一行的像素的第一驅(qū)動晶體管放電以及允許第二存儲器件通過第ニ行的像素的第二驅(qū)動晶體管放電。實(shí)施例22k.實(shí)施例20A的方法，還包括恢復(fù)所述電源電壓以便使得第一發(fā)光器件和第二發(fā)射器件以由第一和第二編程電壓分別表示的亮度發(fā)光。實(shí)施例23A.實(shí)施例19A的方法，還包括，在所述編程周期期間，去激活組發(fā)射線以便在所述編程周期期間使與基準(zhǔn)電壓連接的基準(zhǔn)電壓晶體管截止。實(shí)施例24A.實(shí)施例23A的方法，其中在所述編程周期期間去激活所述組發(fā)射線使第一行的像素中的第一選通晶體管和第二行中的像素的第二選通晶體管截止，第一選通晶體管與第一行的像素中的第一發(fā)光器件連接并且第二選通晶體管與第二行的像素中的第ニ發(fā)光器件連接，并且其中第一選通晶體管的柵極和第二選通晶體管的柵極與所述組發(fā)射 線連接。實(shí)施例25A.實(shí)施例24A的方法，還包括，響應(yīng)于所述編程周期的結(jié)束，去激活所述組選擇線以便允許第一存儲器件通過第一行的像素的第一驅(qū)動晶體管放電以及允許第二存儲器件通過第二行的像素的第二驅(qū)動晶體管放電，由此使得第一發(fā)光器件和第二發(fā)射器件以由第一和第二編程電壓分別表示的亮度發(fā)光。實(shí)施例1B. —種用于發(fā)光顯示器的高輸出阻抗電流源或電流沉電路，所述電路包括輸入端，接收固定的基準(zhǔn)電流并且在所述電流源或者電流沉電路的校準(zhǔn)操作期間將所述基準(zhǔn)電流提供給所述電流源或者電流沉電路中的節(jié)點(diǎn)；串聯(lián)連接到所述節(jié)點(diǎn)的第一晶體管和第二晶體管，使得所述基準(zhǔn)電流調(diào)節(jié)所述節(jié)點(diǎn)處的電壓以便允許所述基準(zhǔn)電流在所述校準(zhǔn)操作期間經(jīng)過串聯(lián)連接的晶體管；與所述節(jié)點(diǎn)連接的一個(gè)或更多個(gè)存儲器件；以及輸出晶體管，與所述節(jié)點(diǎn)連接以便根據(jù)存儲在所述ー個(gè)或更多個(gè)存儲器件中的電流供應(yīng)或吸收輸出電流，以便利用與所述輸出電流對應(yīng)的偏置電流驅(qū)動有源矩陣顯示器。實(shí)施例2B.實(shí)施例IB的電路，還包括與所述輸出晶體管的柵極連接的輸出控制線，用于控制輸出電流是否可以用來驅(qū)動所述有源矩陣顯示器。實(shí)施例3B.實(shí)施例IB的電路，其中所述ー個(gè)或更多個(gè)存儲器件包括第一存儲器件和第二存儲器件，第一存儲器件連接在所述節(jié)點(diǎn)和第一晶體管之間，并且第二存儲器件連接在所述節(jié)點(diǎn)和第二晶體管之間。實(shí)施例4B.實(shí)施例IB的電路，其中所述ー個(gè)或更多個(gè)存儲器件包括第一存儲器件和第二存儲器件，第一存儲器件連接在所述節(jié)點(diǎn)和第一晶體管之間，并且第二存儲器件連接在第一晶體管和第二晶體管的柵極之間。實(shí)施例5B.實(shí)施例IB的電路，還包括第一電壓切換晶體管，由校準(zhǔn)訪問控制線控制并且與第一晶體管連接；第二電壓切換晶體管，由校準(zhǔn)訪問控制線控制并且與第二晶體管連接；以及輸入晶體管，由所述校準(zhǔn)訪問控制線控制并且連接在所述節(jié)點(diǎn)與所述輸入端之間。實(shí)施例6B.實(shí)施例5B的電路，其中所述校準(zhǔn)訪問控制線被激活以便啟動所述電路的校準(zhǔn)操作，繼之以激活所述訪問控制線以便啟動使用所述偏置電流的所述有源矩陣顯示器的一列像素的編程。實(shí)施例7B.實(shí)施例IB的電路，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器和第二電容器，所述電路還包括輸入晶體管，連接在所述輸入端和所述節(jié)點(diǎn)之間；第ー電壓切換晶體管，與第一晶體管、第二晶體管和第二電容器連接；第二電壓切換晶體管，與所述節(jié)點(diǎn)、第一晶體管和第一晶體管連接；以及柵極控制信號線，與所述輸入晶體管、第一電壓切換晶體管和第二電壓切換晶體管的柵極連接。實(shí)施例SB.實(shí)施例IB的電路，還包括基準(zhǔn)電流源，在所述有源矩陣顯示器外部并且提供所述基準(zhǔn)電流。實(shí)施例9B.實(shí)施例IB的電路，還包括輸入晶體管，連接在所述輸入端和所述節(jié)點(diǎn)之間；柵極控制信號線，與所述輸入晶體管的柵極連接；以及電壓切換晶體管，具有與所述柵極控制信號線連接的柵極并且與第二晶體管和所述ー個(gè)或更多個(gè)存儲器件連接。實(shí)施例10B.實(shí)施例IB的電路，其中第一晶體管、第二晶體管和輸出晶體管是具有各自的柵極、源極和漏極的P型場效應(yīng)晶體管，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器和第二電容器，其中第一晶體管的漏極與第二晶體管的源極連接，并且第一晶體管的柵極與第一電容器連接，并且其中所述輸出晶體管的漏極與所述節(jié)點(diǎn)連接，且所述輸出晶體管的源極吸收所述輸出電流。實(shí)施例11B.實(shí)施例IOB的電路，還包括第一電壓切換晶體管，具有與校準(zhǔn)控制線連接的柵極、與第一電源電壓連接的漏極以及與第一電容器連接的源扱；第二電壓切換晶體管，具有與所述校準(zhǔn)控制線連接的柵極、與第二電源電壓連接的漏極以及與第二電容器連接的源扱；以及輸入晶體管，具有與所述校準(zhǔn)控制線連接的柵極、與所述節(jié)點(diǎn)連接的漏極以及與所述輸入端連接的源極，其中所述輸出晶體管的柵極與訪問控制線連接，并且第一電壓切換晶體管、第二電壓切換晶體管和所述輸入晶體管是P型場效應(yīng)晶體管。實(shí)施例12B.實(shí)施例IlB的電路，其中第二電容器連接在第二晶體管的柵極和所述節(jié)點(diǎn)之間。實(shí)施例13B.實(shí)施例IlB的電路，其中第二電容器連接在第二晶體管的柵極和第二晶體管的源極之間。實(shí)施例14B.實(shí)施例IB的電路，其中第一晶體管、第二晶體管和輸出晶體管是具有各自的柵極、源極和漏極的n型場效應(yīng)晶體管，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器和第二電容器，其中第一晶體管的源極與第二晶體管的漏極連接，并且第一晶體管的柵極與第一電容器連接，并且其中所述輸出晶體管的源極與所述節(jié)點(diǎn)連接，以及所述輸出晶體管的漏極吸收所述輸出電流。實(shí)施例15B.實(shí)施例14B的電路，還包括第一電壓切換晶體管，具有與柵極控制信號線連接的柵極、與所述節(jié)點(diǎn)連接的漏極以及與第一電容器和第一晶體管連接的源扱；第ニ電壓切換晶體管，具有與柵極控制信號線連接的柵極、與第一晶體管的源極連接的漏扱、以及與第二晶體管的柵極和第二電容器連接的源扱；以及輸入晶體管，具有與所述柵極控制信號線連接的柵極、與所述節(jié)點(diǎn)連接的源極以及與所述輸入端連接的漏極，其中所述輸出晶體管的柵極與訪問控制線連接，并且第一電壓切換晶體管、第二電壓切換晶體管和所述輸入晶體管是n型場效應(yīng)晶體管。實(shí)施例16B.實(shí)施例IB的電路，其中第一晶體管、第二晶體管和輸出晶體管是具有、各自的柵極、源極和漏極的P型場效應(yīng)晶體管，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器，其中第一晶體管的漏極與第二晶體管的源極連接，并且第一晶體管的柵極與第一電容器連接，并且其中所述輸出晶體管的漏極與所述節(jié)點(diǎn)連接，以及所述輸出晶體管的源極吸收所述輸出電流實(shí)施例17B.實(shí)施例16B的電路，還包括輸入晶體管，連接在所述節(jié)點(diǎn)和所述輸入端之間，其中所述輸入晶體管的漏極與基準(zhǔn)電流源連接，并且所述輸入晶體管的源極與所述節(jié)點(diǎn)連接，所述輸入晶體管的柵極與柵極控制信號線連接；電壓切換晶體管，具有與柵極控制信號線連接的柵極、與第二晶體管的柵極連接的源極以及與地電位連接的漏扱；其中所述輸出晶體管的柵極與訪問控制線連接，并且其中第一電容器連接在第一晶體管的柵極和第一晶體管的源極之間。實(shí)施例18B. —種供應(yīng)或者吸收電流以便提供用于對發(fā)光顯示器的像素進(jìn)行編程的偏置電流的方法，包括通過激活校準(zhǔn)控制線以便使得基準(zhǔn)電流被提供給電流源或者電流沉電路來啟動所述電流源或者電流沉電路的校準(zhǔn)操作；在所述校準(zhǔn)操作期間，將由所述基準(zhǔn)電流提供的電流存儲在所述電流源或者電流沉電路中的一個(gè)或更多個(gè)存儲器件中；在激活訪問控制線以便使得吸收或者供應(yīng)與存儲在所述ー個(gè)或更多個(gè)存儲器件中的電流對應(yīng)的輸出電流的同時(shí)，去激活所述校準(zhǔn)控制線；以及將所述輸出電流施加到所述發(fā)光顯示器的有源矩陣區(qū)域中的一列像素。實(shí)施例19B.實(shí)施例18B的方法，還包括向所述電流源或者電流沉電路施加第一偏置電壓和第二偏置電壓，第一偏置電壓與第二偏置電壓不同以便允許所述基準(zhǔn)電流被復(fù)制到所述ー個(gè)或更多個(gè)存儲器件中。實(shí)施例20B. —種提供用于發(fā)光顯示器的電流源或電流沉的電壓到電流的轉(zhuǎn)換器電路，所述電路包括電流沉或電流源電路，包括可控的偏置電壓晶體管，所述可控的偏置電壓晶體管具有與可控的偏置電壓連接的第一端子和與所述電流沉或電流源電路中的第一節(jié)點(diǎn)連接的第二端子；所述可控的偏置電壓晶體管的柵極，與第二節(jié)點(diǎn)連接；控制晶體管，連接在第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間；固定的偏置電壓，通過偏置電壓晶體管連接到第二節(jié)點(diǎn)；以及輸出晶體管，與第三節(jié)點(diǎn)連接并且吸收作為用于驅(qū)動所述發(fā)光顯示器的有源矩陣區(qū)域的一列像素的偏置電流的輸出電流。實(shí)施例21B.實(shí)施例20B的電壓到電流的轉(zhuǎn)換器電路，其中所述電流沉或電流源電路還包括與第二晶體管串聯(lián)連接的第一晶體管，第一晶體管與第一節(jié)點(diǎn)連接使得經(jīng)過所述可控的偏置電壓晶體管、第一晶體管和第二晶體管的電流被調(diào)節(jié)為允許第二節(jié)點(diǎn)增加到所述固定的偏置電壓，并且其中所述輸出電流與所述可控的偏置電壓和所述固定的偏置電壓相關(guān)聯(lián)。實(shí)施例22B.實(shí)施例20B的電壓到電流的轉(zhuǎn)換器電路，其中所述可控的偏置電壓晶體管的源極與所述可控的偏置電壓連接，所述可控的偏置電壓晶體管的柵極與第二節(jié)點(diǎn)連接，并且所述可控的偏置電壓晶體管的漏極與第一節(jié)點(diǎn)連接，其中所述控制晶體管的源極與第二節(jié)點(diǎn)連接，控制晶體管的柵極與第一節(jié)點(diǎn)連接，并且所述控制晶體管的漏極與第三節(jié)點(diǎn)連接，其中所述偏置電壓晶體管的源極與所述固定的偏置電壓連接，所述電源電壓晶體管的漏極與第二節(jié)點(diǎn)連接，并且所述偏置電壓晶體管的柵極與由所述發(fā)光顯示器的控制器控制的校準(zhǔn)控制線連接，并且其中所述輸出晶體管的源極與承載所述偏置電流的電流偏置線連接，所述輸出晶體管的漏極與第三節(jié)點(diǎn)連接，并且所述輸出晶體管的柵極與所述校準(zhǔn)控制線耦接，使得在所述校準(zhǔn)控制線為低電平有效時(shí)，所述輸出晶體管的柵極為高電平有效。實(shí)施例23B. —種通過使用電壓到電流的轉(zhuǎn)換器來校準(zhǔn)輸出電流從而校準(zhǔn)用于發(fā)光顯示器的電流源或者電流沉電路的方法，所述方法包括激活校準(zhǔn)控制線以便啟動所述電流源或者電流沉電路的校準(zhǔn)操作；響應(yīng)于啟動所述校準(zhǔn)操作，將提供給所述電流源或者電流沉電路的可控的偏置電壓調(diào)節(jié)到第一偏置電壓以便使得電流流過所述電流源或者電流沉電路從而允許固定的偏置電壓存在于所述電壓到電流的轉(zhuǎn)換器中的節(jié)點(diǎn)處；去激活所述校準(zhǔn)控制線，以便啟動所述發(fā)光顯示器的有源矩陣區(qū)域中的像素的編程操作；以及響應(yīng)于啟動所述編程操作，將與所述可控的偏置電壓和所述固定的偏置電壓相關(guān)聯(lián)的輸出電流供應(yīng)或吸收到偏置電流線，所述偏置電流線將所述輸出電流提供給所述有源矩陣區(qū)域中的一列像素。實(shí)施例24B.實(shí)施例23B的方法，還包括在所述校準(zhǔn)操作期間，將如由所述固定的 偏置電壓確定的流過所述電流源或者電流沉電路的電流存儲在所述電流源或者電流沉電路的ー個(gè)或更多個(gè)電容器中直到所述校準(zhǔn)控制線被去激活。實(shí)施例25B.實(shí)施例23B的方法，還包括，響應(yīng)于去激活所述校準(zhǔn)控制線，將所述可控的偏置電壓降低到比第一偏置電壓低的第二偏置電壓。實(shí)施例26B. —種校準(zhǔn)將偏置電流提供給發(fā)光顯示器的有源矩陣區(qū)域中的多列像素的電流源或電流沉電路的方法，所述方法包括如下步驟在所述發(fā)光顯示器中的所述電流源或者電流沉電路的校準(zhǔn)操作期間，激活到用于所述有源矩陣區(qū)域中的第一列像素的第一電流源或者電流沉電路的第一柵極控制信號線，以便校準(zhǔn)第一電流源或者電流沉電路，在所述校準(zhǔn)操作期間有偏置電流存儲在第一電流源或者電流沉電路的一個(gè)或更多個(gè)存儲器件中；響應(yīng)于校準(zhǔn)第一電流源或者電流沉電路，去激活第一柵極控制信號線；在所述校準(zhǔn)操作期間，激活到用于所述有源矩陣區(qū)域中的第二列像素的第二電流源或者電流沉電路的第二柵極控制信號線，以便校準(zhǔn)第二電流源或者電流沉電路，在所述校準(zhǔn)操作期間有偏置電流存儲在第二電流源或者電流沉電路的一個(gè)或更多個(gè)存儲器件中；響應(yīng)于校準(zhǔn)第二電流源或者電流沉電路，去激活第二柵極控制信號線；以及響應(yīng)于在所述校準(zhǔn)操作期間所有電流源或者電流沉電路被校準(zhǔn)，啟動所述有源矩陣區(qū)域的像素的編程操作，并且激活訪問控制線以便使得存儲在每個(gè)電流源或者電流沉電路中的對應(yīng)的一個(gè)或更多個(gè)存儲器件中的偏置電流被施加到所述有源矩陣區(qū)域中的每一列像素。實(shí)施例27B.實(shí)施例26B的方法，其中所述電流源或者電流沉電路包括p型晶體管并且所述柵極控制信號線和所述訪問控制線是低電平有效的，或者其中所述電流源或者電流沉電路包括n型晶體管并且所述柵極控制信號線和所述訪問控制線是高電平有效的。實(shí)施例28B. —種直流(DC)電壓編程的電流沉電路，包括偏置電壓輸入端，接收偏置電壓；輸入晶體管，與所述偏置電壓輸入端連接；第一電流鏡、第二電流鏡和第三電流鏡，每個(gè)電流鏡包括對應(yīng)的ー對柵極連接的晶體管，這些電流鏡被布置為使得由所述輸入晶體管的柵極-源極偏置產(chǎn)生并且由第一電流鏡復(fù)制的初始電流被反映在第二電流鏡中，由第二電流鏡復(fù)制的電流被反映在第三電流鏡中，并且由第三電流鏡復(fù)制的電流被施加到第一電流鏡以便在所述電流沉電路中產(chǎn)生靜態(tài)的電流流動；以及輸出晶體管，與第一電流鏡和第二電流鏡之間的節(jié)點(diǎn)連接并且由靜態(tài)的電流流動偏置以便在輸出線上提供輸出電流。實(shí)施例29B.實(shí)施例28B的電路，其中所述輸入晶體管的柵扱-源極偏置由所述偏置電壓輸入端和地電位產(chǎn)生。實(shí)施例30B.實(shí)施例28B的電路，其中第一電流鏡和第三電流鏡與電源電壓連接。實(shí)施例31B.實(shí)施例28B的電路，還包括與第三電流鏡連接的反饋晶體管。實(shí)施例32B.實(shí)施例31B的電路，其中所述反饋晶體管的柵極與所述輸入晶體管的端子連接。實(shí)施例33B.實(shí)施例31B的電路，其中所述反饋晶體管的柵極與所述偏置電壓輸入 端連接。實(shí)施例34B.實(shí)施例31B的電路，其中所述反饋晶體管為n型。實(shí)施例35B.實(shí)施例28B的電路，其中第一電流鏡包括ー對p型晶體管，第二電流鏡包括一對n型晶體管，并且第三電流鏡包括ー對p型晶體管，并且其中所述輸入晶體管和所述輸出晶體管為n型。實(shí)施例36B.實(shí)施例35B的電路，還包括連接在第三電流鏡和第一電流鏡之間的n型反饋晶體管，并且其中第一電流鏡的第一P型晶體管與第一電流鏡的第四P型晶體管柵極連接；第二電流鏡的第三n型晶體管與第二電流鏡的第四n型晶體管柵極連接；第三電流鏡的第二 P型晶體管與第三電流鏡的第三P型晶體管柵極連接；第一 P型晶體管、第二 P型晶體管、第三P型晶體管和第四P型晶體管的各自的源極與電源電壓連接，并且第一 n型晶體管、第二 n型晶體管、第三n型晶體管和第四n型晶體管以及所述輸出晶體管的各自的源極與地電位連接；第四P型晶體管與第四n型晶體管漏極連接；第三p型晶體管與第三n型晶體管漏極連接；第二 P型晶體管與第二 n型晶體管漏極連接；第一 p型晶體管與第一 n型晶體管漏極連接；第三n型晶體管的漏極連接在第二和第三p型晶體管的柵極之間；第四n型晶體管的漏極連接在第三和第四n型晶體管的柵極之間并且連接到所述節(jié)點(diǎn)；以及所述輸出晶體管的柵極與所述節(jié)點(diǎn)連接。
實(shí)施例37B.實(shí)施例36B的電路，其中第二 n型晶體管的柵極與第一 p型晶體管的柵極連接。實(shí)施例38B.實(shí)施例36B的電路，其中第二 n型晶體管的柵極與偏置電壓輸入端連接。實(shí)施例39B.實(shí)施例28B的電路，其中所述電路沒有任何外部時(shí)鐘或者電流基準(zhǔn)信號。實(shí)施例40B.實(shí)施例28B的電路，其中由所述偏置電壓輸入端、電源電壓和地電位提供僅有的電壓源，并且沒有外部控制線與所述電路連接。實(shí)施例41B.實(shí)施例28B的電路，其中所述電路沒有電容器。實(shí)施例42B.實(shí)施例28B的電路，其中所述電路中的晶體管的數(shù)量正好為九個(gè)。實(shí)施例43B. —種交流(AC)電壓編程的電流沉電路，包括四個(gè)切換晶體管，每個(gè)切換晶體管接收以有序序列ー個(gè)接ー個(gè)地激活的時(shí)鐘信號；第ー電容器，在校準(zhǔn)操作期間通過第一時(shí)鐘信號的激活來充電并且通過繼第一時(shí)鐘信號的激活和去激活之后的第二時(shí)鐘信號的激活來放電，第一電容器與第一和第二切換晶體管連接；第二電容器，在所述校準(zhǔn)操作期間通過第三時(shí)鐘信號的激活來充電并且通過繼第三時(shí)鐘信號的激活和去激活之后的第四時(shí)鐘信號的激活來放電，第二電容器與第三和第四切換晶體管連接；以及輸出晶體管，與第四切換晶體管連接，以便在所述校準(zhǔn)操作之后的編程操作期間吸收源自在所述校準(zhǔn)操作期間存儲在第一電容器中的電流的輸出電流。實(shí)施例44B.實(shí)施例43B的電路，其中所述四個(gè)切換晶體管為n型。實(shí)施例45B.實(shí)施例43B的電路，還包括第一傳導(dǎo)晶體管，與第二切換晶體管連接以便為第一電容器提供用于通過第二切換晶體管放電的傳導(dǎo)路徑，其中繼第一電容器的充電之后的第一電容器兩端的電壓與第一傳導(dǎo)晶體管的遷移率和閾值電壓有關(guān)；以及第ニ傳導(dǎo)晶體管，與第四切換晶體管連接以便為第二電容器提供用于通過第四切換晶體管放電的傳導(dǎo)路徑。
實(shí)施例46B.實(shí)施例45B的電路，其中所述四個(gè)切換晶體管、所述輸出晶體管、第一傳導(dǎo)晶體管和第二傳導(dǎo)晶體管為n型；第一切換晶體管的柵極接收第一時(shí)鐘信號，第一切換晶體管的漏極與第一偏置電壓連接；第一切換晶體管的源極與第一傳導(dǎo)晶體管的柵極、第一電容器和第二切換晶體管的源極連接；第二切換晶體管的柵極接收第二時(shí)鐘信號，第ニ切換晶體管的漏極與第二傳導(dǎo)晶體管的源極和第一傳導(dǎo)晶體管的漏極連接；第二傳導(dǎo)晶體管的柵極與第一電容器連接；第二傳導(dǎo)晶體管的柵極與第三切換晶體管的漏極、第二電容器和第四切換晶體管的源極連接；第三切換晶體管的柵極接收第三時(shí)鐘信號，第三切換晶體管的源極與第二偏置電壓連接；第四切換晶體管的柵極接收第四時(shí)鐘信號，第四切換晶體管的漏極與所述輸出晶體管的源極連接；所述輸出晶體管的柵極與用于啟動所述發(fā)光顯示器的編程周期的訪問控制線連接；所述輸出晶體管的漏極吸收用于所述發(fā)光顯示器的有源矩陣區(qū)域的一列像素的輸出電流；以及第ー電容器、第一傳導(dǎo)晶體管的源極和第二電容器與地電位連接。實(shí)施例47B.實(shí)施例43B的電路，其中所述電路中的晶體管的數(shù)量正好為七個(gè)。實(shí)施例48B.實(shí)施例43B的電路，其中所述電路中的電容器的數(shù)量正好為兩個(gè)。實(shí)施例49B. —種利用交流(AC)電壓對電流沉進(jìn)行編程的方法，所述方法包括如下步驟通過激活第一時(shí)鐘信號以便使得第一電容器充電來啟動校準(zhǔn)操作；去激活第一時(shí)鐘信號并且激活第二時(shí)鐘信號以便使得第一電容器開始放電；去激活第二時(shí)鐘信號并且激活第三時(shí)鐘信號以便使得第二電容器充電；去激活第三時(shí)鐘信號并且激活第四時(shí)鐘信號以便使得第二電容器開始放電；以及去激活第四時(shí)鐘信號以便終止所述校準(zhǔn)操作，并且在編程操作中激活訪問控制線以便使得源自存儲在第一電容器中的電流的偏置電流在所述編程操作期間被施加到發(fā)光顯示器的有源矩陣區(qū)域中的一列像素。實(shí)施例1C. 一種用于顯示面板的校準(zhǔn)電路，所述顯示面板具有有源區(qū)和所述顯示面板的與所述有源區(qū)分離的外圍區(qū)域，所述有源區(qū)具有布置在襯底上的多個(gè)發(fā)光器件，所述校準(zhǔn)電路包括第一行的校準(zhǔn)電流源或電流沉電路；第二行的校準(zhǔn)電流源或電流沉電路；第一校準(zhǔn)控制線，被配置為使得第一行的校準(zhǔn)電流源或電流沉電路利用偏置電流校準(zhǔn)顯示面板而同時(shí)第二行的校準(zhǔn)電流源或電流沉電路正被基準(zhǔn)電流校準(zhǔn)；以及第二校準(zhǔn)控制線，被配置為使得第二行的校準(zhǔn)電流源或電流沉電路利用偏置電流校準(zhǔn)顯示面板而同時(shí)第一行的校準(zhǔn)電流源或電流沉電路正被基準(zhǔn)電流校準(zhǔn)。實(shí)施例2C.實(shí)施例IC的校準(zhǔn)電路，其中第一行和第二行的校準(zhǔn)電流源或電流沉電路位于所述顯示面板的周邊區(qū)域中。實(shí)施例3C.實(shí)施例IC的校準(zhǔn)電路，還包括第一基準(zhǔn)電流開關(guān)，連接在所述基準(zhǔn)電流源和第一行的校準(zhǔn)電流源或電流沉電路之間，第一基準(zhǔn)電流開關(guān)的柵極與第一校準(zhǔn)控制線耦接；第二基準(zhǔn)電流開關(guān)，連接在所述基準(zhǔn)電流源和第二行的校準(zhǔn)電流源或電流沉電路之間，第二基準(zhǔn)電流開關(guān)的柵極與第二校準(zhǔn)控制線耦接；以及與第一校準(zhǔn)控制線連接的第一偏置電流開關(guān)以及與第二校準(zhǔn)控制線連接的第二偏置電流開關(guān)。實(shí)施例4C.實(shí)施例IC的校準(zhǔn)電路，其中第一行的校準(zhǔn)電流源或電流沉電路包括多個(gè)電流源或者電流沉電路，每個(gè)電流源或者電流沉電路用于所述有源區(qū)中的一列像素，每個(gè)電流源或者電流沉電路被配置為將偏置電流提供給用于對應(yīng)列的像素的偏置電流線，并且其中第二行的校準(zhǔn)電流源或電流沉電路包括多個(gè)電流源或者電流沉電路，每個(gè)電流源或者電流沉電路用于所述有源區(qū)中的一列像素，每個(gè)電流源或者電流沉電路被配置為將偏置電流提供給用于對應(yīng)列的像素的偏置電流線。實(shí)施例5C.實(shí)施例4C的校準(zhǔn)電路，其中第一和第二行的校準(zhǔn)電流源或電流沉電路 的每個(gè)電流源或者電流沉電路被配置為將相同的偏置電流提供給在顯示面板的有源區(qū)中的每一列像素。實(shí)施例6C.實(shí)施例IC的校準(zhǔn)電路，其中第一校準(zhǔn)控制線被配置為使得第一行的校準(zhǔn)電流源或電流沉電路在第一幀期間利用偏置電流校準(zhǔn)所述顯示面板，并且其中第二校準(zhǔn)控制線被配置為使得第二行的校準(zhǔn)電流源或電流沉電路在繼第一幀之后的第二幀期間利用偏置電流校準(zhǔn)所述顯示面板。實(shí)施例7C.實(shí)施例IC的校準(zhǔn)電路，其中基準(zhǔn)電流是固定的并且被從所述顯示面板外部的電流源提供給所述顯示面板。實(shí)施例8C.實(shí)施例IC的校準(zhǔn)電路，其中第一校準(zhǔn)控制線在第一幀期間是激活的，而第二校準(zhǔn)控制線在第一幀期間是非激活的，并且其中第一校準(zhǔn)控制線在繼第一幀之后的第二幀期間是非激活的，而第二校準(zhǔn)控制線在第二幀期間是激活的。實(shí)施例9C.實(shí)施例IC的校準(zhǔn)電路，其中所述校準(zhǔn)電流源或電流沉電路中的每ー個(gè)校準(zhǔn)電流源或電流沉電路校準(zhǔn)對應(yīng)的電流偏置的、電壓編程的電路，所述電流偏置的、電壓編程的電路被用來對所述顯示面板的有源區(qū)中的像素進(jìn)行編程。實(shí)施例10C. —種校準(zhǔn)用于發(fā)光顯示器面板的電流偏置的、電壓編程的電路的方法，所述發(fā)光顯示器面板具有有源區(qū)，所述方法包括如下步驟激活第一校準(zhǔn)控制線，以便使得第一行的校準(zhǔn)電流源或電流沉電路利用由第一行的校準(zhǔn)電流源或電流沉電路提供的偏置電流校準(zhǔn)顯示面板而同時(shí)由基準(zhǔn)電流校準(zhǔn)第二行的校準(zhǔn)電流源或電流沉電路；以及激活第二校準(zhǔn)控制線，以便使得第二行的校準(zhǔn)電流源或電流沉電路利用由第二行的校準(zhǔn)電流源或電流沉電路提供的偏置電流校準(zhǔn)顯示面板而同時(shí)由基準(zhǔn)電流校準(zhǔn)第一行的校準(zhǔn)電流源或電流沉電路。實(shí)施例11C.實(shí)施例IOC的方法，其中第一校準(zhǔn)控制線在第一幀被顯示在所述顯示面板上期間被激活并且第二校準(zhǔn)控制線在第二幀被顯示在所述顯示面板上期間被激活，第ニ幀在第一幀之后，所述方法還包括響應(yīng)于激活第一校準(zhǔn)控制線，在激活第二校準(zhǔn)控制線之前去激活第一校準(zhǔn)控制線；響應(yīng)于利用由第二行的電路提供的偏置電流校準(zhǔn)所述顯示面板，去激活第二校準(zhǔn)控制線以便結(jié)束用于第二幀的校準(zhǔn)周期。
實(shí)施例12C.實(shí)施例IOC的方法，還包括由所述顯示面板的控制器控制第一校準(zhǔn)控制線和第二校準(zhǔn)控制線的激活和去激活的定時(shí)，所述控制器被布置在所述顯示面板的接近其上布置有發(fā)光顯示器面板的多個(gè)像素的有源區(qū)的外圍區(qū)域上。實(shí)施例13C.實(shí)施例12C的方法，其中所述控制器是電流源或者電流沉控制電路。實(shí)施例14C.實(shí)施例IC的方法，其中所述發(fā)光顯示器面板具有1920 X 1080像素或更小的分辨率。實(shí)施例15C.實(shí)施例IC的方法，其中所述發(fā)光顯示器具有不大于120Hz的刷新速率。鑒于參考附圖進(jìn)行的各種實(shí)施例和/或方面的詳細(xì)描述，本領(lǐng)域技術(shù)人員將明白
本公開的上述和另外的方面和實(shí)施例，接下來提供附圖的簡短描述。


在閱讀以下詳細(xì)描述時(shí)和在參考附圖時(shí)本公開的上述和其它優(yōu)點(diǎn)將變得清晰。圖I示出具有有源矩陣區(qū)域或像素陣列的電子顯示系統(tǒng)或者面板，在其中像素的陣列以行和列的配置布置；圖2a示出用于圖I所示出的顯示面板的電流偏置的、電壓編程的電路的功能框圖；圖2b是用于圖2a所示出的CBVP電路的時(shí)序圖；圖3a是可與圖2a所示出的CBVP電路結(jié)合使用的示例性CBVP電路示意圖的電路示意圖。圖3b示出用于圖3a所示出的CBVP電路的示例時(shí)序圖；圖4a示出圖3a所示出的CBVP電路的變體，除了選通晶體管(T6和T10)被添加在發(fā)光器件和驅(qū)動晶體管(Tl和T7)之間之外；圖4b是用于圖4a所示出的CBVP電路的時(shí)序圖；圖5a示出根據(jù)本公開的ー個(gè)方面的電流沉或電流源電路的功能框圖；圖5b_l示出僅僅使用p型TFT的電流沉電路的電路示意圖；圖5b_2是用于圖5b_l所示出的電流沉電路的時(shí)序圖；圖5c是具有不同的電容器配置的圖5b_l的變體；圖6不出對于圖5b_l或者5c所不出的電流沉電路的輸出電流Iout作為輸出電壓的函數(shù)的模擬結(jié)果；圖7a和圖7b示出典型的多晶硅エ藝中的參數(shù)(分別為閾值電壓VeiJe2Je3和Ve4和遷移率)變化；圖8突出了對于電流源輸出(Ibias)的蒙特卡羅模擬結(jié)果；圖9a示出電壓到電流的轉(zhuǎn)換器電路中的電流沉電路(諸如圖5b_l或者5c中示出的)的使用；圖9b示出用于圖9a所示出的電壓到電流的轉(zhuǎn)換器電路的時(shí)序圖；圖IOa示出作為圖5b_l所示出的電流沉電路的變體的基于N-FET的級聯(lián)電流沉電路；圖IOb是用于圖IOa所示出的電路的兩個(gè)校準(zhǔn)周期的時(shí)序圖I Ia示出在校準(zhǔn)操作的激活期間的級聯(lián)電流源/電流沉電路；圖Ilb示出圖Ila所示出的電路的兩個(gè)情況(S卩，對于兩列像素)的校準(zhǔn)的操作；圖12示出利用DC電壓編程的CMOS電流沉/電流源電路1200 ；圖13a示出利用AC電壓編程的CMOS電流沉電路；圖13b是用于校準(zhǔn)圖13a所示出的電路的操作時(shí)序圖；圖14a不出使用p型驅(qū)動晶體管和n型開關(guān)晶體管的像素電路的不意圖；圖14b是用于圖14a所示出的像素電路的時(shí)序圖；圖15a示出使用n型FET實(shí)現(xiàn)的電流沉電路的示意圖； 圖15b示出用于圖15a所示出的電路的時(shí)序圖；圖16a示出使用p型FET實(shí)現(xiàn)的電流沉的示意圖；圖16b示出圖16a所示出的電路的時(shí)序圖；圖17示出校準(zhǔn)電路的示例框圖；圖18a示出圖17所示出的校準(zhǔn)電路的示意圖示例；以及圖18b示出用于圖18a所示出的校準(zhǔn)電路的時(shí)序圖。雖然本公開易受到各種修改和可替代的形式，但是已經(jīng)在附圖中通過示例的方式示出了具體的實(shí)施例和實(shí)現(xiàn)方式并且將在本申請中詳細(xì)描述。然而，應(yīng)當(dāng)明白，本公開并不意圖限于所公開的特定形式。相反，本公開覆蓋落入如由所附權(quán)利要求所限定的本發(fā)明的精神和范圍內(nèi)的所有修改、等同物和替代方案。
具體實(shí)施例方式圖I是具有有源矩陣區(qū)域或像素陣列102的電子顯示系統(tǒng)或者面板100，在該像素陣列102中像素104的陣列以行和列的配置布置。為了方便圖示，僅僅示出了兩個(gè)行和列。在有源矩陣區(qū)域102的外部是周邊區(qū)域106，其中布置有用于驅(qū)動和控制像素區(qū)域102的外圍電路。外圍電路包括柵極或地址驅(qū)動器電路108、源極或數(shù)據(jù)驅(qū)動器電路110、控制器112和可選的電源電壓(例如，Vdd)控制驅(qū)動器或電路114?？刂破?12控制柵極驅(qū)動器108、源極驅(qū)動器110和電源電壓驅(qū)動器114。柵極驅(qū)動器108在控制器112的控制之下對地址或選擇線SEL[i]、SEL[i+l]等進(jìn)行操作，對于像素陣列102中的每一行像素104有ー個(gè)地址或選擇線。在如下所述的像素共用的配置中，柵極或地址驅(qū)動器電路108還可以可選地對全局選擇線GSEL[j]和可選地/GSEL[j]進(jìn)行操作，其對像素陣列102中的多行像素104 (諸如每兩行像素104)進(jìn)行操作。源極驅(qū)動器電路110在控制器112的控制之下對電壓數(shù)據(jù)線Vdata[k]、Vdata[k+1]等進(jìn)行操作，對于像素陣列102中的每一列像素104有一個(gè)電壓數(shù)據(jù)線。電壓數(shù)據(jù)線承載給每一個(gè)像素104的表示像素104中的每個(gè)發(fā)光器件的亮度(或者如觀察者主觀地感知的明亮度)的電壓編程信息。在每ー個(gè)像素104中的存儲元件(諸如電容器)存儲電壓編程信息直到發(fā)射或驅(qū)動周期使發(fā)光器件(諸如有機(jī)發(fā)光器件(OLED))導(dǎo)通?？蛇x的電源電壓控制電路114在控制器112的控制之下控制電源電壓(EL_Vdd)線以及可選地在本申請中公開的任何可控的偏置電壓，對于像素陣列102中的每一行像素104有一個(gè)電源電壓線，不過可控的偏置電壓可以可替代地由控制器112控制。在驅(qū)動周期期間，存儲的電壓編程信息被用來使每ー個(gè)發(fā)光器件以所編程的亮度。顯示系統(tǒng)或者面板100還包括電流源(或者電流沉)電路120 (為了方便起見在下文中被稱為電流“源”電路，但是在本申請中公開的任何電流源電路可以可替代地是電流沉電路或者反之亦然)，其提供電流偏置線132a、132b (Ibias[k]、Ibias[k+l])等上的固定偏置電流(在這里稱為Ibias)，對于像素陣列102中的每一列像素104有一個(gè)電流偏置線。在示例配置中，固定偏置電流在長期的使用中是穩(wěn)定的并且可以是空間上不改變的?？商娲?，偏置電流可以是脈沖的并且只有當(dāng)編程操作期間被需要時(shí)被使用。在某些配置中，從其導(dǎo)出固定偏置電流(Ibias)的基準(zhǔn)電流Iref可以被提供給電流源或者電流沉電路120。在這樣的配置中，電流源控制122控制電流偏置線Ibias上的偏置電流的施加的定時(shí)。在其中基準(zhǔn)電流Iref不被提供給電流源或者電流沉電路120的配置(例如，圖9a、圖12、圖13a)中，電流源地址驅(qū)動器124控制電流偏置線Ibias上的偏置電流的施加的定時(shí)。電流偏置線在這里還能夠被稱為基準(zhǔn)電流線。如已知的，顯示系統(tǒng)100中的每個(gè)像素104需要被用表示像素104中的發(fā)光器件的亮度的信息來編程。該信息可以以存儲的電壓或者電流的形式被提供給每個(gè)發(fā)光器件。 ー個(gè)幀限定了包括編程周期或階段以及驅(qū)動或發(fā)射周期或階段的時(shí)間段，在編程周期或階段期間用表示亮度的編程電壓來對顯示系統(tǒng)100中的每個(gè)像素進(jìn)行編程，并且在驅(qū)動或發(fā)射周期或階段期間每個(gè)像素中的每個(gè)發(fā)光器件被導(dǎo)通以便以與存儲在存儲元件中的編程電壓或編程電流相稱或由其表示的亮度發(fā)光。因此幀是組成在顯示系統(tǒng)100上顯示的完整的運(yùn)動圖像的許多靜態(tài)圖像中的ー個(gè)。至少存在用于編程和驅(qū)動像素的以下方案逐行或者逐幀。在逐行編程中，一行像素被編程并且隨后在下一行像素被編程和驅(qū)動之前被驅(qū)動。在逐幀編程中，顯示系統(tǒng)100中的所有行的像素都被首先編程，并且所有像素被逐行地驅(qū)動。任一種方案都可以采用在每個(gè)幀的開始或結(jié)束處的簡短的垂直消隱時(shí)間，在該垂直消隱時(shí)間期間像素既不被編程也不被驅(qū)動。位于像素陣列102外面的組件可以被布置在其上布置有像素陣列102的同一個(gè)物理襯底上的在像素陣列102周圍的外圍區(qū)域130中。這些組件包括柵極驅(qū)動器108、源極驅(qū)動器110、可選的電源電壓控制電路114、電流源控制122和電流源地址驅(qū)動器124、電流源或電流沉電路120以及基準(zhǔn)電流源Iref。可替代地，在外圍區(qū)域中的一些組件可以被布置在與像素陣列102相同的襯底上而其它組件被布置在不同的襯底上，或者在外圍中的所有組件可以被布置在與其上布置有像素陣列102的襯底不同的襯底上。柵極驅(qū)動器108、源極驅(qū)動器110和可選地電源電壓控制電路114 一起構(gòu)成顯示驅(qū)動器電路。某些配置中的顯示驅(qū)動器電路可以包括柵極驅(qū)動器108和源極驅(qū)動器110但不包括電源電壓控制電路114。在其它配置中，顯示驅(qū)動器電路也可以包括電源電壓控制電路114。在這里公開了用于對像素進(jìn)行編程和驅(qū)動的編程和驅(qū)動技術(shù)，包括電流偏置的電壓編程的(CBVP)驅(qū)動方案。CBVP驅(qū)動方案使用編程電壓來對每個(gè)像素編程為不同的灰度級或色標(biāo)(電壓編程)，并且使用偏置電流來加速編程并補(bǔ)償像素的時(shí)間相關(guān)的參數(shù)，諸如驅(qū)動晶體管的閾值電壓漂移和發(fā)光器件(例如有機(jī)發(fā)光器件或0LED)的電壓漂移。公開了ー種特定類型的CBVP方案，在其中開關(guān)晶體管在顯示器中的多個(gè)像素之間被共用，通過使在像素陣列102中使用的晶體管的數(shù)量減到最少而得到提高的制造產(chǎn)率。該共用開關(guān)方案還允許使用傳統(tǒng)的順序掃描驅(qū)動，在其中像素被編程并且隨后在每個(gè)幀內(nèi)逐行地被驅(qū)動。在本申請中公開的共用晶體管配置的ー個(gè)優(yōu)點(diǎn)在于，用于每個(gè)像素的總晶體管數(shù)可以被減少。減少晶體管數(shù)還能夠提高姆個(gè)像素的開ロ率(aperture ratio),其是除去像素的布線和晶體管之外的透明(發(fā)射)面積與包括像素的布線和晶體管在內(nèi)的整個(gè)像素面積之間的比例。像素電路中的共用開關(guān)TFT圖2a示出用于圖I所示出的顯示面板100的CBVP電路200的功能框圖。CBVP電路200包括圖I所示出的有源區(qū)102和與有源區(qū)102分離的周邊區(qū)域，并且有源區(qū)102包括像素104，并且每個(gè)像素包括布置在襯底204上的發(fā)光器件202a。在圖2a中，為了便于圖示僅僅示出了兩個(gè)像素104a，b，并且第一像素104a在第一行i中，并且第二像素104b在與第一行相鄰的第二行i+1中。CBVP電路200包括連接在電壓數(shù)據(jù)線Vdata和共用線208之間的共用開關(guān)晶體管206，該共用線208通過基準(zhǔn)電壓晶體管210與基準(zhǔn)電壓Vref連接?；鶞?zhǔn)電壓可以是直流(DC)電壓或者脈沖信號。第一像素104a包括第一發(fā)光器件202a，第一發(fā)光器件202a被配置為由通過第一存儲器件214a與共用線208連接的第一驅(qū)動電路212a電流驅(qū)動，并且第二像素104b包括第二發(fā)光器件202b，第二發(fā)光器件202b被配置為由通過第二存儲器件214b與共用線208連接的第二驅(qū)動電路212b電流驅(qū)動。 CBVP電路200包括基準(zhǔn)電流線132a，基準(zhǔn)電流線132a被配置為將偏置電流Ibias施加到第一和第二驅(qū)動電路212a，b。共用開關(guān)晶體管206的狀態(tài)(例如，通或斷，在晶體管的情況下為導(dǎo)通或不導(dǎo)通)可以由組選擇線GSEL[j]控制?；鶞?zhǔn)電壓開關(guān)210的狀態(tài)可以由基準(zhǔn)電壓控制線(諸如\GSEL[j])控制?；鶞?zhǔn)電壓控制線216可以源自于組選擇線GSEL，或者它可以是來自柵極驅(qū)動器108的自己獨(dú)立的線。在其中基準(zhǔn)電壓控制線216源自于組選擇線GSEL的配置中，基準(zhǔn)電壓控制線216可以與組選擇線GSEL相反，使得當(dāng)組選擇線GSEL為低時(shí)，基準(zhǔn)電壓控制線216為高，并且反之亦然?？商娲?，基準(zhǔn)電壓控制線216可以是可由柵極驅(qū)動器108獨(dú)立控制的線。在具體的配置中，組選擇線GSEL的狀態(tài)與基準(zhǔn)電壓控制線216的狀態(tài)相反。像素104a，b中的每ー個(gè)由相應(yīng)的第一和第二選擇線SELl [i]和SELl [i+1]控制，第一和第二選擇線與柵極驅(qū)動器108連接并且由柵極驅(qū)動器108控制。柵極驅(qū)動器108還經(jīng)由組選擇線GSEL與共用開關(guān)連接并且經(jīng)由基準(zhǔn)電壓控制線216與基準(zhǔn)電壓晶體管連接。源極驅(qū)動器110經(jīng)由電壓數(shù)據(jù)線Vdata與共用開關(guān)206連接，電壓數(shù)據(jù)線Vdata提供用于顯示系統(tǒng)100中的每個(gè)像素104的編程電壓。柵極驅(qū)動器108被配置為將基準(zhǔn)電壓晶體管210從第一狀態(tài)切換到第二狀態(tài)(例如，從通到斷)使得在編程周期期間基準(zhǔn)電壓晶體管210與基準(zhǔn)電壓Vref斷開連接。柵極驅(qū)動器108還被配置為在幀的編程周期期間經(jīng)由組選擇線GSEL將共用開關(guān)晶體管206從第二狀態(tài)切換到第一狀態(tài)(例如，從斷到通)，以便允許第一和第二像素104a，b的電壓編程(經(jīng)由電壓數(shù)據(jù)線Vdata)。基準(zhǔn)電流線132k還被配置為在編程周期期間施加偏置電流Ibias。在所示出的示例中，有i+q行的像素共用相同的共用開關(guān)206。任意兩個(gè)或更多個(gè)像素可以共用相同的共用開關(guān)206，因此數(shù)目i+q可以是2、3、4等。重要的是強(qiáng)調(diào)行i到i+q中的每個(gè)像素共用相同的共用開關(guān)206。雖然CBVP技術(shù)被用作用于示出開關(guān)共用技術(shù)的示例，但是它可以被應(yīng)用于不同的其它類型像素電路，諸如電流編程的像素電路或者純粹地電壓編程的像素電路或沒有用于補(bǔ)償LED驅(qū)動晶體管的遷移率和閾值電壓的漂移的電流偏置的像素電路。柵極驅(qū)動器108還被配置為在編程周期期間轉(zhuǎn)換(toggle)第一選擇線SELl[i](例如，從邏輯低狀態(tài)到邏輯高狀態(tài)或者反之亦然)，以便在編程周期期間利用由電壓數(shù)據(jù)線Vdata指定并且存儲在第一存儲器件214a中的第一編程電壓對第一像素104a進(jìn)行編程。同樣地，柵極驅(qū)動器108被配置為在編程周期期間轉(zhuǎn)換第二選擇線SELl [i+1]，以便在編程周期期間利用由電壓數(shù)據(jù)線Vdata指定并且存儲在第二存儲器件214b中的第二編程電壓(其可以不同于第一編程電壓)對第二像素104b進(jìn)行編程。柵極驅(qū)動器108可以被配置為，繼編程周期之后(例如在發(fā)射周期期間)，經(jīng)由基準(zhǔn)電壓控制線216將基準(zhǔn)電壓晶體管210從第二狀態(tài)切換到第一狀態(tài)(例如，從斷到通)并且經(jīng)由組選擇線GSEL將 共用開關(guān)晶體管206從第一狀態(tài)切換到第二狀態(tài)(例如，從通到斷)。圖I所示出的可選的電源電壓控制電路114可以被配置為調(diào)節(jié)與第一和第二發(fā)光器件202a，b耦接的電源電壓EL_Vdd，以便在繼幀的編程周期之后的驅(qū)動或者發(fā)射周期期間使第一和第二發(fā)光器件202a，b導(dǎo)通。另外，可選的電源電壓控制電路114可以還被配置為將電源電壓EL_Vdd調(diào)節(jié)到第二電源電壓，例如Vdd2，到確保第一和第二發(fā)光器件202a，b在編程周期期間保持在非發(fā)光狀態(tài)(例如，斷開)的水平。圖2b是在編程周期期間由圖2a的CBVP電路200或者在本申請中公開的任何其它共用晶體管電路使用的信號的示例時(shí)序圖。從時(shí)序圖的頂部開始，柵極驅(qū)動器108將組選擇線GSEL從第二狀態(tài)轉(zhuǎn)換到第一狀態(tài)，例如，從高到低，并且保持該線處于第一狀態(tài)直到由公共的共用開關(guān)206共用的行的組中的所有像素被編程為止。在本示例中，存在i+q行的像素共用相同的共用開關(guān)，其中i+q可以為2、3、4等。柵極驅(qū)動器108激活在共用像素電路(例如CBVP電路200)中的要被編程的組中的第i行的選擇線SEL[i]。在為了第i行[i]激活SEL[i]線的同時(shí)，第i行[i]中的像素通過Vdata中的對應(yīng)的編程電壓來被編程。柵極驅(qū)動器108激活在共用像素電路中的要被編程的組中的第i+1行的選擇線SEL[i+l]，并且在為了第i+1行[i+1]激活SEL[i+l]線的同時(shí)，第i+1行[i+1]中的像素通過Vdata中的對應(yīng)的編程電壓來被編程。該過程對于至少兩行被執(zhí)行并且對于共用該共用開關(guān)206的該組像素中的每隔一行被重復(fù)。例如，如果該組像素中存在三行，則柵極驅(qū)動器108激活在共用電路中的要被編程的組中的第i+q行(其中q=2)的選擇線SEL [i+q]，并且在為了第i+q行[i+q]激活SEL[i+q]線的同時(shí)，第i+q行[i+q]中的像素通過Vdata中的對應(yīng)的編程電壓來被編程。在組選擇線GSEL被激活的同吋，電源電壓控制114將到共用該共用開關(guān)206的該組像素中的每個(gè)像素的電源電壓Vdd從Vddl調(diào)節(jié)到Vdd2，其中Vddl是足以使被編程的該組像素中的發(fā)光器件202a，b, n中的每ー個(gè)導(dǎo)通的電壓，并且Vdd2是足以使被編程的該組像素中的發(fā)光器件202a，b，n中的每ー個(gè)截止的電壓。以這樣的方式控制電源電壓確保了被編程的該組像素中的發(fā)光器件202a，b, n在編程周期期間不能被導(dǎo)通。仍然參考圖2b的時(shí)序圖，基準(zhǔn)電壓和基準(zhǔn)電流分別維持恒定電壓Vref和電流Iref。具有共用架構(gòu)的3Te像素電路示意3a是可與圖2a所示出的CBVP電路200結(jié)合使用的示例性CBVP電路示意圖的電路示意圖。該設(shè)計(jì)的特征在于，在像素共用配置中的列k中的每兩行相鄰像素(i，i+1)中的八個(gè)TFT。在該八個(gè)TFT的像素共用配置中，在兩個(gè)子像素104a，b中在驅(qū)動TFT (Tl和T7)和發(fā)光器件202a，b之間沒有選通TFT。驅(qū)動TFT Tl和17—直直接連接到它們各自的發(fā)光器件202a，b。該配置允許到發(fā)光器件202a，b的電源電壓EL_VDD的轉(zhuǎn)換，以便避免在像素不處于發(fā)射或者驅(qū)動階段時(shí)過度的和不必要的耗用電流。在圖3a的電路示意示例中，第一和第二存儲器件214a，b是存儲電容器Cpix，兩者都具有與共用線208連接的端子 。此外，為了便于圖示僅僅示出了兩行i和i+1中的兩個(gè)像素104a，b。共用開關(guān)206 (標(biāo)為T5的晶體管)可以在兩個(gè)或更多個(gè)相鄰行的像素104之間共用。該電路中示出的晶體管是P型薄膜晶體管(TFT)，但是本領(lǐng)域技術(shù)人員將明白，該電路可以被轉(zhuǎn)變?yōu)閚型TFT或者n型和p型TFT的組合或者其它類型晶體管(包括金屬氧化物半導(dǎo)體(MOS)晶體管)。本公開不限于任何特定類型的晶體管、制造技術(shù)或者互補(bǔ)架構(gòu)。在本申請中公開的電路示意圖是示例性的。第一像素104a的第一驅(qū)動電路212a包括與電源電壓EL_Vdd和第一發(fā)光器件202a連接的標(biāo)為Tl的第一驅(qū)動晶體管。第一驅(qū)動電路212a還包括標(biāo)為T2和T3的ー對開關(guān)晶體管，每個(gè)開關(guān)晶體管與用于在編程周期期間將偏置電流從基準(zhǔn)電流線132a傳送到第一存儲器件(識別為電容器Cpix)的第一選擇線SELl [i]耦接。Tl的柵極與電容器Cpix214a連接。T2連接在基準(zhǔn)電流線132a和第一發(fā)光器件202a之間。T3連接在第一發(fā)光器件202a和電容器Cpix 214a之間。第二像素104b的第二驅(qū)動電路212b包括與電源電壓EL_VDD和第二發(fā)光器件202b連接的標(biāo)為T6的第二驅(qū)動晶體管。T6的柵極與識別為電容器Cpix的第二存儲器件214b以及標(biāo)為T7和T8的ー對開關(guān)晶體管連接，每個(gè)開關(guān)晶體管與用于在編程周期期間將偏置電流Ibias從基準(zhǔn)電流線132a傳送到電容器214b的第二選擇線SELl [i+1]耦接。17連接在基準(zhǔn)電流線132a和第二發(fā)光器件202b之間，并且T8連接在第二發(fā)光器件202b和電容器214b之間?，F(xiàn)在將描述圖3a的細(xì)節(jié)。應(yīng)當(dāng)注意，在這里描述的每個(gè)晶體管包括柵極端子、第一端子(在場效應(yīng)晶體管的情況下其可以是源極或者漏扱)以及第二端子(其可以是漏極或者源扱)。本領(lǐng)域技術(shù)人員將明白，根據(jù)FET的類型(例如，n型或者p型)，漏極和源極端子將是反轉(zhuǎn)的。在這里描述的具體的示意圖不意圖反映用于實(shí)現(xiàn)本公開的方面的僅有的配置。例如，在圖3a中，雖然示出了 p型CBVP電路，但是它可以容易被變?yōu)閚型CBVP電路。Tl的柵極與電容器Cpix 214a的一個(gè)板連接。電容器Cpix 214a的另ー個(gè)板與T5的源極連接。Tl的源極與電源電壓EL_VDD連接，電源電壓EL_VDD在該示例中是可由電源電壓控制114控制的。Tl的漏極連接在T3的漏極和T2的源極之間。T2的漏極與偏置電流線132a連接。T2和T3的柵極連接到第一選擇線SELl [i]。T3的源極連接到Tl的柵極。T4的柵極接收組發(fā)射線Gem。T4的源極與基準(zhǔn)電壓Vref連接。T4的漏極連接在T5的源極和第一電容器214a的另ー個(gè)板之間。T5的柵極接收組選擇線Gsa，并且T5的漏極連接到Vdata線。發(fā)光器件202a連接到Tl的漏極。現(xiàn)在轉(zhuǎn)向圖3a的CBVP電路中的下一個(gè)子像素，T6的柵極與第二電容器214b的一個(gè)板和T8的漏極連接。第二電容器214b的另ー個(gè)板與T5的源扱、T4的漏極和第一電容器214a的另ー個(gè)板連接。T6的源極與電源電壓EL_VDD連接。T6的漏極與T8的漏極連接，T8的漏極與T7的源極連接。T7的漏極與偏置電流線Ibias 132a連接。T7和T8的柵極連接到第二選擇線SELl [i+1]。第二發(fā)光器件202b連接在地電位EL_VSS和T6的漏極之間。
圖3b示出用于圖3a所示出的CBVP電路的示例時(shí)序圖。如上所述，該共用像素配置轉(zhuǎn)換電源電壓EL_VDD，以便避免在像素沒有處于驅(qū)動或者發(fā)射周期時(shí)汲取多余電流。一般，電源電壓控制114在像素編程期間降低EL_VDD線的電位，以便限制發(fā)光器件202a，b兩端的電位從而減少電流消耗并且因此在像素編程期間的亮度。與順序編程操作(在其中一組像素被編程并且隨后緊接著被驅(qū)動，一次ー組像素)相結(jié)合的通過電源電壓控制114的電源電壓EL_VDD的轉(zhuǎn)換意味著EL_VDD線132a不是在所有像素之間全局地共用的。電源電壓線132a僅僅由同一行中的像素共用，并且這種電カ分布通過像素陣列102的外圍區(qū)域106處的集成電子器件來實(shí)現(xiàn)。在単位像素級處省略ー個(gè)TFT減少了所述像素設(shè)計(jì)的占地面積的(real-estate)消耗，以外圍集成電子器件為代價(jià)地實(shí)現(xiàn)比較高晶體管共用像素配置(例如圖4a所示出的)高的像素分辨率。順序編程操作對共用同一個(gè)共用開關(guān)206的第一組像素(在該情況下，一次一列中的兩個(gè)像素)進(jìn)行編程，驅(qū)動那些像素，并且隨后對下ー組像素進(jìn)行編程，驅(qū)動它們，等等，直到像素陣列102中的所有行已經(jīng)被編程和驅(qū)動。為了啟動共用像素編程，柵極驅(qū)動器108將組選擇線GSEL轉(zhuǎn)換為低，其使共用開關(guān)206 (T5)導(dǎo)通。同時(shí)，柵極驅(qū)動器108將組發(fā)射線Gem轉(zhuǎn)換為高，其使T4截止。在該示例中，組發(fā)射線Gem和組選擇線Gsa為低電平有效 的信號，因?yàn)門4和T5是p型晶體管。電源電壓控制114將電源電壓EL_VDD降低到足以防止發(fā)光器件202a，b在編程操作期間汲取多余電流的電壓。這確保了發(fā)光器件202a，b在編程期間不汲取或汲取很少的電流，優(yōu)選地保持截止或者處于不發(fā)射或接近不發(fā)射狀態(tài)。在該示例中，每個(gè)開關(guān)晶體管206存在兩個(gè)共用的像素，因此第一行i中的像素被編程，繼之以第二行i+1中的像素。在該示例中，柵極驅(qū)動器108將用于第i行的選擇線(SEL[i])從高轉(zhuǎn)換到低，這使T2和T3導(dǎo)通，允許基準(zhǔn)電流線132a上的電流Ibias流過處于ニ極管連接方式的驅(qū)動晶體管Tl，引起Tl的柵極處的電壓變?yōu)槠秒妷篤B。注意在SEL[i]的激活邊緣和GSEL之間的時(shí)間間隙確保Vdata線的適當(dāng)?shù)男盘栐O(shè)立。源極驅(qū)動器110施加用于第一像素104a的Vdata上的編程電壓(VP)，引起電容器214a被偏置在對于該像素104a指定的編程電壓Vp處，并且存儲在驅(qū)動周期期間要使用的用于第一像素104a的該編程電壓。存儲在電容器214a中的電壓是VB_VP。接下來，柵極驅(qū)動器108將用于第i+1行的選擇線(SEL[i+l])從高轉(zhuǎn)換到低，這使第二像素104b中的17和T8導(dǎo)通，允許基準(zhǔn)電流線132a上的所有電流Ibias流過處于ニ極管連接方式的驅(qū)動晶體管T6，引起T6的柵極處的電壓變?yōu)槠秒妷篤B。源極驅(qū)動器110將編程電壓Vp施加在用于第二像素104b的Vdata線上，引起電容器214b被偏置在用于第二像素104b的Vdata中指定的編程電壓Vp處，并且存儲在驅(qū)動周期期間要使用的用于第二像素104的該編程電壓VP。存儲在電容器214b中的電壓是VB-VP。注意，Vdata線是共用的并且連接到兩個(gè)電容器214a，b的ー個(gè)板。Vdata編程電壓的變化將影響該組中的電容器214a，b的兩個(gè)板，但是僅僅驅(qū)動晶體管(Tl或者T6)的柵極(其由柵極驅(qū)動器108尋址)將被允許變化。因此，在該組像素104a，b編程之后不同的電荷可以被存儲在電容器214a，b中并且被保持在那里。在兩個(gè)像素104a, b已經(jīng)被編程并且對應(yīng)的編程電壓Vdata已經(jīng)被存儲在電容器214a，b中的每ー個(gè)中之后，發(fā)光器件202a，b被切換到發(fā)射狀態(tài)。選擇線SEL[i]、SEL[i+l]是定時(shí)非激活的，使得T2、T3、I7和T8截止，停止基準(zhǔn)電流Ibias到像素104a，b的流動。組發(fā)射線Gem是定時(shí)激活的(在該示例中，定時(shí)從低到高)，使得T4導(dǎo)通。電容器214a，b的ー個(gè)板開始上升到Vref，引起Tl和T6的柵極根據(jù)在編程操作期間在相應(yīng)的電容器214a，b中的每ー個(gè)兩端存儲的電位而上升。Tl和T6的柵極的上升分別建立Tl和T6兩端的柵極-源極電壓，并且Tl和T6的柵極處的從編程操作的電壓擺幅與Vref和編程的Vdata值之間的差對應(yīng)。例如，如果Vref是Vddl，則Tl的柵極-源極電壓到達(dá)VB_VP，并且電源電壓EL_VDD到達(dá)Vddl。電流從電源電壓流動通過驅(qū)動開關(guān)Tl和T6，結(jié)果得到通過發(fā)光器件202a，b的發(fā)光。占空比可以通過改變Vddl信號的定時(shí)來被調(diào)節(jié)(例如，對于50%的占空比，Vdd線保持在Vddl處持續(xù)該幀的50%，并且因此像素104a，b導(dǎo)通持續(xù)僅僅該幀的50%)。最大占空比可以接近于100%，因?yàn)槊總€(gè)組中的像素104a，b可以僅僅截止ー個(gè)短時(shí)期。具有共用配置的5T像素圖4a和4b示出另ー個(gè)像素共用配置的示例電路示意圖和時(shí)序圖，其特征在于每兩個(gè)相鄰像素中的十個(gè)TFT?；鶞?zhǔn)電壓開關(guān)(T4)和共用開關(guān)晶體管(T5)在列k中的兩個(gè)相鄰像素(在行i、i+l中)之間被共用。共用上述兩個(gè)TFT的組中的每個(gè)子像素104a，b具有它們相應(yīng)的用作對于發(fā)光器件202a，b的驅(qū)動機(jī)構(gòu)的四個(gè)TFT，即用于頂部子像素104a的Tl、T2、T3和T6 ;以及用于底部子像素202b的T7、T8、T9和T10。共同的兩個(gè)像素配置被稱為一組。第一驅(qū)動電路212a包括與電源電壓EL_VDD連接的第一驅(qū)動晶體管Tl和與第一發(fā)光器件202a連接的選通晶體管402a (T6)。第一驅(qū)動晶體管T6的柵極連接到第一存儲器件214a以及ー對開關(guān)晶體管T2和T3，每個(gè)開關(guān)晶體管與用于在編程周期期間將偏置電流Ibias從基準(zhǔn)電流線132a傳送到第一存儲器件214a的選擇線SELl [i]耦接。選通晶體管402a (T6)連接到基準(zhǔn)電壓控制線GEM，該基準(zhǔn)電壓控制線Gem還連接到基準(zhǔn)電壓晶體管210 (T4)?；鶞?zhǔn)電壓控制線Gem將基準(zhǔn)電壓晶體管210和選通晶體管402a兩者同時(shí)在第一狀態(tài)與第二狀態(tài)之間切換(例如，通到斷，或者斷到通)。基準(zhǔn)電壓控制線Gem由柵極驅(qū)動器108配置以便在編程周期期間將基準(zhǔn)電壓晶體管210與基準(zhǔn)電壓Vref斷開連接并且將第一發(fā)光器件202a與第一驅(qū)動晶體管Tl斷開連接。同樣地，對于該組中的子像素(像素104b)，第二驅(qū)動電路212b包括與電源電壓EL_VDD連接的第二驅(qū)動晶體管T7以及與第二發(fā)光器件202b連接的選通晶體管402b(TlO)0第二驅(qū)動晶體管17的柵極連接到第二存儲器件214b以及ー對開關(guān)晶體管T8和T9，每個(gè)開關(guān)晶體管與用于在編程周期期間將偏置電流Ibias從基準(zhǔn)電流線132a傳送到第ニ存儲器件214b的選擇線SELl [i+1]耦接。選通晶體管402b (TlO)連接到基準(zhǔn)電壓控制線Gem，該基準(zhǔn)電壓控制線Gem還連接到基準(zhǔn)電壓晶體管210 (T4)?；鶞?zhǔn)電壓控制線Gem將基準(zhǔn)電壓晶體管210和選通晶體管402a兩者同時(shí)在第一狀態(tài)與第二狀態(tài)之間切換(例如，通到斷，或者斷到通)?；鶞?zhǔn)電壓控制線Gem由柵極驅(qū)動器108配置以便在編程周期期間將基準(zhǔn)電壓晶體管210與基準(zhǔn)電壓Vref斷開連接并且將第二發(fā)光器件202b與第二驅(qū)動晶體管T7斷開連接。圖4b所示出的時(shí)序圖是順序編程方案，與圖3b所示出的類似，除了沒有電源電壓EL.VDD的分離的控制之外?；鶞?zhǔn)電壓控制線Gem將發(fā)光器件202a，b與電源電壓連接或斷、開連接。Gem線可以通過邏輯反相器連接到Gsa線，使得在Gem線是激活的吋，Gsa線是非激活的，并且反之亦然。在像素編程操作期間，柵極驅(qū)動器108處理與該組對應(yīng)的GSEL線為激活的(在該示例中使用P型TFT，從高到低)。共用開關(guān)晶體管206 (T5)導(dǎo)通，允許用于每個(gè)子像素104a, b的電容器214a，b的一邊被偏置在由在編程周期期間用于每個(gè)行的Vdata攜帯的相應(yīng)的編程電壓處。柵極驅(qū)動器108處理與頂部子像素104a對應(yīng)的SELl[i]線為激活的(在該示例中，從高到低)。晶體管T2和T3被導(dǎo)通，允許電流Ibias流過處于ニ極管連接方式的驅(qū)動TFT Tl。這允許Tl的柵極電位根據(jù)Ibias、以及Tl的閾值電壓和Tl的遷移率來被充電。在SELl [i]的激活邊緣和GSEL之間的時(shí)間間隙要確保Vdata線的適當(dāng)?shù)男盘栐O(shè)立。
源極驅(qū)動器114在SELl [i]轉(zhuǎn)為非激活的與SELl [i+1]轉(zhuǎn)為激活的之前之間的時(shí)間的時(shí)間間隙期間將Vdata線轉(zhuǎn)換到用于底部子像素104b的數(shù)據(jù)值(與編程電壓對應(yīng))。然后，SELl [i+1]被處理，使得T8與T9導(dǎo)通。T7及其對應(yīng)的柵極電位將與頂部子像素104a中的Tl類似地被充電。注意，Vdata線是共用的并且連接到兩個(gè)電容器214a, b的ー個(gè)板。Vdata值的變化將同時(shí)影響組104a，b中的電容器214a，b的兩個(gè)板。然而，在該配置中僅僅被處理的驅(qū)動TFT (Tl或者17)的柵極將被允許變化。因此，存儲在每個(gè)電容器Cpix 214a, b中的電荷在像素編程之后被保持。繼像素104a，b的編程之后，通過使SELl [i]和SELl [i+1]為定時(shí)非激活的(從低切換到高)，使T2、T3、T8與T9截止，其停止Ibias到像素組104a，b的電流流動，來實(shí)現(xiàn)像素發(fā)射操作。Gem被定時(shí)為激活的(在該示例中，從低到高)，使T4、T6和TlO導(dǎo)通，引起電容器214a, b的一個(gè)板上升到VREF，因此引起Tl和T7的柵極根據(jù)在編程操作期間在每個(gè)電容器214a, b兩端的電位而上升。該過程建立Tl兩端的柵極-源極電壓，并且Tl和17的柵極處的從編程階段的電壓擺幅與VREF和編程的VDATA值之間的差對應(yīng)。通過Tl和17的電流分別經(jīng)過T6和T10，并且驅(qū)動發(fā)光器件202a，b，結(jié)果得到發(fā)光。像素共用配置中的該每像素五個(gè)晶體管的設(shè)計(jì)減少了用于每兩個(gè)相鄰像素的總晶體管 數(shù)。與每像素六個(gè)晶體管的配置相比，該像素配置要求更小的占地面積并且實(shí)現(xiàn)更小的像素尺寸和更高分辨率。與圖3a所示出的配置相比，圖4a的像素共用配置消除了轉(zhuǎn)換EL_VDD的需要(并且因此對電源電壓控制114的需要)。GSEL和GESM信號的產(chǎn)生可以在外圍區(qū)域106處通過集成信號邏輯來進(jìn)行。現(xiàn)在將描述圖4a所示的CBVP電路示例的示意性細(xì)節(jié)。驅(qū)動晶體管Tl的柵極連接到第一電容器214a的一個(gè)板以及開關(guān)晶體管之一 T3的源扱。Tl的源極連接到電源電壓EL_VDD，其在該示例中是固定的。Tl的漏極與T3的漏極連接，T3的漏極與另ー個(gè)開關(guān)晶體管T2的源極連接。T2的漏極連接到承載偏置電流Ibias的電流偏置線132a。T2和T3的柵極連接到第一選擇線SELl [i]。第一電容器214a的另ー個(gè)板連接到T4的漏極和T5的漏扱。T4的源極與基準(zhǔn)電壓Vref 連接。T4的柵極接收組發(fā)射線GEM。T5的柵極接收組選擇線Gsa。T5的源極與Vdata線連接。第一選通晶體管T6的柵極還與組發(fā)射線Gem連接。第一發(fā)光器件202a連接在T6的漏極和地電位EL_VSS之間。T6的源極連接到Tl的漏極。
參考包括第二發(fā)光器件202b的第二子像素，第二驅(qū)動晶體管17的柵極連接到T9的源極和第二電容器214b的ー個(gè)板。第二電容器214b的另ー個(gè)板與T5的漏極、T4的漏極和第一電容器214a的另ー個(gè)板連接。T7的源極與電源電壓EL_VDD連接。T7的漏極與T9的漏極連接，T9的漏極與T8的源極連接。T8的漏極與偏置電流線132a連接。T8和T9的柵極連接到第二選擇線SELl [i+1]。第二選通晶體管TlO的柵極連接到組發(fā)射線Gem。TlO的源極連接到第二驅(qū)動晶體管T7的漏扱。第二發(fā)光器件202b連接在TlO的漏極和地電位EL VSS之間。用于到顯示襯底的系統(tǒng)集成的穩(wěn)定電流源為了提供用于在本申請中公開的CBVP電路的穩(wěn)定的偏置電流，本公開使用具有簡單的構(gòu)造的穩(wěn)定的電流沉或電流源電路以用于補(bǔ)償原位的晶體管閾值電壓和電荷載流子遷移率的變化。電路一般包括多個(gè)晶體管和電容器以便為其它互連的電路提供電流驅(qū)動或吸收介質(zhì)，并且這些晶體管和電容器的聯(lián)合的操作使得偏置電流能夠?qū)为?dú)器件的變化不敏感。在本申請中公開的電流沉或電流源電路的示例性的應(yīng)用是在有源矩陣有機(jī)發(fā)光二 極管(AMOLED)顯示器中。在這種示例中，這些電流沉或電流源電路被逐列地使用作為像素?cái)?shù)據(jù)編程操作的部分，以便在像素的電流偏置的電壓編程期間提供穩(wěn)定的偏置電流Ibias。電流沉或電流源電路可以利用沉積的大面積的電子器件技術(shù)(例如但不限于非晶硅、納米/微米晶體、多晶硅和金屬氧化物半導(dǎo)體等)來實(shí)現(xiàn)。使用以上列舉的任何技術(shù)制造的晶體管通常指的是薄膜晶體管(TFT)。上述的晶體管性能的變化(例如TFT閾值電壓和遷移率變化)可以來源于不同的原因，例如器件老化、遲滯、空間不均勻性。這些電流沉或電流源電路聚焦于這種變化的補(bǔ)償，并且不區(qū)分所述各種來源或來源的組合。換句話說，電流沉或電流源電路一般對TFT器件中的電荷載流子的遷移率或閾值電壓的任何變化完全不敏感，并且與其無關(guān)。這允許在顯示面板的壽命中提供非常穩(wěn)定的Ibias電流，該偏置電流對上述晶體管變化不敏感。圖5a示出根據(jù)本公開的ー個(gè)方面的用于發(fā)光顯示器100的高阻抗電流沉或電流源電路500的功能框圖。電路500包括輸入端510，接收固定基準(zhǔn)電流512，并且在電流源或者電流沉電路500的校準(zhǔn)操作期間將基準(zhǔn)電流512提供給電流源或者電流沉電路500中的節(jié)點(diǎn)514。電路500包括串聯(lián)連接到節(jié)點(diǎn)514的第一晶體管516和第二晶體管518，使得基準(zhǔn)電流512調(diào)節(jié)節(jié)點(diǎn)514處的電壓以便允許基準(zhǔn)電流512在校準(zhǔn)操作期間經(jīng)過串聯(lián)連接的晶體管516、518。電路500包括與節(jié)點(diǎn)514連接的一個(gè)或更多個(gè)存儲器件520。電路500包括與節(jié)點(diǎn)514連接的輸出晶體管522，用于根據(jù)存儲在一個(gè)或更多個(gè)存儲器件520中的電流供應(yīng)或吸收輸出電流(lout)，以便利用與所述輸出電流Iout對應(yīng)的偏置電流Ibias驅(qū)動有源矩陣顯示器102?？梢蕴峁┯呻娏髟?電流沉控制122和/或控制器112控制的各種控制線來控制圖5a所示出的器件的定時(shí)和順序。圖5b_l示出僅僅使用p型TFT的電流沉電路500’的電路示意圖。在校準(zhǔn)周期期間，校準(zhǔn)控制線CAL 502為低，因此晶體管T2、T4和T5導(dǎo)通而輸出晶體管T6522截止。結(jié)果，電流調(diào)節(jié)節(jié)點(diǎn)A (514)處的電壓以便允許所有電流經(jīng)過第一晶體管Tl (516)和第二晶體管T3 (518)。在校準(zhǔn)之后，校準(zhǔn)控制線CAL 502為高并且訪問控制線ACS504為低(參見圖5b-2的時(shí)序圖)。輸出晶體管T6 (522)導(dǎo)通并且負(fù)極性電流施加通過輸出晶體管T6。存儲電容器520 (和第二電容器Cac)與來源惡化影響(在Tl和T3之間)一起保持復(fù)制的電流，提供非常高的輸出阻抗。訪問控制線ACS 504和校準(zhǔn)控制線CAL 502可以由電流源/電流沉控制122控制。這些控制線中的每ー個(gè)的定時(shí)和持續(xù)時(shí)間是定時(shí)的，并且控制線為高電平有效還是低電平有效取決于電流沉/電流源電路為P型還是n型，如半導(dǎo)體領(lǐng)域中的技術(shù)人員較好理解的。圖5b_2的時(shí)序圖示出根據(jù)本公開的ー個(gè)方面的供應(yīng)或者吸收電流以便提供用于對發(fā)光顯示器100的像素104進(jìn)行編程的偏置電流Ibias的方法。電流源或者電流沉電路500的校準(zhǔn)操作通過激活校準(zhǔn)控制線CAL以便使得基準(zhǔn)電流Iref被提供給所述電流源或者電流沉電路500來啟動。在該示例中，CAL是低電平有效的，因?yàn)殡娏鞒岭娐?00中的晶體管T2、T4和T5是p型。在校準(zhǔn)操作期間，由基準(zhǔn)電流Iref提供的電流被存儲在電流源或者電流沉電路500中的一個(gè)或更多個(gè)存儲器件(Cab和CA。)中。在激活訪問控制線ACS (低電平有效，因?yàn)殡娐?00中的T6為p型)以便使得吸收或者供應(yīng)與存儲在電容器Cab和Cac中的電流對應(yīng)的輸出電流Iout的同吋，去激活所述校準(zhǔn)控制線CAL。輸出電流被施加到發(fā)光顯示器100的有源矩陣區(qū)域102中的一列像素104的偏置電流線132a，b，n。第一可控的偏置電壓Vbi和第二可控的偏置電壓Vb2被施加到電流源或者電流沉電路500。第一偏置 電壓Vbi不同于第二偏置電壓VB2，以便允許經(jīng)過Tl和T3的基準(zhǔn)電流Iref被復(fù)制到電容器Cab 和 Cac 中。電流沉電路500’可以被并入圖I所示出的電流源或者電流沉電路120中?？刂凭€ACS和CAL 502、504可以由電流源控制122提供或者直接從控制器112提供。Iout可以與提供給圖I示出的列(k…n)之一的Ibias電流對應(yīng)。應(yīng)當(dāng)理解，電流沉電路500’會針對像素陣列102中的每個(gè)列而被復(fù)制n次，使得如果存在n列像素，則會有n個(gè)電流沉電路500’，每個(gè)電流沉電路吸收給整列像素的Ibias電流(經(jīng)由其Iout線)。ACS控制線504連接到輸出晶體管T6的柵極。T6的源極提供偏置電流，在圖5b_l中標(biāo)為lout。輸出晶體管T6 (522)的漏極連接到節(jié)點(diǎn)A，節(jié)點(diǎn)A還與T5的漏極連接?；鶞?zhǔn)電流Iref被提供給T5的源極。校準(zhǔn)控制線CAL 502連接到T2、T4和T5的柵極，用于同時(shí)切換這些TFT導(dǎo)通或者截止。T4的源極與節(jié)點(diǎn)B連接，節(jié)點(diǎn)B還與T3的柵極連接。T3的源極連接到節(jié)點(diǎn)A和T5的漏極。電容器Cab連接到節(jié)點(diǎn)A和B，連接在T4的源極和T5的漏極之間。T4的漏極連接至IJ標(biāo)為Vb2的第二電源電壓。T2的源極與節(jié)點(diǎn)C連接，節(jié)點(diǎn)C還與Tl的柵極連接。電容器Cac連接到節(jié)點(diǎn)A和C，連接在T2的源極和T3的源極之間。Tl的漏極連接到地。Tl的源極連接到T3的漏扱。標(biāo)為Vbi的第一電源電壓連接到T2的漏扱。電流沉電路500的校準(zhǔn)可以在除編程階段之外的任何階段期間發(fā)生。例如，在像素處于發(fā)射周期或者階段時(shí)，可以校準(zhǔn)電流沉電路500。圖5b的時(shí)序圖為可以如何校準(zhǔn)電流沉電路500的示例。如上所述，在校準(zhǔn)控制線CAL 502被激活到低狀態(tài)，其使晶體管T2、T4和T5導(dǎo)通吋，ACS控制線504為高。來自Iref的電流被存儲在存儲電容器Cab和Ca。中。校準(zhǔn)控制線CAL 502被去激活(從低到高的轉(zhuǎn)變)，并且ACS控制線504被激活(高到低)，允許存儲電容器中的復(fù)制的電流施加負(fù)極性電流Iout通過T6。圖5c為圖5b_l的變體，具有第二電容器跨接在第二晶體管Tl (518)兩端。一般，在圖5c中，標(biāo)為Cm的第二電容器連接在節(jié)點(diǎn)C和D之間而不是如圖5b-l所示地在節(jié)點(diǎn)C和A之間。圖5c所示出的電流沉電路500”的特征在于六個(gè)p型晶體管、校準(zhǔn)控制線CAL502’(高電平有效)和訪問控制線ACS 504’(高電平有效)。校準(zhǔn)控制線502’連接到第一和第二電壓切換晶體管T2和T4的柵極和輸入晶體管T5的柵極，并且訪問控制線ACS504’連接到輸出晶體管T6 (522)的柵極。在圖5c中，第二晶體管Tl (518)的柵極連接到切換晶體管T2的漏極，切換晶體管T2的漏極還連接到第一電容器Cab (520)的ー個(gè)板。第ー電容器Cab的另ー個(gè)板連接到節(jié)點(diǎn)A，節(jié)點(diǎn)A連接到輸入晶體管T5的漏極、輸出晶體管T6的漏極和第一晶體管T3 (516)的源扱。第一晶體管T3 (516)的漏極連接到節(jié)點(diǎn)D處的第ニ電容器Cm的ー個(gè)板。第二電容器的另ー個(gè)板連接到第二晶體管Tl (518)的柵極和第二電壓切換晶體管T2的源扱。Tl的源極連接到T3的漏扱，并且Tl的漏極連接到地電位Vss。第一電壓切換晶體管T4的漏極接收第一電壓Vbi，并且第二電壓切換晶體管T2的漏極接收第二電壓VB2。T5的源極接收基準(zhǔn)電流Iref。T6的源極以偏置電流Ibias形式提供輸出電流到電路800’與其連接的該列像素。圖6示出對于圖5a或者5c所示出的電流沉電路500的輸出電流Iout作為輸出電壓的函數(shù)的模擬結(jié)果。即使使用P型TFT，輸出電流Iout也不論輸出電壓的變化如何而顯著地穩(wěn)定。另外，即使背板中的不均勻性為高水平(通常由エ藝誘發(fā)效應(yīng)所引起)，輸出電流Iout也為高度地均勻的。圖7a和圖7b示出典型的多晶硅エ藝中的參數(shù)變化，其被用于圖7a所示出的模擬和分析結(jié)果。圖8突出了對于輸出電流Iout (對應(yīng)于Ibias)的蒙特卡羅模擬結(jié)果。在該模擬中，考慮遷移率的12%以上的變化和閾值電壓(Vm. VG2, Vg3和Vw)的30%的變化；然而，電流沉電路500的輸出電流Iout的變化小于1%。圖5a和5c所示出的電流源/電流沉電路可以被用來開發(fā)更復(fù)雜的電路和系統(tǒng)塊。圖9a示出電壓到電流的轉(zhuǎn)換器電路900中的電流沉電路500的使用并且對應(yīng)的示例性的時(shí)序圖被示出在圖9b中。雖然電流沉電路500被示出在圖9a中的電壓到電流的轉(zhuǎn)換器電路900中，但是電流沉電路800可被用于可替代的配置中。電壓到電流的轉(zhuǎn)換器電路900提供用于發(fā)光顯示器100的電流源或電流沉。電路900包括電流沉或電流源電路500，其包括可控的偏置電壓晶體管T5，所述可控的偏置電壓晶體管T5具有與可控的偏置電壓Vb3連接的第一端子(源扱)和與所述電流沉或電流源電路500中的第一節(jié)點(diǎn)A連接的第二端子(漏扱)?？煽氐钠秒妷壕w管T5的柵極連接到第二節(jié)點(diǎn)B?？刂凭w管T8連接在第一節(jié)點(diǎn)A、第二節(jié)點(diǎn)B和第三節(jié)點(diǎn)C之間。固定的偏置電壓Vb4通過偏置電壓晶體管T9連接到第二節(jié)點(diǎn)B。輸出晶體管T7與第三節(jié)點(diǎn)C連接并且吸收作為用于驅(qū)動發(fā)光顯示器100的有源矩陣區(qū)域102的一列像素104的偏置電流Ibias的輸出電流lout。電流沉或電流源電路500包括與第二晶體管T2串聯(lián)連接的第一晶體管T3。第一晶體管T3連接到第一節(jié)點(diǎn)A，使得經(jīng)過可控的偏置電壓晶體管T5、第一晶體管T3和第二晶體管Tl的電流被調(diào)節(jié)為允許第二節(jié)點(diǎn)B增加到固定的偏置電壓VB4。輸出電流Iout與可控的偏置電壓Vb3和固定的偏置電壓Vb4相關(guān)連?？煽氐钠秒妷壕w管T5的源極連接到可控的偏置電壓VB3?？煽氐钠秒妷壕w管T5的柵極連接到第二節(jié)點(diǎn)B?？煽氐钠秒妷壕w管T5的漏極連接到第一節(jié)點(diǎn)A?？刂凭w管T8的源極連接到第二節(jié)點(diǎn)B?？刂凭w管T8的柵極連接到第一節(jié)點(diǎn)A?？刂凭w管T8的漏極連接到第三節(jié)點(diǎn)C。偏置電壓晶體管T9的源極連接到固定的偏置電壓VB4。電源電壓晶體管TlO的漏極連接到第二節(jié)點(diǎn)B。偏置電壓晶體管T9的柵極連接到校準(zhǔn)控制線CAL，校準(zhǔn)控制線CAL由發(fā)光顯示器100的控制器122、112、114控制。輸出晶體管17的源極連接到承載偏置電流Ibias的電流偏置線132a，b, n。輸出晶體管T7的漏極連接到第三節(jié)點(diǎn)C。輸出晶體管T7的柵極與校準(zhǔn)控制線CAL耦接使得在校準(zhǔn)控制線CAL為低電平有效時(shí)，輸出晶體管的柵極為高電平有效(/CAL )。在校準(zhǔn)操作期間，校準(zhǔn)控制線CAL 502為低(參見圖9b)，并且標(biāo)為Vb4的固定的偏置電壓被施加到節(jié)點(diǎn)B。這里，T1-T3-T5分支的電流被調(diào)節(jié)為允許Vb4處于節(jié)點(diǎn)B (參見圖%)。結(jié)果，與可控的偏置電壓Vb3和固定的偏置電壓Vb4相關(guān)聯(lián)的電流將經(jīng)過lout。/CAL控制線902也被示出，其與CAL控制線502相反，并且可以通過反相器被束縛至IJ同一個(gè)線(即，在CAL為低電平有效時(shí)，/CAL為高電平有效)。校準(zhǔn)控制線CAL 502連接到校準(zhǔn)控制晶體管T2、T4和T6的柵極。/CAL控制線902連接到輸出晶體管T7和電源電壓晶體管TlO的柵極。固定的偏置電壓Vb4被施加到偏置電壓晶體管T9的源極，偏置電壓晶體管T9的漏極連接到節(jié)點(diǎn)B，節(jié)點(diǎn)B還連接到可控的偏置電壓晶體管T5的柵極?？煽氐钠秒妷篤b3被施加到可控的偏置電壓晶體管T5的源極，并且可控的偏置電壓晶體管T5的 漏極連接到節(jié)點(diǎn)A，節(jié)點(diǎn)A還連接到控制晶體管T8的柵極和電流沉電路500的第一晶體管T3的源扱。電源電壓晶體管TlO的源極通過電阻器Rl連接到電源電壓Vdd。電源電壓晶體管TlO的漏極與節(jié)點(diǎn)B連接，節(jié)點(diǎn)B還與控制晶體管T8的源極連接。控制晶體管T8的漏極與節(jié)點(diǎn)C連接，節(jié)點(diǎn)C還與輸出晶體管T7的漏極連接。輸出晶體管T7的源極產(chǎn)生輸出電流lout。校準(zhǔn)控制晶體管T6的源極連接到節(jié)點(diǎn)C，并且校準(zhǔn)控制晶體管T6的漏極連接到地。第一電容器連接在電流沉電路500的T3的源極和T4的源極之間。T4的源極連接到電流沉電路500的T3的柵極。第二電容器連接在電流沉電路500的T3的源極和Tl的柵極之間。Tl的柵極還連接到電流沉電路500的T2的源扱。T2的漏極連接到第一可控的偏置電壓Vbi，并且T4的漏極連接到電流沉電路500的第二可控的偏置電壓VB2。圖9b示出通過使用電壓到電流的轉(zhuǎn)換器900來校準(zhǔn)輸出電流Iout從而校準(zhǔn)用于發(fā)光顯示器100的電流源或者電流沉電路500的方法的時(shí)序圖。9b的時(shí)序圖示出了在校準(zhǔn)控制線CAL 502被斷言(assert)為低(低電平有效)時(shí)可以繼編程周期之后(例如在發(fā)射周期或操作期間)實(shí)現(xiàn)的校準(zhǔn)周期開始?？煽氐钠秒妷篤b3在校準(zhǔn)周期期間被例如電流源/電流沉控制電路122、控制器112或者電源電壓控制114 (參見圖I)調(diào)節(jié)到第一偏置電壓水平(Vbiasl)。Iref電流被復(fù)制和存儲到存儲電容器中，使得在校準(zhǔn)控制線CAL 502被去斷言(低到高)吋，Iout電流在輸出電壓的范圍上穩(wěn)定。繼校準(zhǔn)周期之后在轉(zhuǎn)換周期期間，可控的偏置電壓Vb3被降低到第二偏置電壓電平Vbias2。用于實(shí)現(xiàn)用于校準(zhǔn)電壓到電流的轉(zhuǎn)換器的電流源或者電流沉電路500的定時(shí)操作的方法包括激活校準(zhǔn)控制線CAL以便啟動電流源或者電流沉電路500的校準(zhǔn)操作。然后，該方法包括將提供給所述電流源或者電流沉電路500的可控的偏置電壓Vb3調(diào)節(jié)到第一偏置電壓Vbiasl以便使得電流流過所述電流源或者電流沉電路500從而允許固定的偏置電壓Vb4存在于所述電壓到電流的轉(zhuǎn)換器900中的節(jié)點(diǎn)B處。該方法包括去激活校準(zhǔn)控制線CAL，以便啟動發(fā)光顯示器100的有源矩陣區(qū)域102中的像素的編程操作。在啟動編程操作之后，將與可控的偏置電壓和所述固定的偏置電壓相關(guān)聯(lián)的輸出電流供應(yīng)或吸收到偏置電流線132，所述偏置電流線132將所述輸出電流lout (Ibias)提供給所述有源矩陣區(qū)域102中的一列像素104。在所述校準(zhǔn)操作期間，將如由固定的偏置電壓確定的流過所述電流源或者電流沉電路的電流存儲在所述電流源或者電流沉電路500的一個(gè)或更多個(gè)電容器520中直到所述校準(zhǔn)控制線CAL被去激活。在去激活校準(zhǔn)控制線CAL之后，可控的偏置電壓Vb3從第一偏置電壓Vbiasl降低到比第一偏置電壓Vbiasl低的第二偏置電壓Vbias2。圖IOa和圖IOb示出基于N-FET的電流沉電路和對應(yīng)的操作時(shí)序圖，該基于N-FET的電流沉電路是圖5b-l所示出的電流沉電路500 (其使用p型TFT)的變體。電流沉電路1000的特征在于五個(gè)TFT (標(biāo)為Tl到T5)和兩個(gè)電容器Csiffi,并且由柵極控制信號線(Vsk)1002激活，柵極控制信號線還能夠被稱為校準(zhǔn)控制線(像圖5b-l中的CAL)。當(dāng)標(biāo)為“到像素”的路徑連接到要被編程的列(k…n)的像素吋，柵極控制信號線(Vsk) 1002和基準(zhǔn)電流Iref兩者可以由電流沉電路1000外部或者與電流沉電路1000集成的電路產(chǎn)生。在校準(zhǔn)電流沉電路1000的校準(zhǔn)操作期間，Vse是定時(shí)有效的。晶體管T2和T4被導(dǎo)通，允許Iref流過處于ニ極管連接方式的Tl和T3。兩個(gè)電容器Csink被充電到它們的相 應(yīng)的在Tl和T3的柵極處的電位以便維持Iref的電流流動。在校準(zhǔn)階段期間Tl和T3TFT兩者的ニ極管連接的配置允許柵極電位跟隨它們的相應(yīng)的器件閾值電壓和遷移率。這些器件參數(shù)被有效地編程到Csiffi中，允許電路自調(diào)節(jié)到上述器件參數(shù)(閾值電壓Vt或者遷移率)的任何變化。這形成原位補(bǔ)償方案的基礎(chǔ)。基準(zhǔn)電流Iref可以由所有電流源/電流沉例子(注意，會針對像素陣列102的每一列有一個(gè)電流源或電流沉)共用，假設(shè)在任何時(shí)刻僅僅ー個(gè)這種電路導(dǎo)通。圖IOb示出電流沉電路1000的兩個(gè)這種例子的示例性的操作。用于相鄰列的相鄰Vsk脈沖是一致的，并且Iref被從ー個(gè)列中的電流源/電流沉塊輸送到下一列中的下一個(gè)電流源/電流沉塊。通過使Vsk定時(shí)為非激活的，使T2和T4截止，從而發(fā)生激活。Csiffi處的電位驅(qū)動Tl和T3,以便在T5導(dǎo)通時(shí)通過panel_program控制線1004 (也被稱為訪問控制線)提供輸出電流給列中的像素panel_program控制線可以由電流源/電流沉控制122或者控制器112提供。圖IOa所示出的電路1000具有級聯(lián)電流源/電流沉配置。該配置被用來促進(jìn)如從T5看到的更高的輸出阻杭，因此使得能夠更好地免受電壓波動。Vse控制線1002連接到T2、T4和T5的柵極?；鶞?zhǔn)電流Iref由T5的漏極接收。panel_program控制線1004連接到T6的柵極。Tl的源極與地電位Vss連接。Tl的柵極連接到電容器Csink的ー個(gè)板，另ー個(gè)板連接到Vss。Tl的漏極與T3的源極連接，T3的源極還與T2的漏極連接。T2的源極連接到Tl的柵極和電容器Csink的板。T3的柵極連接到T4的源極和第二電容器Csink的ー個(gè)板，另ー個(gè)板連接到Vss。T3的漏極連接到T5和T6的源扱。T4的漏極連接到T5和T6的源極，T5和T6的源極一起連接在節(jié)點(diǎn)A處。T6的漏極連接到用于給像素的多列之一提供偏置電流Ibias的電流偏置線132之一。圖IOb中的時(shí)序圖示出校準(zhǔn)將偏置電流線132a，b, n上的偏置電流Ibias提供給發(fā)光顯示器100的有源矩陣區(qū)域102中的多列像素104的電流源或者電流沉電路(例如，像電路500、500’、500”、900、1000、1100、1200、1300)的方法。在發(fā)光顯示器100中的所述電流源或者電流沉電路的校準(zhǔn)操作期間，激活到用于所述有源矩陣區(qū)域102中的第一列像素(132a)的第一電流源或者電流沉電路(例如，500、500’、500”、900、1000、1100、1200、1300)的第一柵極控制信號線(CAL或Vsk)(例如，對于如圖Ilb中那樣的p型開關(guān)為低電平有效，而對于如圖IOb或13b中那樣的n型為高電平有效)，以便校準(zhǔn)第一電流源或者電流沉電路，在所述校準(zhǔn)操作期間有偏置電流Ibias存儲在第一電流源或者電流沉電路的一個(gè)或更多個(gè)存儲器件520(例如Csiffi)中。響應(yīng)于校準(zhǔn)第一電流源或者電流沉電路，去激活用于第一列132a的第一柵極控制信號線。在所述校準(zhǔn)操作期間，激活到用于所述有源矩陣區(qū)域102中的第二列像素132b的第二電流源或者電流沉電路(例如，500、500’、500”、900、1000、1100、1200、1300)的第二柵極控制信號線(例如，用于第2列132b的Vsk或CAL)，以便校準(zhǔn)第二電流源或者電流沉電路，在所述校準(zhǔn)操作期間有偏置電流Ibias存儲在第二電流源或者電流沉電路的一個(gè)或更多個(gè)存儲器件520中。響應(yīng)于校準(zhǔn)第二電流源或者電流沉電路，去激活第二柵極控制信號線。響應(yīng)于在所述校準(zhǔn)操作期間用于每一列的所有電流源或者電流沉電路被校準(zhǔn)，啟動所述有源矩陣區(qū)域102的像素104的編程操作，并且激活訪問控制線(ACS或panel_program)以便使得存儲在姆個(gè)電流源或者電流沉電路中的對應(yīng)的一個(gè)或更多個(gè)存儲器件502中的偏置電流被施加到所述有源矩陣區(qū)域102中的每一列像素132a，b，n。圖Ila和Ilb示出基于P-FET的電流沉電路1100和用于示例校準(zhǔn)操作的對應(yīng)時(shí)序圖。該電路1100是對于圖IOa所示出的基于N-FET的電流沉/電流源1000的擴(kuò)展，但是由P-FET代替N-FET來實(shí)現(xiàn)。操作概述如下。為了編程或者校準(zhǔn)電路1100，Vsk控制線 T3。T2的導(dǎo)通路徑將Tl和T3的柵極電位拉到Vss附近，而允許電容器Csink充電。結(jié)果，T3和T4之間的公共的源極/漏極節(jié)點(diǎn)被上升到使得Iref的電流流動被維持的電位。Vse控制線1102連接到T2和T4的柵極。Tl和T2的漏極與地電位Vss連接。panel_program控制線1104連接到T5的柵極。T5的源極提供輸出電流，輸出電流作為偏置電流Ibias被施加到該列像素。Tl的柵極與節(jié)點(diǎn)B連接，該節(jié)點(diǎn)B還與T2的源極、T3的柵極和電容器Csink的一個(gè)板連接。電容器的另ー個(gè)板連接到節(jié)點(diǎn)A，節(jié)點(diǎn)A與T3的源極、T4的漏極和T5的漏極連接?；鶞?zhǔn)電流Iref被施加到T4的源極。在校準(zhǔn)階段期間的該操作方法或操作允許T3的柵極-源極電勢與其相應(yīng)的器件閾值電壓和遷移率有關(guān)地被編程。這些器件參數(shù)被有效地編程到Csink中，允許電路1100自調(diào)節(jié)到這些參數(shù)的任何變化。基準(zhǔn)電流Iref可以由所有電流源/電流沉例子(針對像素陣列102的每一列有一個(gè)電流源或電流沉)共用，假設(shè)在任何時(shí)刻僅僅ー個(gè)這種電路導(dǎo)通。圖Ilb示出電路1100的兩個(gè)這種例子(即，對于兩列像素)的操作。相鄰Vsk脈沖是一致的，并且Iref被從ー個(gè)電流源/電流沉塊(用于ー個(gè)列)輸送到另ー個(gè)塊(用于相鄰列)。如下進(jìn)行繼校準(zhǔn)之后的像素編程操作的激活。Vsk控制線1102是定時(shí)非激活的；T2和T4因此截止。panel_program控制線1104是定時(shí)激活的以便允許T5導(dǎo)通。從校準(zhǔn)操作存儲在Csink內(nèi)部的電荷被保持，因?yàn)門2截止，允許Tl和T3兩者的柵極-源極電壓調(diào)節(jié)和維持編程電流Iref流過T5。圖Ila所示出的電路1100在校準(zhǔn)操作的激活期間具有級聯(lián)電流源/電流沉配置。Csink兩端的電勢施加T3兩端的柵極-源極電勢，同時(shí)向T2施加?xùn)艠O電位。Tl和T3的公共的漏極/源極節(jié)點(diǎn)將調(diào)節(jié)為提供T3需要的電流流動。該技術(shù)被用來促進(jìn)如從T5看到的更高的輸出阻杭，因此使得能夠更好地免受電壓波動。具有DC電壓編程的CMOS電流沉圖12示出利用DC電壓編程的CMOS電流沉/電流源電路1200。與上面公開的電流沉/電流源電路相反，該電路1200不要求任何外部時(shí)鐘或者電流基準(zhǔn)信號。僅僅需要電壓偏置Vin和電源電壓(Vdd和VssX該電路1200消除了對任何時(shí)鐘和關(guān)聯(lián)的外圍電路的需要，允許它與更寬范圍的面板上集成配置兼容。電路1200依賴精致的電流鏡技術(shù)來抑制器件參數(shù)變化(例如TFT電壓閾值Vt和遷移率的變化)的影響。電路1200 —般特征在于八個(gè)TFT (標(biāo)為M，其具有下標(biāo)N來指示n型和下標(biāo)P來指示p型)，其形成電流鏡1204來產(chǎn)生節(jié)點(diǎn)Vtest處的穩(wěn)定電位，并且該節(jié)點(diǎn)隨后被用來驅(qū)動輸出TFT Mnout以便提供與提供給像素陣列102中的像素的列之一的偏置電流Ibias對應(yīng)的電流IOTT。請注意，可以包括多個(gè)輸出TFT，其共用Vtest作為柵極電位。這種輸出TFT的尺寸或者長寬比可以改變以便提供不同的Iot幅度。在諸如其中一列典型地包括三個(gè)或更多個(gè)子像素(紅色、緑色和藍(lán)色)的AMOLED顯示器之類的應(yīng)用中，該設(shè)計(jì)的僅僅一個(gè)實(shí)例需要存在來驅(qū)動三個(gè)或更 多個(gè)輸出TFT。DC電壓編程的電流沉電路1200包括接收可控的偏置電壓Vin的偏置電壓輸入端1204。電路1200包括與可控的偏置電壓輸入端1204 Vin連接的輸入晶體管Mni。電路1200包括第一電流鏡1201、第二電流鏡1202和第三電流鏡1203。第一電流鏡1201包括ー對柵極連接的P型晶體管(即，它們的柵極被連接在一起)MP1、MP4。第二電流鏡1202包括ー對柵極連接的n型晶體管Mn3ヽMn4。第三電流鏡1203包括一對柵極連接的p型晶體管MP2、MP3。電流鏡1201、1202、1203被布置為使得由輸入晶體管Mni的柵極-源極偏置產(chǎn)生和由第一電流鏡1201復(fù)制的初始電流Il被反映在第二電流鏡1202中，由第二電流鏡1202復(fù)制的電流被反映在第三電流鏡1203中，并且由第三電流鏡1203復(fù)制的電流被施加到第一電流鏡1201來產(chǎn)生電流沉電路1200中的靜態(tài)的電流流動。電路1200包括輸出晶體管Mnqut,輸出晶體管Mnqut與第一電流鏡1201和第二電流鏡1202之間的節(jié)點(diǎn)1206 (Vtest)連接并且由靜態(tài)的電流流動偏置，以便在輸出線1208上提供輸出電流IOT。輸入晶體管Mni的柵扱-源極偏置(即，柵極和源極端子兩端的偏置)由可控的偏置電壓輸入端Vin和地電位Vss產(chǎn)生。第一電流鏡和第三電流鏡連接到電源電壓VDD。電路包括與第三電流鏡1203連接的n型反饋晶體管MN2。反饋晶體管Mn2的柵極連接到輸入晶體管Mni的端子(例如，漏扱)。可替代地，反饋晶體管的柵極連接到可控的偏置電壓輸入端1204。電路1200優(yōu)選地沒有任何外部時(shí)鐘或者電流基準(zhǔn)信號。優(yōu)選地，由可控的偏置電壓輸入端VIN、電源電壓Vdd和地電位Vss提供僅有的電壓源，并且沒有外部控制線與所述電路1200連接。下面描述該電路1200的操作。施加到電壓偏置輸入端1202的電壓偏置Vin和Vss建立Mni的柵極-源極偏置，使得建立電流1卩由Mpi和Mp4建立的合成電流鏡將電流I1反映到14。同樣地，由Mn4和Mn3建立的合成電流鏡將電流I4反映到13。由Mp3和Mp2建立的合成電流鏡將電流I3反映到12。Mn2的柵極連接到Mpi的柵極。整個(gè)電流鏡配置形成反饋環(huán)路，其將電流I1轉(zhuǎn)化到14，I4轉(zhuǎn)化到13，I3轉(zhuǎn)化到12，并且I2結(jié)束反饋環(huán)路回到1卩作為上述配置的直覺的擴(kuò)展，Mn2的柵極還能夠連接到VIN，并且補(bǔ)償閾值電壓和遷移率的相同的反饋環(huán)路方法有效。所有TFT被設(shè)計(jì)成工作在飽和區(qū)，并且使Mn4大于其余的TFT，以便最小化其閾值電壓和遷移率的變化對輸出電流Iott的影響。該配置要求靜態(tài)的電流流動(I1到I4)以便偏置輸出TFT Mnqut。因此可行的是，為了功率消耗控制不需要Iott時(shí)使電源電壓Vdd斷電。電路1200被如下配置。如上所述，對于該CMOS電路，下標(biāo)N指示晶體管是n型，并且下標(biāo)P指示晶體管是p型。M胃、Mn4、Mn3、Mn2和Mni的源極與地電位Vss連接。Mmit的漏極以偏置電流Ibias的形式產(chǎn)生輸出電流IQUT，偏置電流Ibias在像素編程期間被提供給像素陣列102中的像素的n列之一。Mni的柵極接收可控的偏置電壓VIN。Mpi,Mp2,Mp3和Mp4的源極與電源電壓Vdd連接。Mnott的柵極連接到Vtest節(jié)點(diǎn)，Vtest節(jié)點(diǎn)還與Mp4的漏極、Mn3的柵極和Mn4的漏極連接。Mn4的柵極連接到Mn3的柵極。Mn3的漏極連接到Mp3的漏極和Mp3的柵扱，Mp3的柵極還連接到Mp2的柵極。Mp2的漏極連接到Mn2的漏扱，并且Mn2的柵極連接到Mpi的柵極和Mpi的漏極，Mpi的漏極還連接到Mni的漏極。Mp3的柵極和漏極被連在一起，如Mpi的柵極和漏極一祥。具有AC電壓編程的CMOS電流沉圖13a和13b示出具有交流(AC)電壓編程的CMOS電流沉電路1300和用于校準(zhǔn)電路1300的對應(yīng)操作時(shí)序圖。該設(shè)計(jì)的中心是兩個(gè)電容器C1和C2的充電和放電?；ミBTFT要求四個(gè)時(shí)鐘信號，即Vw VG2, Vg3和Vm,以便對兩個(gè)電容器進(jìn)行編程。這些時(shí)鐘信號可以由電流源/電流沉電路122或者由控制器112提供。時(shí)鐘信號Vgi、VG2、Vg3和Vg4被分別施加到T2、T3、T5和T6的柵極。T2、T3、T5和T6可以為n型或p型TFT，并且時(shí)鐘激活方案(高到低或者低到高)被相應(yīng)地修改。為了使該討論通用于n型TFT和p型TFT兩者，每ー個(gè)晶體管將被描述為具有柵極、第一端子和第二端子，其中，取決于類型，第一端子可以是源極或者漏極而第二端子可以是漏極或者源扱。第一可控的偏置電壓Vini被施加到T2的第一端子。T2的第二端子連接到節(jié)點(diǎn)A，節(jié)點(diǎn)A還連接到Tl的柵極、T3的第二端子和第一電容器C1的ー個(gè)板。第一電容器C1的另ー個(gè)板連接到地電位Vss。Tl的第二端子還與Vss連接。Tl的第一端子連接到T3的第一端子，T3的第一端子還連接到T4的第二端子。T4的柵極連接到第二節(jié)點(diǎn)B，第二節(jié)點(diǎn)B還連接到T6的第二端子、T5的第一端子和第二電容器C2的ー個(gè)板。第二電容器的另ー個(gè)板連接到Vss。第二可控的偏置電壓Vin2被施加到第二端子T5。T6的第一端子連接到T4的第一端子，T4的第一端子還連接到17的第二端子。panel_program控制線連接到17的柵極,并且T7的第一端子施加Ibias的形式的輸出電流到像素陣列102中的一列像素。C1和C2的第ニ板極分別可以連接到可控的偏置電壓(例如，由電源電壓控制電路114和/或控制器112控制)而不是基準(zhǔn)電位。接下來描述電路1300的示例性的操作。時(shí)鐘信號和Ve4是四個(gè)順序的一致的時(shí)鐘，其一個(gè)接ー個(gè)地轉(zhuǎn)為激活的(參見圖13b)。首先，Vgi是激活的，允許T2導(dǎo)通。電容器C1經(jīng)由T2標(biāo)稱地充電到VIN1。之后下一個(gè)時(shí)鐘信號Vffi變?yōu)榧せ畹?，并且T3導(dǎo)通。然后Tl處于ニ極管連接配置，具有用于C1通過T3放電的傳導(dǎo)路徑。這種放電時(shí)段的持續(xù)時(shí)間被保持為較短；因此ら兩端的最終電壓由Tl的遷移率和器件閾值電壓確定。換句話說，放電過程使器件參數(shù)與C1兩端的編程電勢相關(guān)聯(lián)，實(shí)現(xiàn)補(bǔ)償。隨后，另ー個(gè)電容器C2類似地分別通過\3和Vw的定時(shí)的激活來充電和放電。電路1300中示出的兩個(gè)電容器配置被用來増大這種設(shè)計(jì)的輸出阻杭，以便允許更高的對于輸出電壓波動的抗擾性。除了對器件參數(shù)不敏感之外，該電路1300還由于AC驅(qū)動性質(zhì)而消耗非常低的功率。沒有靜態(tài)的電流汲取，這有助于將該電路1300用于超低功率器件，例如移動電子器件。AC電壓編程的電流沉電路1300包括四個(gè)切換晶體管T2、T3、T5和T6，每ー個(gè)切換晶體管接收以有序序列ー個(gè)接ー個(gè)地激活的時(shí)鐘信號(1、\2、Vro和Vw)(參見圖13b)。第一電容器C1在校準(zhǔn)操作期間通過第一時(shí)鐘信號Vm的激活來充電并且通過繼第一時(shí)鐘信號Vm的激活和去激活之后的第二時(shí)鐘信號Vffi的激活來放電。第一電容器C1連接到第一和第二切換晶體管T 2和T3。第二電容器C2在所述校準(zhǔn)操作期間通過第三時(shí)鐘信號Vro的激活來充電并且通過繼第三時(shí)鐘信號Vro的激活和去激活之后的第四時(shí)鐘信號Vw的激活來放電(參見圖13b)。第二電容器C2連接到第三和第四切換晶體管T5和T6。輸出晶體管T7與第四切換晶體管T6連接，以便在所述校準(zhǔn)操作之后的編程操作期間吸收源自在所述校準(zhǔn)操作期間存儲在第一電容器C1中的電流的輸出電流lout。如圖13a的示例中所示，四個(gè)切換晶體管T2、T3、T5和T6是n型。電路1300包括第一傳導(dǎo)晶體管Tl，第一傳導(dǎo)晶體管Tl與第二切換晶體管T3連接以便為第一電容器C1提供用于通過第二切換晶體管T3放電的傳導(dǎo)路徑。繼第一電容器C1的充電之后的第一電容器C1兩端的電壓與第一傳導(dǎo)晶體管T3的遷移率和閾值電壓有夫。電路1300包括第二傳導(dǎo)晶體管T4，第二傳導(dǎo)晶體管T4與第四切換晶體管T6連接以便為第二電容器C2提供用于通過第四切換晶體管T6放電的傳導(dǎo)路徑。在圖13a示例中，晶體管的數(shù)量正好是七個(gè)而電容器的數(shù)量正好為兩個(gè)。圖13b中示出了利用交流(AC)電壓對電流沉進(jìn)行編程的示例性的時(shí)序圖。定時(shí)包括通過激活(對于n型電路高電平有效，對于p型電路低電平有效)第一時(shí)鐘信號Vei以便使得第一電容器C1充電來啟動校準(zhǔn)操作。接下來，第一時(shí)鐘信號被去激活而第二時(shí)鐘信號\2被激活以便使得第一電容器C1開始放電。接下來，第二時(shí)鐘信號Vffi被去激活而第三時(shí)鐘信號\3被激活以便使得第二電容器C2充電。接下來，第三時(shí)鐘信號Vro被去激活而第四時(shí)鐘信號Vm被激活以便使得第二電容器C2開始放電。第四時(shí)鐘信號Vm被去激活以便終止校準(zhǔn)操作，并且在編程操作中訪問控制線(panel_pix)gram)被激活以便使得源自存儲在第一電容器C2中的電流的偏置電流Ibias在編程操作期間被施加到發(fā)光顯示器100的有源矩陣區(qū)域102中的一列像素。在將可控的偏置電壓用于C1和C2的第二板(分別為Vini和Vin2)的情況下，每ー個(gè)電容器在首先四個(gè)操作周期期間將具有相同的電壓電平，并且隨后在像素編程電平期間改變?yōu)椴煌碾娖?。這使得能夠更有效控制由電流源/電流沉電路1300產(chǎn)生的電流電平?；贜FET和PFET的電路的可互換性本節(jié)概述基于PFET和基于NFET的像素電路設(shè)計(jì)之間的差別，以及如何將n型電路轉(zhuǎn)變?yōu)镻型電路并且反之亦然。由于到每個(gè)像素中的發(fā)光二極管的電流的極性必須對于NFET和PFET類型電路兩者是ー樣的，因此在兩種情況下在像素發(fā)射期間通過發(fā)光二極管的電流從電源電壓(例如EL_VDD)流到地電位(例如，EL_VSS)。采取圖14a中的像素電路1400作為如何在n型和p型TFT之間轉(zhuǎn)變的示例。這里驅(qū)動晶體管Tl是p型，并且開關(guān)晶體管T2和T3是n型。用于每個(gè)像素104的時(shí)鐘信號卿，SEL_1 (用于行I)和SEL_2 (用于行2)等等)如圖14b中的時(shí)序圖中所示地反相。在基于PFET的像素電路中，SEL_x信號是低電平有效的，因?yàn)槭褂肞型器件。這里在電路1400中，SEL信號是高電平有效的，因?yàn)槭褂肗型器件。其它信號的定時(shí)和它們的相對時(shí)間間隔在兩個(gè)方案之間是相同的。然而，值得注意的是，P型配置中的驅(qū)動晶體管Tl具有在Tl的柵極和EL_VDD之間的其柵極-源極電壓。因此，在p型配置中，OLED兩端的電壓對通過Tl的電流的影響最小，只要TFT_T1工作在其飽和區(qū)即可。然而，在n型對應(yīng)物中，柵扱-源極電壓在Tl的柵極和V_節(jié)點(diǎn)(對應(yīng)于T2和T3之間的公共的源極/漏極節(jié)點(diǎn))之間。在發(fā)射階段期間的OLED電流將影響像素104性能的穩(wěn)定性。這可以通過確定TFT尺寸和適當(dāng)?shù)仄孟袼仉娐?04以便維持良好的OLED電流對器件(Tl)變化的抗擾性來減輕。然而，這成為相同的像素設(shè)計(jì)的N型配置和P型配置之間的主要設(shè)計(jì)和操作差別之一。相同的啟示適用于在本申請中公開的電流沉/電流源電路。本節(jié)概述上面描述的兩種電流沉設(shè)計(jì)并且描述晶體管的極性(NFET或者PFET)的重要性。圖15a和16a所示出的示意圖示出分別使用n型和P型FET實(shí)現(xiàn)的電流沉/電流源電路1500、1600。對于電流沉的關(guān)鍵要求是從輸出端子提供恒定電流吸收路徑。由于NFET和PFET之間的細(xì)微差別，P型TFT固有地更難以實(shí)現(xiàn)電流沉。在N型電路1500 (圖15a)中，經(jīng)過Tl的電流電平很大程度上由飽和區(qū)中的柵極-源極電壓確定，該柵極-源極電壓由Vss和電容器Csiffi兩端的電壓設(shè)定。然后電容器由外部裝置容易地編程。這里，源極總是為TFT電流路徑的較低電位 節(jié)點(diǎn)。相反，PFET的源極節(jié)點(diǎn)(參見圖16a)為TFT電流路徑的較高電位節(jié)點(diǎn)。因此，如果Tl為PFET，則Vss不是Tl的源極節(jié)點(diǎn)。結(jié)果，對于NFET的相同的電路在沒有對PFET對應(yīng)物進(jìn)行修改的情況下不能被重新使用。因此，不同的電路必須如圖16a所示地實(shí)現(xiàn)。PFET實(shí)現(xiàn)方式具有連接在PFET T3的柵極和源極之間的電容器CSINK。早先描述了電流沉的實(shí)際操作并且在這里不會重復(fù)。電路1500被如下配置?；鶞?zhǔn)電流Iref被施加到T5的漏極。panel_program控制線連接到T6的柵極。Vsk控制線連接到T5的柵極和T4的柵極。Tl的柵極連接到T2的源極和第一電容器Csinki的ー個(gè)板。第一電容器的另ー個(gè)板與地電位Vss連接,該地電位Vsfj還與Tl的源極連接。T2的漏極連接到T3的源極和節(jié)點(diǎn)A處的Tl的漏極。T3的漏極連接到節(jié)點(diǎn)B，節(jié)點(diǎn)B還與T5的源極、T6的源極和T4的漏極連接。T4的源極連接到T3的柵極和第二電容器Csink2的ー個(gè)板,另ー個(gè)板連接到Vss。T5的漏極以Ibias的形式施加輸出電流，Ibias被提供給像素陣列102中的一列像素。panel_program和Vsk控制線的激活和去激活可以由電流源控制122或者控制器112控制。電路1600示出了五個(gè)P型TFT，用于提供偏置電流Ibias到每一列像素?；鶞?zhǔn)電流Iref被施加到T4的源極。panel_program控制線被施加到T5的柵極以便在電路1600的校準(zhǔn)期間使其導(dǎo)通或者截止。Vsk控制線連接到T4的柵極和T2的柵極。T2的源極在節(jié)點(diǎn)A處連接到Tl的柵極、T3的柵極和電容器Csink的ー個(gè)板。電容器的另ー個(gè)板連接到節(jié)點(diǎn)B，節(jié)點(diǎn)B與T3的源極、T4的漏極和T5的漏極連接。T3的漏極連接到Tl的源極。T5的源極以偏置電流Ibias的形式提供輸出電流給像素陣列102中的一列像素。圖15b和16b的時(shí)序圖示出如何根據(jù)電流源/電流沉電路是n型還是p型來反轉(zhuǎn)時(shí)鐘控制線的激活。兩種電流沉配置適應(yīng)晶體管極性差別，并且另外，時(shí)鐘信號必須在兩種配置之間被反相。柵極信號共用相同的定時(shí)序列，但是被反相。所有電壓和電流偏置未改變。在n型的情況下,Vsk和panel_program控制線為高電平有效,而在p型的情況下,Vsk和panelprogram控制線為低電平有效。雖然為了便于圖示在本申請中公開的電流源/電流沉電路的時(shí)序圖中僅僅示出了兩列，但是應(yīng)當(dāng)理解用于像素陣列104中的每一列的Vsk控制線將在panel_program控制線被激活之前順序地被激活。
改善的顯示器均勻性根據(jù)本公開的另ー個(gè)方面，公開了用于改善顯示器(例如圖I所示出的顯示器100)的空間的和/或時(shí)間的均勻性的技術(shù)。這些技術(shù)提供從到像素陣列102的每一列的偏置電流Ibias導(dǎo)出的基準(zhǔn)電流源Iref的更快速的校準(zhǔn)，并且通過提高動態(tài)范圍來減少噪聲影響。即使存在每個(gè)像素104中的単獨(dú)的TFT的不穩(wěn)定性和不均勻性，它們也還能夠改善顯示器均勻性和壽命。在幀被顯示在像素陣列102上時(shí)，發(fā)生兩級的校準(zhǔn)。第一級為具有基準(zhǔn)電流Iref的電流源的校準(zhǔn)。第二級為具有電流源的顯示器100的校準(zhǔn)。在該上下文中的術(shù)語“校準(zhǔn)”與編程的不同之處在于，校準(zhǔn)指的是在發(fā)射期間校準(zhǔn)或者編程電流源或者顯示器，而在電流偏置的電壓編程的(CBVP)驅(qū)動方案的上下文中的“編程”指的是存儲表示用于像素陣列 102中的每個(gè)像素104的期望亮度的編程電壓Vp的過程。電流源和像素陣列102的校準(zhǔn)典型地不在每個(gè)幀的編程階段期間執(zhí)行。圖17示出包括電流源電路120、可選的電流源控制122和控制器112的校準(zhǔn)電路1700的示例框圖。校準(zhǔn)電路1700被用于用于具有有源矩陣區(qū)域102的顯示面板100的電流偏置的電壓編程的電路。電流源電路120接收基準(zhǔn)電流Iref，其可以被提供在顯示器100外部或者被并入包圍有源區(qū)102的外圍區(qū)域106中的顯示器100中。在圖17中標(biāo)為CALl和CAL2的校準(zhǔn)控制線確定要校準(zhǔn)哪一行電流源電路。電流源電路120吸收或者供應(yīng)被施加到有源矩陣區(qū)域102中的每一列像素的偏置電流Ibias。圖18A示出校準(zhǔn)電路1700的示意圖示例。校準(zhǔn)電路1700包括第一行的校準(zhǔn)電流源1802 (標(biāo)為CS#_1)和第二行的校準(zhǔn)電流源1804 (標(biāo)為CS#_2)。校準(zhǔn)電路1700包括第一校準(zhǔn)控制線(標(biāo)為CALl),被配置為使得第一行的校準(zhǔn)電流源1802 (CS#_1)利用偏置電流Ibias校準(zhǔn)顯示面板102而同時(shí)第二行的校準(zhǔn)電流源1804正被基準(zhǔn)電流Iref校準(zhǔn)。第一和第二行的校準(zhǔn)電流源1802、1804中的電流源可以包括在本申請中公開的任何電流沉或電流源電路。術(shù)語“電流源”包括電流沉，并且反之亦然，并且意圖在本申請中被可互換地使用。校準(zhǔn)電路1700包括第二校準(zhǔn)控制線(標(biāo)為CAL2)，被配置為使得第二行的校準(zhǔn)電流源1804 (CS#_2)利用偏置電流校準(zhǔn)顯示面板102而同時(shí)第一行的校準(zhǔn)電流源1802正被基準(zhǔn)電流Iref校準(zhǔn)。第一行和第二行的校準(zhǔn)電流源1802、1804位于顯示面板100的外圍區(qū)域106中。第一基準(zhǔn)電流開關(guān)(標(biāo)為Tl)連接在基準(zhǔn)電流源Iref和第一行的校準(zhǔn)電流源1802之間。第一基準(zhǔn)電流開關(guān)Tl的柵極與第一校準(zhǔn)控制線CALl耦接。參考圖17，第一校準(zhǔn)控制線CALl還通過反相器1702并且第二校準(zhǔn)控制線CAL2通過反相器1704，以便產(chǎn)生除具有相反的極性之外與CALl和CAL2控制線一起定時(shí)的/CALl和/CAL2控制線。因此，在CALl為高吋，/CALl為低，并且在CAL2為低吋，/CAL2為高。這允許在顯示面板正在由不同行的校準(zhǔn)電流源1802、1804校準(zhǔn)的同時(shí)電流源被校準(zhǔn)。仍然參考圖18A，第二基準(zhǔn)電流開關(guān)T2連接在基準(zhǔn)電流源Iref和第二行的校準(zhǔn)電流源1804之間。第二基準(zhǔn)電流開關(guān)T2的柵極與第二校準(zhǔn)控制線CAL2耦接。第一偏置電流開關(guān)T4連接到第一校準(zhǔn)控制線，并且第二偏置電流開關(guān)T3連接到第二校準(zhǔn)控制線。開關(guān)T1-T4可以是n型TFT晶體管或p型TFT晶體管。第一行的校準(zhǔn)電流源1802包括電流源(例如在本申請中公開的任何電流沉或電流源電路)，對于有源區(qū)102中的每一列像素有一個(gè)電流源。每個(gè)電流源(或者電流沉)被配置為提供偏置電流Ibias到用于對應(yīng)列像素的偏置電流線132。第二行的校準(zhǔn)電流源1804還包括電流源(例如在本申請中公開的任何電流沉或電流源電路)，對于有源區(qū)102中的每一列像素有一個(gè)電流源。每個(gè)電流源被配置為提供偏置電流Ibias到用于對應(yīng)列像素的偏置電流線132。第一和第二行的校準(zhǔn)電流源的每個(gè)電流源被配置為將相同的偏置電流提供給在顯示面板100的有源區(qū)中的每一列132像素。第一校準(zhǔn)控制線CALl被配置為使得第一行的校準(zhǔn)電流源1802在圖像的第一幀顯示在顯示面板上期間利用偏置電流Ibias校準(zhǔn)顯示面板100。第二校準(zhǔn)控制線CAL2被配置為使得第二行的校準(zhǔn)電流源1804在第二幀顯示在顯示面板100上期間利用偏置電流Ibias校準(zhǔn)顯示面板100的每一列，第二幀在第一幀之后。基準(zhǔn)電流Iref是固定的并且在某些配置中可以被從顯示面板100外部的傳統(tǒng)的電流源(未示出)提供給顯示面板100。參考圖18B的時(shí)序圖，第一校準(zhǔn)控制線CALl在第一幀期間是激活的(高)而第二校準(zhǔn)控制線CAL2在第一幀期間是非激活的(低)。第一校準(zhǔn)控制線CALl在繼第一幀之后的第二幀期間是非激活的(低)而第二校準(zhǔn)控制線CAL2在第二幀期間是激活的(高)。圖18b的時(shí)序圖實(shí)現(xiàn)校準(zhǔn)用于具有有源區(qū)102的發(fā)光顯示器面板100的電流偏置的電壓編程的電路的方法。第一校準(zhǔn)控制線CALl被激活以便使得第一行的校準(zhǔn)電流源或電流沉電路(CS#_1)利用由第一行的校準(zhǔn)電流源或電流沉電路(CS#_1)提供的偏置電流Ibias校準(zhǔn)顯示面板100，而同時(shí)由基準(zhǔn)電流Iref校準(zhǔn)第二行的校準(zhǔn)電流源或電流沉電路(CS#_2 )。校準(zhǔn)源或沉電路可以是在本申請中公開的任何這種電路。第二校準(zhǔn)控制線CAL2被激活以便使得第二行(CS#_2)利用由第二行的校準(zhǔn)電流源或者電流沉電路(CS#_2)提供的偏置電流Ibias校準(zhǔn)顯示面板100，而同時(shí)由基準(zhǔn)電流Iref校準(zhǔn)第一行(CS#_1)。第一校準(zhǔn)控制線CALl在第一幀被顯示在顯示面板100上期間被激活，并且第二校準(zhǔn)控制線CAL2在第二幀被顯示在顯示面板100上期間被激活。第二幀在第一幀之后。在激活第一校準(zhǔn)控制線CALl之后，第一校準(zhǔn)控制線CALl在激活第二校準(zhǔn)控制線CAL2之前被去激活。在利用由第二行的電路(CS#_2)提供的偏置電流Ibias校準(zhǔn)顯示面板100之后，去激活第二校準(zhǔn)控制線CAL2以便結(jié)束用于第二幀的校準(zhǔn)周期。第一校準(zhǔn)控制線和第二校準(zhǔn)控制線的激活和去激活的定時(shí)由顯示面板100的控制器112、122控制。控制器112、122被布置在顯示面板100的接近其上布置有發(fā)光顯示器面板100的多個(gè)像素104的有源區(qū)102的外圍區(qū)域106上。控制器可以是電流源或電流沉控制電路122。發(fā)光顯示器面板100可以具有1920x1080像素或更小的分辨率。發(fā)光顯示器100可以具有不大于120Hz的刷新速率。具有衰減的輸入信號和低編程噪聲的像素電路改善顯示器效率包括減少為驅(qū)動顯示器的電流驅(qū)動的像素所需的電流。具有高TFT遷移率的背板技術(shù)將具有有限的輸入動態(tài)范圍。結(jié)果，噪聲和串?dāng)_將導(dǎo)致像素?cái)?shù)據(jù)中的顯著誤差。圖19示出以相同的比率衰減輸入信號和編程噪聲的像素電路1900。顯著地，保持編程電壓的存儲電容器被分成兩個(gè)更小的電容器Csi和CS2。因?yàn)镃s2在Vdd線下方，所以它將幫助改善像素1900的開ロ率。節(jié)點(diǎn)A處的最終電壓VA由以下公式描述Fa ^Fg+{Fp-f ,
J
其中Vb為由偏置電流Ibias產(chǎn)生的校準(zhǔn)電壓，Vp為用于像素的編程電壓，并且Vn為編程噪聲和串?dāng)_。圖19所示出的像素1900包括六個(gè)p型TFT晶體管，由Tl到T6標(biāo)記每個(gè)晶體管，其與圖4a所示出的像素104a，b類似。存在兩個(gè)控制線，標(biāo)為SEL和EM。SEL線是用于選擇要被編程的那行像素的選擇線，并且發(fā)射控制線EM類似于圖4a所示出的Gem控制線，其被用來使TFT T6導(dǎo)通以便允許發(fā)光器件1902a進(jìn)入發(fā)光狀態(tài)。用于該像素的選擇控制線SEL連接到T2、T3和T4的相應(yīng)的基極端子。在SEL線是激活的時(shí)這些晶體管將導(dǎo)通。發(fā)射控制線EM連接到T5和T6的基極，其在激活時(shí)使這些晶體管導(dǎo)通?；鶞?zhǔn)電壓Vref被施加到T5的源極。用于像素1900的編程電壓經(jīng)由Vdata被提供給T4的源極。Tl的源極與電源電壓Vdd連接。偏置電流Ibias被施加到T3的漏極。Tl的漏極與節(jié)點(diǎn)A連接，該節(jié)點(diǎn)A還與T2的漏極、T3的源極以及T6的源極連接。Tl的柵極與第一和第二電容器Csi和Cs2以及T2的源極連接。T2、T3和T4的柵極與選擇 線SEL連接。T4的源極與電壓數(shù)據(jù)線Vdata連接。T4的漏極與第一存儲電容器和T5的漏極連接。T5的源極與基準(zhǔn)電壓Vref 連接。T6和T5的柵極與用于控制發(fā)光器件何時(shí)導(dǎo)通的發(fā)射控制線EM連接。T6的漏極與發(fā)光器件的陽極連接，發(fā)光器件的陰極與地電位連接。T3的漏極接收偏置電流Ibias。圖20是另ー個(gè)像素電路2000，其具有標(biāo)記為Tl到T3的三個(gè)p型TFT晶體管并且具有單個(gè)選擇線SEL但是沒有圖19的像素電路1900中示出的發(fā)射控制線EM。選擇線SEL與T2和T3的柵極連接。承載用于該像素電路2000的編程電壓的電壓數(shù)據(jù)線直接連接到第一存儲電容器Csi的ー個(gè)板。第一存儲電容器Csi的另ー個(gè)板與節(jié)點(diǎn)B連接,該節(jié)點(diǎn)B還與T2的源扱、驅(qū)動晶體管Tl的柵極和第二存儲電容器Cs2的一個(gè)板連接。第二存儲電容器的另ー個(gè)板與電源電壓Vdd連接，該電源電壓Vdd還與Tl的源極連接。Tl的漏極與節(jié)點(diǎn)A連接，該節(jié)點(diǎn)A還與T2的漏極、T3的源極以及發(fā)光器件(諸如0LED)的陰極連接。LED的陽極與地電位連接。當(dāng)T3被激活吋，T3的漏極接收偏置電流Ibias。在本申請中公開的任何電路可以根據(jù)許多不同的制造技術(shù)(包括例如多晶硅、非晶硅、有機(jī)半導(dǎo)體、金屬氧化物和傳統(tǒng)的CMOS)來制造。在本申請中公開的任何電路可以通過它們的互補(bǔ)電路架構(gòu)對應(yīng)物來被修改(例如，n型電路可以被轉(zhuǎn)換為p型電路，反之亦然)。雖然已經(jīng)示出和描述了本公開的特定實(shí)施例和應(yīng)用，但是應(yīng)當(dāng)理解，本公開不限于在本申請中公開的精確的構(gòu)造和布局，并且在不脫離如所附權(quán)利要求所限定的本發(fā)明的范圍的情況下各種修改、改變和變體可以根據(jù)上述描述而明白。
權(quán)利要求
1.一種用于顯示面板的電路，所述顯示面板具有有源區(qū)和所述顯示面板的與所述有源區(qū)分離的外圍區(qū)域，所述有源區(qū)具有布置在襯底上的多個(gè)發(fā)光器件，所述電路包括 連接在電壓數(shù)據(jù)線和共用線之間的共用開關(guān)晶體管，所述共用線通過基準(zhǔn)電壓晶體管與基準(zhǔn)電壓連接； 包括第一發(fā)光器件的第一像素，所述第一發(fā)光器件被配置為由通過第一存儲器件與所述共用線連接的第一驅(qū)動電路電流驅(qū)動； 包括第二發(fā)光器件的第二像素，所述第二發(fā)光器件被配置為由通過第二存儲器件與所述共用線連接的第二驅(qū)動電路電流驅(qū)動；以及 基準(zhǔn)電流線，被配置為向第一驅(qū)動電路和第二驅(qū)動電路施加偏置電流。
2.根據(jù)權(quán)利要求I所述的電路，還包括在所述外圍區(qū)域中的顯示驅(qū)動器電路，所述顯示驅(qū)動器電路經(jīng)由相應(yīng)的第一和第二選擇線與第一和第二驅(qū)動電路耦接，與所述開關(guān)晶體管耦接，與所述基準(zhǔn)電壓晶體管耦接，與所述電壓數(shù)據(jù)線耦接，以及與所述基準(zhǔn)電流線耦接，所述顯示驅(qū)動器電路被配置為經(jīng)由基準(zhǔn)電壓控制線將所述基準(zhǔn)電壓晶體管從第一狀態(tài)切換到第二狀態(tài)，使得所述基準(zhǔn)電壓晶體管與所述基準(zhǔn)電壓斷開連接并且在允許第一像素和第二像素的電壓編程的幀的編程周期期間經(jīng)由組選擇線將共用開關(guān)晶體管從第二狀態(tài)切換到第一狀態(tài)，并且其中在所述編程周期期間施加所述偏置電流。
3.根據(jù)權(quán)利要求2所述的電路，其中所述顯示驅(qū)動器電路還被配置為在所述編程周期期間轉(zhuǎn)換第一選擇線以便利用由所述電壓數(shù)據(jù)線指定并且在所述編程周期期間存儲在第一存儲電容器中的第一編程電壓來對第一像素進(jìn)行編程，并且在所述編程周期期間轉(zhuǎn)換第ニ選擇線以便利用由所述電壓數(shù)據(jù)線指定并且在所述編程周期期間存儲在第二存儲電容器中的第二編程電壓來對第二像素進(jìn)行編程。
4.根據(jù)權(quán)利要求3所述的電路，其中所述顯示驅(qū)動器電路還被配置為繼所述編程周期之后，經(jīng)由基準(zhǔn)電壓控制線將所述基準(zhǔn)電壓晶體管從第二狀態(tài)切換到第一狀態(tài)，并且經(jīng)由組選擇線將所述共用開關(guān)晶體管從第一狀態(tài)切換到第二狀態(tài)，所述顯示驅(qū)動器電路包括電源電壓控制電路，所述電源電壓控制電路被配置為調(diào)節(jié)所述電源電壓以便在繼所述編程周期之后的幀的驅(qū)動周期期間使第一和第二發(fā)光器件導(dǎo)通，由此使得第一和第二發(fā)光器件分別以基于第一和第二編程電壓的亮度發(fā)光。
5.根據(jù)權(quán)利要求2所述的電路，其中所述顯示驅(qū)動器電路還與給第一像素和第二像素的電源電壓耦接，所述顯示驅(qū)動器電路被配置為調(diào)節(jié)所述電源電壓以便確保第一發(fā)光器件和第二發(fā)光器件在所述編程周期期間保持在非發(fā)光狀態(tài)。
6.根據(jù)權(quán)利要求I所述的電路，其中所述顯示驅(qū)動器電路在所述顯示面板的外圍區(qū)域中包括柵極驅(qū)動器，所述柵極驅(qū)動器經(jīng)由相應(yīng)的第一和第二選擇線與第一和第二驅(qū)動電路耦接。
7.根據(jù)權(quán)利要求I所述的電路，其中所述第一驅(qū)動電路包括與電源電壓和第一發(fā)光器件連接的第一驅(qū)動晶體管，第一驅(qū)動晶體管的柵極與第一存儲器件連接，并且ー對開關(guān)晶體管中的每個(gè)開關(guān)晶體管與用于在編程周期期間將所述偏置電流從所述基準(zhǔn)電流線傳送到第一存儲器件的第一選擇線耦接，其中第一存儲器件是電容器。
8.根據(jù)權(quán)利要求7所述的電路，其中所述ー對開關(guān)晶體管中的一個(gè)開關(guān)晶體管連接在所述基準(zhǔn)電流線和第一發(fā)光器件之間，并且所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管連接在第一發(fā)光器件和第一存儲電容器之間。
9.根據(jù)權(quán)利要求8所述的電路，其中所述ー對開關(guān)晶體管和所述驅(qū)動晶體管是p型MOS晶體管。
10.根據(jù)權(quán)利要求7所述的電路，其中第二驅(qū)動電路包括與電源電壓和第二發(fā)光器件連接的第二驅(qū)動晶體管，第二驅(qū)動晶體管的柵極與第二存儲器件連接，并且ー對開關(guān)晶體管中的每個(gè)開關(guān)晶體管與用于在編程周期期間將所述偏置電流從所述基準(zhǔn)電流線傳送到第二存儲器件的第二選擇線耦接，其中第二存儲器件是電容器。
11.根據(jù)權(quán)利要求10所述的電路，其中所述ー對開關(guān)晶體管中的ー個(gè)開關(guān)晶體管連接在所述基準(zhǔn)電流線和第二發(fā)光器件之間，并且所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管連接在第二發(fā)光器件和第二存儲器件之間。
12.根據(jù)權(quán)利要求11所述的電路，其中所述ー對開關(guān)晶體管和所述驅(qū)動晶體管是p型MOS晶體管。
13.根據(jù)權(quán)利要求12所述的電路，其中 第一驅(qū)動晶體管的源極與所述電源電壓連接， 第一驅(qū)動晶體管的漏極與第一發(fā)光器件連接， 所述ー對開關(guān)晶體管中的一個(gè)開關(guān)晶體管的源極與所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管的漏極連接， 所述ー對開關(guān)晶體管中的所述ー個(gè)開關(guān)晶體管的漏極與所述基準(zhǔn)電流線連接， 所述ー對開關(guān)晶體管中的所述另ー個(gè)開關(guān)晶體管的源極與第一存儲電容器連接， 所述共用晶體管的漏極與第一存儲電容器和第二電容器連接， 所述共用開關(guān)晶體管的源極與所述電壓數(shù)據(jù)線連接， 所述基準(zhǔn)電壓晶體管的源極與所述基準(zhǔn)電壓連接，以及 第一發(fā)光器件連接在選通晶體管的漏極和地電位之間。
14.根據(jù)權(quán)利要求I所述的電路，其中所述外圍區(qū)域和像素區(qū)域在相同的襯底上。
15.根據(jù)權(quán)利要求I所述的電路，其中所述第一驅(qū)動電路包括與電源電壓和與第一發(fā)光器件連接的選通晶體管連接的第一驅(qū)動晶體管，第一驅(qū)動晶體管的柵極與第一存儲器件連接，并且ー對開關(guān)晶體管中的每個(gè)開關(guān)晶體管與用于在編程周期期間將所述偏置電流從所述基準(zhǔn)電流線傳送到第一存儲器件的選擇線耦接，其中所述選通晶體管與基準(zhǔn)電壓控制線連接，所述基準(zhǔn)電壓控制線也與所述基準(zhǔn)電壓晶體管連接。
16.根據(jù)權(quán)利要求15所述的電路，其中所述基準(zhǔn)電壓控制線將所述基準(zhǔn)電壓晶體管和所述選通晶體管兩者同時(shí)在第一狀態(tài)與第二狀態(tài)之間切換，并且其中所述基準(zhǔn)電壓控制線由所述顯示驅(qū)動器電路配置為在所述編程周期期間將所述基準(zhǔn)電壓晶體管與所述基準(zhǔn)電壓斷開連接并且將第一發(fā)光器件與第一驅(qū)動晶體管斷開連接。
17.根據(jù)權(quán)利要求16所述的電路，其中 第一驅(qū)動晶體管的源極與所述電源電壓連接， 第一驅(qū)動晶體管的漏極與第一發(fā)光器件連接， 所述ー對開關(guān)晶體管中的一個(gè)開關(guān)晶體管的源極與所述ー對開關(guān)晶體管中的另ー個(gè)開關(guān)晶體管的漏極連接并且與所述選通晶體管的源極連接， 所述ー對開關(guān)晶體管中的所述ー個(gè)開關(guān)晶體管的漏極與所述基準(zhǔn)電流線連接，所述ー對開關(guān)晶體管中的所述另ー個(gè)開關(guān)晶體管的源極與所述第一存儲電容器連接， 所述共用晶體管的漏極與第一存儲電容器和第二晶體管連接， 所述共用開關(guān)晶體管的源極與所述電壓數(shù)據(jù)線連接， 所述基準(zhǔn)電壓晶體管的源極與所述基準(zhǔn)電壓連接，以及 第一發(fā)光器件連接在第一驅(qū)動晶體管的漏極和地電位之間。
18.根據(jù)權(quán)利要求I所述的電路，其中所述電路是電流偏置的、電壓編程的電路。
19.一種對發(fā)光顯示面板的有源矩陣區(qū)域中的一組像素進(jìn)行編程的方法，所述方法包括如下步驟 在編程周期期間，激活組選擇線以便使得共用開關(guān)晶體管導(dǎo)通； 在所述組選擇線被激活的同時(shí)，激活用于所述有源矩陣區(qū)域中的第一行像素的第一選擇線，并且在電壓數(shù)據(jù)線上提供第一編程電壓以便通過將編程電壓存儲在第一存儲器件中來對第一行中的像素進(jìn)行編程； 在所述組選擇線被激活的同時(shí)，激活用于所述有源矩陣區(qū)域中的第二行像素的第二選擇線，并且在所述電壓數(shù)據(jù)線上提供第二編程電壓以便通過將編程電壓存儲在第二存儲器件中來對第二行中的像素進(jìn)行編程；以及 在對第一行像素和第二行像素進(jìn)行編程的同時(shí)，向與第一行中的第一像素驅(qū)動電路和第二行中的第二像素驅(qū)動電路連接的基準(zhǔn)電流線施加偏置電流。
20.根據(jù)權(quán)利要求19所述的方法，還包括，在所述編程周期期間，將所述電源電壓降低到足以使得第一行的像素中的第一發(fā)光器件和第二行的像素中的第二發(fā)光器件在所述編程周期期間保持在非發(fā)光的狀態(tài)的電位。
21.根據(jù)權(quán)利要求20所述的方法，還包括，響應(yīng)于所述編程周期的結(jié)束，去激活所述組選擇線以便允許第一存儲器件通過第一行的像素的第一驅(qū)動晶體管放電以及允許第二存儲器件通過第ニ行的像素的第二驅(qū)動晶體管放電。
22.根據(jù)權(quán)利要求21所述的方法，還包括恢復(fù)所述電源電壓以便使得第一發(fā)光器件和第二發(fā)射器件以由第一和第二編程電壓分別表示的亮度發(fā)光。
23.根據(jù)權(quán)利要求19所述的方法，還包括，在所述編程周期期間，去激活組發(fā)射線以便在所述編程周期期間使與基準(zhǔn)電壓連接的基準(zhǔn)電壓晶體管截止。
24.根據(jù)權(quán)利要求23所述的方法，其中在所述編程周期期間去激活所述組發(fā)射線使第一行的像素中的第一選通晶體管和第二行中的像素的第二選通晶體管截止，第一選通晶體管與第一行的像素中的第一發(fā)光器件連接并且第二選通晶體管與第二行的像素中的第二發(fā)光器件連接，并且其中第一選通晶體管的柵極和第二選通晶體管的柵極與所述組發(fā)射線連接。
25.根據(jù)權(quán)利要求24所述的方法，還包括，響應(yīng)于所述編程周期的結(jié)束，去激活所述組選擇線以便允許第一存儲器件通過第一行的像素的第一驅(qū)動晶體管放電以及允許第二存儲器件通過第二行的像素的第二驅(qū)動晶體管放電，由此使得第一發(fā)光器件和第二發(fā)射器件以由第一和第二編程電壓分別表示的亮度發(fā)光。
26.一種用于發(fā)光顯示器的高輸出阻抗電流源或電流沉電路，所述電路包括 輸入端，接收固定的基準(zhǔn)電流并且在所述電流源或者電流沉電路的校準(zhǔn)操作期間將所述基準(zhǔn)電流提供給所述電流源或者電流沉電路中的節(jié)點(diǎn)；串聯(lián)連接到所述節(jié)點(diǎn)的第一晶體管和第二晶體管，使得所述基準(zhǔn)電流調(diào)節(jié)所述節(jié)點(diǎn)處的電壓以便允許所述基準(zhǔn)電流在所述校準(zhǔn)操作期間經(jīng)過串聯(lián)連接的晶體管； 與所述節(jié)點(diǎn)連接的一個(gè)或更多個(gè)存儲器件；以及 輸出晶體管，與所述節(jié)點(diǎn)連接以便根據(jù)存儲在所述ー個(gè)或更多個(gè)存儲器件中的電流供應(yīng)或吸收輸出電流，以便利用與所述輸出電流對應(yīng)的偏置電流驅(qū)動有源矩陣顯示器。
27.根據(jù)權(quán)利要求26所述的電路，還包括與所述輸出晶體管的柵極連接的輸出控制線，用于控制輸出電流是否可以用來驅(qū)動所述有源矩陣顯示器。
28.根據(jù)權(quán)利要求26所述的電路，其中所述ー個(gè)或更多個(gè)存儲器件包括第一存儲器件和第二存儲器件，第一存儲器件連接在所述節(jié)點(diǎn)和第一晶體管之間，并且第二存儲器件連接在所述節(jié)點(diǎn)和第二晶體管之間。
29.根據(jù)權(quán)利要求26所述的電路，其中所述ー個(gè)或更多個(gè)存儲器件包括第一存儲器件 和第二存儲器件，第一存儲器件連接在所述節(jié)點(diǎn)和第一晶體管之間，并且第二存儲器件連接在第一晶體管和第二晶體管的柵極之間。
30.根據(jù)權(quán)利要求26所述的電路，還包括 第一電壓切換晶體管，由校準(zhǔn)訪問控制線控制并且與第一晶體管連接； 第二電壓切換晶體管，由校準(zhǔn)訪問控制線控制并且與第二晶體管連接；以及 輸入晶體管，由所述校準(zhǔn)訪問控制線控制并且連接在所述節(jié)點(diǎn)與所述輸入端之間。
31.根據(jù)權(quán)利要求30所述的電路，其中所述校準(zhǔn)訪問控制線被激活以便啟動所述電路的校準(zhǔn)操作，繼之以激活所述訪問控制線以便啟動使用所述偏置電流的所述有源矩陣顯示器的一列像素的編程。
32.根據(jù)權(quán)利要求26所述的電路，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器和第二電容器，所述電路還包括 輸入晶體管，連接在所述輸入端和所述節(jié)點(diǎn)之間； 第一電壓切換晶體管，與第一晶體管、第二晶體管和第二電容器連接； 第二電壓切換晶體管，與所述節(jié)點(diǎn)、第一晶體管和第一晶體管連接；以及柵極控制信號線，與所述輸入晶體管、第一電壓切換晶體管和第二電壓切換晶體管的柵極連接。
33.根據(jù)權(quán)利要求26所述的電路，還包括基準(zhǔn)電流源，在所述有源矩陣顯示器外部并且提供所述基準(zhǔn)電流。
34.根據(jù)權(quán)利要求26所述的電路，還包括 輸入晶體管，連接在所述輸入端和所述節(jié)點(diǎn)之間； 柵極控制信號線，與所述輸入晶體管的柵極連接；以及 電壓切換晶體管，具有與所述柵極控制信號線連接的柵極并且與第二晶體管和所述ー個(gè)或更多個(gè)存儲器件連接。
35.根據(jù)權(quán)利要求26所述的電路，其中第一晶體管、第二晶體管和輸出晶體管是具有各自的柵極、源極和漏極的P型場效應(yīng)晶體管，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器和第二電容器，其中第一晶體管的漏極與第二晶體管的源極連接，并且第一晶體管的柵極與第一電容器連接，并且其中所述輸出晶體管的漏極與所述節(jié)點(diǎn)連接，且所述輸出晶體管的源極吸收所述輸出電流。
36.根據(jù)權(quán)利要求35所述的電路，還包括 第一電壓切換晶體管，具有與校準(zhǔn)控制線連接的柵極、與第一電源電壓連接的漏極以及與第一電容器連接的源扱； 第二電壓切換晶體管，具有與所述校準(zhǔn)控制線連接的柵極、與第二電源電壓連接的漏極以及與第二電容器連接的源扱；以及 輸入晶體管，具有與所述校準(zhǔn)控制線連接的柵極、與所述節(jié)點(diǎn)連接的漏極以及與所述輸入端連接的源扱， 其中所述輸出晶體管的柵極與訪問控制線連接，并且第一電壓切換晶體管、第二電壓切換晶體管和所述輸入晶體管是P型場效應(yīng)晶體管。
37.根據(jù)權(quán)利要求36所述的電路，其中第二電容器連接在第二晶體管的柵極和所述節(jié)點(diǎn)之間。
38.根據(jù)權(quán)利要求36所述的電路，其中第二電容器連接在第二晶體管的柵極和第二晶體管的源極之間。
39.根據(jù)權(quán)利要求26所述的電路，其中第一晶體管、第二晶體管和輸出晶體管是具有各自的柵極、源極和漏極的n型場效應(yīng)晶體管，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器和第二電容器，其中第一晶體管的源極與第二晶體管的漏極連接，并且第一晶體管的柵極與第一電容器連接，并且其中所述輸出晶體管的源極與所述節(jié)點(diǎn)連接，以及所述輸出晶體管的漏極吸收所述輸出電流。
40.根據(jù)權(quán)利要求39所述的電路，還包括 第一電壓切換晶體管，具有與柵極控制信號線連接的柵極、與所述節(jié)點(diǎn)連接的漏極以及與第一電容器和第一晶體管連接的源極； 第二電壓切換晶體管，具有與柵極控制信號線連接的柵極、與第一晶體管的源極連接的漏極、以及與第二晶體管的柵極和第二電容器連接的源扱；以及 輸入晶體管，具有與所述柵極控制信號線連接的柵極、與所述節(jié)點(diǎn)連接的源極以及與所述輸入端連接的漏扱， 其中所述輸出晶體管的柵極與訪問控制線連接，并且第一電壓切換晶體管、第二電壓切換晶體管和所述輸入晶體管是n型場效應(yīng)晶體管。
41.根據(jù)權(quán)利要求26所述的電路，其中第一晶體管、第二晶體管和輸出晶體管是具有各自的柵極、源極和漏極的P型場效應(yīng)晶體管，其中所述ー個(gè)或更多個(gè)存儲器件包括第一電容器，其中第一晶體管的漏極與第二晶體管的源極連接，并且第一晶體管的柵極與第一電容器連接，并且其中所述輸出晶體管的漏極與所述節(jié)點(diǎn)連接，以及所述輸出晶體管的源極吸收所述輸出電流。
42.根據(jù)權(quán)利要求41所述的電路，還包括 輸入晶體管，連接在所述節(jié)點(diǎn)和所述輸入端之間，其中所述輸入晶體管的漏極與基準(zhǔn)電流源連接，并且所述輸入晶體管的源極與所述節(jié)點(diǎn)連接，所述輸入晶體管的柵極與柵極控制信號線連接； 電壓切換晶體管，具有與柵極控制信號線連接的柵極、與第二晶體管的柵極連接的源極以及與地電位連接的漏極； 其中所述輸出晶體管的柵極與訪問控制線連接，并且其中第一電容器連接在第一晶體管的柵極和第一晶體管的源極之間。
43.一種供應(yīng)或者吸收電流以便提供用于對發(fā)光顯示器的像素進(jìn)行編程的偏置電流的方法，包括 通過激活校準(zhǔn)控制線以便使得基準(zhǔn)電流被提供給電流源或者電流沉電路來啟動所述電流源或者電流沉電路的校準(zhǔn)操作； 在所述校準(zhǔn)操作期間，將由所述基準(zhǔn)電流提供的電流存儲在所述電流源或者電流沉電路中的一個(gè)或更多個(gè)存儲器件中； 在激活訪問控制線以便使得吸收或者供應(yīng)與存儲在所述ー個(gè)或更多個(gè)存儲器件中的電流對應(yīng)的輸出電流的同吋，去激活所述校準(zhǔn)控制線；以及 將所述輸出電流施加到所述發(fā)光顯示器的有源矩陣區(qū)域中的一列像素。
44.根據(jù)權(quán)利要求43的方法，還包括向所述電流源或者電流沉電路施加第一偏置電壓和第二偏置電壓，第一偏置電壓與第二偏置電壓不同以便允許所述基準(zhǔn)電流被復(fù)制到所述一個(gè)或更多個(gè)存儲器件中。
45.ー種提供用于發(fā)光顯示器的電流源或電流沉的電壓到電流的轉(zhuǎn)換器電路，所述電路包括 電流沉或電流源電路，包括可控的偏置電壓晶體管，所述可控的偏置電壓晶體管具有與可控的偏置電壓連接的第一端子和與所述電流沉或電流源電路中的第一節(jié)點(diǎn)連接的第ニ端子； 所述可控的偏置電壓晶體管的柵極，與第二節(jié)點(diǎn)連接； 控制晶體管，連接在第一節(jié)點(diǎn)、第二節(jié)點(diǎn)和第三節(jié)點(diǎn)之間； 固定的偏置電壓，通過偏置電壓晶體管連接到第二節(jié)點(diǎn)；以及 輸出晶體管，與第三節(jié)點(diǎn)連接并且吸收作為用于驅(qū)動所述發(fā)光顯示器的有源矩陣區(qū)域的一列像素的偏置電流的輸出電流。
46.根據(jù)權(quán)利要求45的電壓到電流的轉(zhuǎn)換器電路，其中所述電流沉或電流源電路還包括與第二晶體管串聯(lián)連接的第一晶體管，第一晶體管與第一節(jié)點(diǎn)連接使得經(jīng)過所述可控的偏置電壓晶體管、第一晶體管和第二晶體管的電流被調(diào)節(jié)為允許第二節(jié)點(diǎn)增加到所述固定的偏置電壓，并且其中所述輸出電流與所述可控的偏置電壓和所述固定的偏置電壓相關(guān)聯(lián)。
47.根據(jù)權(quán)利要求45的電壓到電流的轉(zhuǎn)換器電路，其中所述可控的偏置電壓晶體管的源極與所述可控的偏置電壓連接，所述可控的偏置電壓晶體管的柵極與第二節(jié)點(diǎn)連接，并且所述可控的偏置電壓晶體管的漏極與第一節(jié)點(diǎn)連接，其中所述控制晶體管的源極與第二節(jié)點(diǎn)連接，控制晶體管的柵極與第一節(jié)點(diǎn)連接，并且所述控制晶體管的漏極與第三節(jié)點(diǎn)連接，其中所述偏置電壓晶體管的源極與所述固定的偏置電壓連接，所述電源電壓晶體管的漏極與第二節(jié)點(diǎn)連接，并且所述偏置電壓晶體管的柵極與由所述發(fā)光顯示器的控制器控制的校準(zhǔn)控制線連接，并且其中所述輸出晶體管的源極與承載所述偏置電流的電流偏置線連接，所述輸出晶體管的漏極與第三節(jié)點(diǎn)連接，并且所述輸出晶體管的柵極與所述校準(zhǔn)控制線耦接，使得在所述校準(zhǔn)控制線為低電平有效時(shí)，所述輸出晶體管的柵極為高電平有效。
48.一種通過使用電壓到電流的轉(zhuǎn)換器來校準(zhǔn)輸出電流從而校準(zhǔn)用于發(fā)光顯示器的電流源或者電流沉電路的方法，所述方法包括激活校準(zhǔn)控制線以便啟動所述電流源或者電流沉電路的校準(zhǔn)操作； 響應(yīng)于啟動所述校準(zhǔn)操作，將提供給所述電流源或者電流沉電路的可控的偏置電壓調(diào)節(jié)到第一偏置電壓以便使得電流流過所述電流源或者電流沉電路從而允許固定的偏置電壓存在于所述電壓到電流的轉(zhuǎn)換器中的節(jié)點(diǎn)處； 去激活所述校準(zhǔn)控制線，以便啟動所述發(fā)光顯示器的有源矩陣區(qū)域中的像素的編程操作；以及 響應(yīng)于啟動所述編程操作，將與所述可控的偏置電壓和所述固定的偏置電壓相關(guān)聯(lián)的輸出電流供應(yīng)或吸收到偏置電流線，所述偏置電流線將所述輸出電流提供給所述有源矩陣區(qū)域中的一列像素。
49.根據(jù)權(quán)利要求48的方法，還包括在所述校準(zhǔn)操作期間，將如由所述固定的偏置電壓確定的流過所述電流源或者電流沉電路的電流存儲在所述電流源或者電流沉電路的一個(gè)或更多個(gè)電容器中直到所述校準(zhǔn)控制線被去激活。
50.根據(jù)權(quán)利要求48的方法，還包括，響應(yīng)于去激活所述校準(zhǔn)控制線，將所述可控的偏置電壓降低到比第一偏置電壓低的第二偏置電壓。
51.ー種校準(zhǔn)將偏置電流提供給發(fā)光顯示器的有源矩陣區(qū)域中的多列像素的電流源或電流沉電路的方法，所述方法包括如下步驟 在所述發(fā)光顯示器中的所述電流源或者電流沉電路的校準(zhǔn)操作期間，激活到用于所述有源矩陣區(qū)域中的第一列像素的第一電流源或者電流沉電路的第一柵極控制信號線，以便校準(zhǔn)第一電流源或者電流沉電路，在所述校準(zhǔn)操作期間有偏置電流存儲在第一電流源或者電流沉電路的一個(gè)或更多個(gè)存儲器件中； 響應(yīng)于校準(zhǔn)第一電流源或者電流沉電路，去激活第一柵極控制信號線； 在所述校準(zhǔn)操作期間，激活到用于所述有源矩陣區(qū)域中的第二列像素的第二電流源或者電流沉電路的第二柵極控制信號線，以便校準(zhǔn)第二電流源或者電流沉電路，在所述校準(zhǔn)操作期間有偏置電流存儲在第二電流源或者電流沉電路的一個(gè)或更多個(gè)存儲器件中；響應(yīng)于校準(zhǔn)第二電流源或者電流沉電路，去激活第二柵極控制信號線；以及響應(yīng)于在所述校準(zhǔn)操作期間所有電流源或者電流沉電路被校準(zhǔn)，啟動所述有源矩陣區(qū)域的像素的編程操作，并且激活訪問控制線以便使得存儲在每個(gè)電流源或者電流沉電路中的對應(yīng)的一個(gè)或更多個(gè)存儲器件中的偏置電流被施加到所述有源矩陣區(qū)域中的每一列像素。
52.根據(jù)權(quán)利要求51的方法，其中所述電流源或者電流沉電路包括p型晶體管并且所述柵極控制信號線和所述訪問控制線是低電平有效的，或者其中所述電流源或者電流沉電路包括n型晶體管并且所述柵極控制信號線和所述訪問控制線是高電平有效的。
53.ー種直流(DC)電壓編程的電流沉電路，包括 偏置電壓輸入端，接收偏置電壓； 輸入晶體管，與所述偏置電壓輸入端連接； 第一電流鏡、第二電流鏡和第三電流鏡，每個(gè)電流鏡包括對應(yīng)的ー對柵極連接的晶體管，這些電流鏡被布置為使得由所述輸入晶體管的柵扱-源極偏置產(chǎn)生并且由第一電流鏡復(fù)制的初始電流被反映在第二電流鏡中，由第二電流鏡復(fù)制的電流被反映在第三電流鏡中，并且由第三電流鏡復(fù)制的電流被施加到第一電流鏡以便在所述電流沉電路中產(chǎn)生靜態(tài)的電流流動；以及 輸出晶體管，與第一電流鏡和第二電流鏡之間的節(jié)點(diǎn)連接并且由靜態(tài)的電流流動偏置以便在輸出線上提供輸出電流。
54.根據(jù)權(quán)利要求53所述的電路，其中所述輸入晶體管的柵極-源極偏置由所述偏置電壓輸入端和地電位產(chǎn)生。
55.根據(jù)權(quán)利要求53所述的電路，其中第一電流鏡和第三電流鏡與電源電壓連接。
56.根據(jù)權(quán)利要求53所述的電路，還包括與第三電流鏡連接的反饋晶體管。
57.根據(jù)權(quán)利要求56所述的電路，其中所述反饋晶體管的柵極與所述輸入晶體管的端子連接。
58.根據(jù)權(quán)利要求56所述的電路，其中所述反饋晶體管的柵極與所述偏置電壓輸入端連接。
59.根據(jù)權(quán)利要求56所述的電路，其中所述反饋晶體管為n型。
60.根據(jù)權(quán)利要求53所述的電路，其中第一電流鏡包括ー對p型晶體管，第二電流鏡包括ー對n型晶體管，并且第三電流鏡包括ー對p型晶體管，并且其中所述輸入晶體管和所述輸出晶體管為n型。
61.根據(jù)權(quán)利要求59所述的電路，還包括連接在第三電流鏡和第一電流鏡之間的n型反饋晶體管，并且其中 第一電流鏡的第一 P型晶體管與第一電流鏡的第四P型晶體管柵極連接； 第二電流鏡的第三n型晶體管與第二電流鏡的第四n型晶體管柵極連接； 第三電流鏡的第二 P型晶體管與第三電流鏡的第三P型晶體管柵極連接； 第一 P型晶體管、第二 P型晶體管、第三P型晶體管和第四P型晶體管的各自的源極與電源電壓連接，并且第一 n型晶體管、第二 n型晶體管、第三n型晶體管和第四n型晶體管以及所述輸出晶體管的各自的源極與地電位連接； 第四P型晶體管與第四n型晶體管漏極連接； 第三P型晶體管與第三n型晶體管漏極連接； 第二 P型晶體管與第二 n型晶體管漏極連接； 第一 P型晶體管與第一 n型晶體管漏極連接； 第三n型晶體管的漏極連接在第二和第三p型晶體管的柵極之間； 第四n型晶體管的漏極連接在第三和第四n型晶體管的柵極之間并且連接到所述節(jié)點(diǎn)；以及 所述輸出晶體管的柵極與所述節(jié)點(diǎn)連接。
62.根據(jù)權(quán)利要求61所述的電路，其中第二n型晶體管的柵極與第一 p型晶體管的柵極連接。
63.根據(jù)權(quán)利要求61所述的電路，其中第二n型晶體管的柵極與偏置電壓輸入端連接。
64.根據(jù)權(quán)利要求53所述的電路，其中所述電路沒有任何外部時(shí)鐘或者電流基準(zhǔn)信號。
65.根據(jù)權(quán)利要求53所述的電路，其中由所述偏置電壓輸入端、電源電壓和地電位提供僅有的電壓源，并且沒有外部控制線與所述電路連接。
66.根據(jù)權(quán)利要求53所述的電路，其中所述電路沒有電容器。
67.根據(jù)權(quán)利要求53所述的電路，其中所述電路中的晶體管的數(shù)量正好為九個(gè)。
68.ー種交流(AC)電壓編程的電流沉電路，包括 四個(gè)切換晶體管，每個(gè)切換晶體管接收以有序序列ー個(gè)接ー個(gè)地激活的時(shí)鐘信號；第一電容器，在校準(zhǔn)操作期間通過第一時(shí)鐘信號的激活來充電并且通過繼第一時(shí)鐘信號的激活和去激活之后的第二時(shí)鐘信號的激活來放電，第一電容器與第一和第二切換晶體管連接； 第二電容器，在所述校準(zhǔn)操作期間通過第三時(shí)鐘信號的激活來充電并且通過繼第三時(shí)鐘信號的激活和去激活之后的第四時(shí)鐘信號的激活來放電，第二電容器與第三和第四切換晶體管連接；以及 輸出晶體管，與第四切換晶體管連接，以便在所述校準(zhǔn)操作之后的編程操作期間吸收源自在所述校準(zhǔn)操作期間存儲在第一電容器中的電流的輸出電流。
69.根據(jù)權(quán)利要求68所述的電路，其中所述四個(gè)切換晶體管為n型。
70.根據(jù)權(quán)利要求68所述的電路，還包括 第一傳導(dǎo)晶體管，與第二切換晶體管連接以便為第一電容器提供用于通過第二切換晶體管放電的傳導(dǎo)路徑，其中繼第一電容器的充電之后的第一電容器兩端的電壓與第一傳導(dǎo)晶體管的遷移率和閾值電壓有夫；以及 第二傳導(dǎo)晶體管，與第四切換晶體管連接以便為第二電容器提供用于通過第四切換晶體管放電的傳導(dǎo)路徑。
71.根據(jù)權(quán)利要求70所述的電路，其中 所述四個(gè)切換晶體管、所述輸出晶體管、第一傳導(dǎo)晶體管和第二傳導(dǎo)晶體管為n型； 第一切換晶體管的柵極接收第一時(shí)鐘信號，第一切換晶體管的漏極與第一偏置電壓連接； 第一切換晶體管的源極與第一傳導(dǎo)晶體管的柵極、第一電容器和第二切換晶體管的源極連接； 第二切換晶體管的柵極接收第二時(shí)鐘信號，第二切換晶體管的漏極與第二傳導(dǎo)晶體管的源極和第一傳導(dǎo)晶體管的漏極連接； 第二傳導(dǎo)晶體管的柵極與第一電容器連接； 第二傳導(dǎo)晶體管的柵極與第三切換晶體管的漏極、第二電容器和第四切換晶體管的源極連接； 第三切換晶體管的柵極接收第三時(shí)鐘信號，第三切換晶體管的源極與第二偏置電壓連接; 第四切換晶體管的柵極接收第四時(shí)鐘信號，第四切換晶體管的漏極與所述輸出晶體管的源極連接； 所述輸出晶體管的柵極與用于啟動所述發(fā)光顯示器的編程周期的訪問控制線連接； 所述輸出晶體管的漏極吸收用于所述發(fā)光顯示器的有源矩陣區(qū)域的一列像素的輸出電流；以及 第一電容器、第一傳導(dǎo)晶體管的源極和第ニ電容器與地電位連接。
72.根據(jù)權(quán)利要求68所述的電路，其中所述電路中的晶體管的數(shù)量正好為七個(gè)。
73.根據(jù)權(quán)利要求68所述的電路，其中所述電路中的電容器的數(shù)量正好為兩個(gè)。
74.ー種利用交流(AC)電壓對電流沉進(jìn)行編程的方法，所述方法包括如下步驟 通過激活第一時(shí)鐘信號以便使得第一電容器充電來啟動校準(zhǔn)操作； 去激活第一時(shí)鐘信號并且激活第二時(shí)鐘信號以便使得第一電容器開始放電； 去激活第二時(shí)鐘信號并且激活第三時(shí)鐘信號以便使得第二電容器充電； 去激活第三時(shí)鐘信號并且激活第四時(shí)鐘信號以便使得第二電容器開始放電；以及去激活第四時(shí)鐘信號以便終止所述校準(zhǔn)操作，并且在編程操作中激活訪問控制線以便使得源自存儲在第一電容器中的電流的偏置電流在所述編程操作期間被施加到發(fā)光顯示 器的有源矩陣區(qū)域中的一列像素。
75.一種用于顯示面板的校準(zhǔn)電路，所述顯示面板具有有源區(qū)和所述顯示面板的與所述有源區(qū)分離的外圍區(qū)域，所述有源區(qū)具有布置在襯底上的多個(gè)發(fā)光器件，所述校準(zhǔn)電路包括 第一行的校準(zhǔn)電流源或電流沉電路； 第二行的校準(zhǔn)電流源或電流沉電路； 第一校準(zhǔn)控制線，被配置為使得第一行的校準(zhǔn)電流源或電流沉電路利用偏置電流校準(zhǔn)顯示面板而同時(shí)第二行的校準(zhǔn)電流源或電流沉電路正被基準(zhǔn)電流校準(zhǔn)；以及 第ニ校準(zhǔn)控制線，被配置為使得第二行的校準(zhǔn)電流源或電流沉電路利用偏置電流校準(zhǔn)顯示面板而同時(shí)第一行的校準(zhǔn)電流源或電流沉電路正被基準(zhǔn)電流校準(zhǔn)。
76.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，其中第一行和第二行的校準(zhǔn)電流源或電流沉電路位于所述顯示面板的外圍區(qū)域中。
77.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，還包括 第一基準(zhǔn)電流開關(guān)，連接在所述基準(zhǔn)電流源和第一行的校準(zhǔn)電流源或電流沉電路之間，第一基準(zhǔn)電流開關(guān)的柵極與第一校準(zhǔn)控制線耦接； 第二基準(zhǔn)電流開關(guān)，連接在所述基準(zhǔn)電流源和第二行的校準(zhǔn)電流源或電流沉電路之間，第二基準(zhǔn)電流開關(guān)的柵極與第二校準(zhǔn)控制線耦接；以及 與第一校準(zhǔn)控制線連接的第一偏置電流開關(guān)以及與第二校準(zhǔn)控制線連接的第二偏置電流開關(guān)。
78.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，其中第一行的校準(zhǔn)電流源或電流沉電路包括多個(gè)電流源或者電流沉電路，每個(gè)電流源或者電流沉電路用于所述有源區(qū)中的一列像素，每個(gè)電流源或者電流沉電路被配置為將偏置電流提供給用于對應(yīng)列的像素的偏置電流線，并且其中第二行的校準(zhǔn)電流源或電流沉電路包括多個(gè)電流源或者電流沉電路，每個(gè)電流源或者電流沉電路用于所述有源區(qū)中的一列像素，每個(gè)電流源或者電流沉電路被配置為將偏置電流提供給用于對應(yīng)列的像素的偏置電流線。
79.根據(jù)權(quán)利要求78所述的校準(zhǔn)電流，其中第一和第二行的校準(zhǔn)電流源或電流沉電路的每個(gè)電流源或者電流沉電路被配置為將相同的偏置電流提供給在顯示面板的有源區(qū)中的每一列像素。
80.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，其中第一校準(zhǔn)控制線被配置為使得第一行的校準(zhǔn)電流源或電流沉電路在第一幀期間利用偏置電流校準(zhǔn)所述顯示面板，并且其中第二校準(zhǔn)控制線被配置為使得第二行的校準(zhǔn)電流源或電流沉電路在繼第一幀之后的第二幀期間利用偏置電流校準(zhǔn)所述顯示面板。
81.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，其中基準(zhǔn)電流是固定的并且被從所述顯示面板外部的電流源提供給所述顯示面板。
82.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，其中第一校準(zhǔn)控制線在第一幀期間是激活的，而第二校準(zhǔn)控制線在第一幀期間是非激活的，并且其中第一校準(zhǔn)控制線在繼第一幀之后的第二幀期間是非激活的，而第二校準(zhǔn)控制線在第二幀期間是激活的。
83.根據(jù)權(quán)利要求75所述的校準(zhǔn)電路，其中所述校準(zhǔn)電流源或電流沉電路中的每ー個(gè)校準(zhǔn)電流源或電流沉電路校準(zhǔn)對應(yīng)的電流偏置的、電壓編程的電路，所述電流偏置的、電壓編程的電路被用來對所述顯示面板的有源區(qū)中的像素進(jìn)行編程。
84.一種校準(zhǔn)用于發(fā)光顯示器面板的電流偏置的、電壓編程的電路的方法，所述發(fā)光顯示器面板具有有源區(qū)，所述方法包括如下步驟 激活第一校準(zhǔn)控制線，以便使得第一行的校準(zhǔn)電流源或電流沉電路利用由第一行的校準(zhǔn)電流源或電流沉電路提供的偏置電流校準(zhǔn)顯示面板而同時(shí)由基準(zhǔn)電流校準(zhǔn)第二行的校準(zhǔn)電流源或電流沉電路；以及 激活第二校準(zhǔn)控制線，以便使得第二行的校準(zhǔn)電流源或電流沉電路利用由第二行的校準(zhǔn)電流源或電流沉電路提供的偏置電流校準(zhǔn)顯示面板而同時(shí)由基準(zhǔn)電流校準(zhǔn)第一行的校準(zhǔn)電流源或電流沉電路。
85.根據(jù)權(quán)利要求84所述的方法，其中第一校準(zhǔn)控制線在第一幀被顯示在所述顯示面板上期間被激活并且第二校準(zhǔn)控制線在第二幀被顯示在所述顯示面板上期間被激活，第二幀在第一幀之后，所述方法還包括 響應(yīng)于激活第一校準(zhǔn)控制線，在激活第二校準(zhǔn)控制線之前去激活第一校準(zhǔn)控制線； 響應(yīng)于利用由第二行的電路提供的偏置電流校準(zhǔn)所述顯示面板，去激活第二校準(zhǔn)控制線以便結(jié)束用于第二幀的校準(zhǔn)周期。
86.根據(jù)權(quán)利要求84所述的方法，還包括由所述顯示面板的控制器控制第一校準(zhǔn)控制線和第二校準(zhǔn)控制線的激活和去激活的定時(shí)，所述控制器被布置在所述顯示面板的接近其上布置有發(fā)光顯示器面板的多個(gè)像素的有源區(qū)的外圍區(qū)域上。
87.根據(jù)權(quán)利要求86所述的方法，其中所述控制器是電流源或者電流沉控制電路。
88.根據(jù)權(quán)利要求75所述的方法，其中所述發(fā)光顯示器面板具有1920X 1080像素或更小的分辨率。
89.根據(jù)權(quán)利要求75所述的方法，其中所述發(fā)光顯示器具有不大于120Hz的刷新速率。
全文摘要
公開了一種用于提高AMOLED顯示器的顯示分辨率的電路和驅(qū)動技術(shù)。在顯示器中的幾個(gè)子像素之間的開關(guān)晶體管的共用使得通過最小化所用的晶體管的數(shù)量來提高制造產(chǎn)率。該方法也允許使用傳統(tǒng)的順序掃描驅(qū)動。還公開了一種用于使用單個(gè)裝置將穩(wěn)定的和高阻抗的電流沉或電流源實(shí)現(xiàn)到顯示襯底上的技術(shù)。最終，公開了用于即使存在晶體管器件的不穩(wěn)定性和不均勻性也通過提供基準(zhǔn)電流源的更快速的校準(zhǔn)來提高發(fā)光顯示器的空間的和/或時(shí)間的均勻性和通過提高動態(tài)范圍來減小噪聲影響的技術(shù)。
文檔編號G09G3/32GK102656621SQ201080056457
公開日2012年9月5日 申請日期2010年11月12日 優(yōu)先權(quán)日2009年11月12日
發(fā)明者A·內(nèi)森, G·查吉, J·C·S·賴 申請人:伊格尼斯創(chuàng)新公司