專利名稱：一種用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于核醫(yī)學(xué)技術(shù)領(lǐng)域，涉及一種用于正電子發(fā)射斷層掃描儀調(diào)試與校 準(zhǔn)的信號(hào)發(fā)生器。
背景技術(shù)：
正電子發(fā)射斷層掃描儀(Positron Emission Tomography, PET)是在分子水平上 利用影像技術(shù)研究人體心腦代謝和受體功能的一種最先進(jìn)的設(shè)備。PET系統(tǒng)由機(jī)械系統(tǒng)、探 測(cè)器環(huán)、電子線路、數(shù)據(jù)采集與處理系統(tǒng)、計(jì)算機(jī)系統(tǒng)、以及相應(yīng)的圖像重建和圖像處理軟 件系統(tǒng)等構(gòu)成。PET利用其封閉環(huán)繞型探測(cè)器陣列對(duì)注入人體藥物所引發(fā)的背對(duì)背的一對(duì) Y光子進(jìn)行符合測(cè)量，利用計(jì)算機(jī)對(duì)符合測(cè)量形成投影線L0R(Line of Response)進(jìn)行圖 像重建可求解出人體內(nèi)部橫斷面放射性分布。PET對(duì)人體組織進(jìn)行功能成像的原理，以及其 高精密性和高復(fù)雜性，決定了它是分子影像診斷儀器中最可靠、最先進(jìn)的設(shè)備之一。由于PET的復(fù)雜性和精密性，在PET的研發(fā)過(guò)程中存在許多的不確定，導(dǎo)致了 PET 的研發(fā)難度大；同時(shí)，后端信號(hào)處理電路的研發(fā)依賴于前端探測(cè)器的輸出信號(hào)，在前端探 測(cè)器尚未定型時(shí)，后端信號(hào)處理電路的研發(fā)將受到限制，從而將延長(zhǎng)PET的研發(fā)周期；由于 PET是復(fù)雜精密的大型醫(yī)用診斷設(shè)備，定期要做性能測(cè)試和重新標(biāo)定(調(diào)試)，不斷更新校 正參數(shù)以確保系統(tǒng)處于良好的工作狀態(tài)，這在實(shí)際操作中的需要花費(fèi)大量的人力物力；此 外，由于存在器件老化、誤差積累，甚至不正當(dāng)操作或不可預(yù)料事件等問(wèn)題，PET可能發(fā)生故 障，需要進(jìn)行故障檢測(cè)和維修，但PET本身的復(fù)雜性決定了其維修時(shí)間很長(zhǎng)。這些方面的問(wèn) 題，都將造成在PET的研發(fā)、安裝、調(diào)試和檢驗(yàn)過(guò)程中，困難大，周期長(zhǎng)，成本高。因此急需一 種工具解決這些問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種用于正電子發(fā)射斷層掃描儀調(diào)試與 校準(zhǔn)的信號(hào)發(fā)生器，根據(jù)正電子發(fā)射斷層掃描儀工作狀態(tài)中的采集信號(hào)或仿真信號(hào)產(chǎn)生特 定的脈沖信號(hào)，提供給正電子發(fā)射斷層掃描儀符合判斷電路分析、處理，從而降低正電子發(fā) 射斷層掃描儀的研發(fā)難度，縮短維修時(shí)間。為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用如下技術(shù)方案。一種用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，其特征在于，所述信 號(hào)發(fā)生器包括數(shù)據(jù)輸入模塊，數(shù)據(jù)處理及信號(hào)發(fā)生模塊，數(shù)據(jù)輸出模塊；所述數(shù)據(jù)輸入模塊 用以將正電子發(fā)射斷層掃描儀工作狀態(tài)中的采集信號(hào)或仿真信號(hào)傳送到數(shù)據(jù)處理及信號(hào) 發(fā)生模塊；數(shù)據(jù)處理及信號(hào)發(fā)生模塊用以接收處理所述采集信號(hào)或仿真信號(hào)，生成所需的 脈沖信號(hào)；所述數(shù)據(jù)處理及信號(hào)發(fā)生模塊包括FPGA，振蕩器；所述FPGA包括第一區(qū)域單元 UlA,第二區(qū)域單元U1B，第三區(qū)域單元U1C，第四區(qū)域單元UlD 所述第一區(qū)域單元UlA用以 配置FPGA ；所述第二區(qū)域單元UlB和第三區(qū)域單元UlC均為FPGA的輸入輸出接口 ；所述第 四區(qū)域單元UlD為電源接入端和接地端；所述振蕩器分別與所述第一區(qū)域單元U1A、第二區(qū)域單元UlB和第三區(qū)域單元UlC相連，用以提供時(shí)鐘振蕩脈沖控制各區(qū)域單元的時(shí)序；數(shù)據(jù) 輸出模塊用以將所述脈沖信號(hào)發(fā)送給正電子發(fā)射斷層掃描儀。作為本實(shí)用新型的一種優(yōu)選方案，所述數(shù)據(jù)處理及信號(hào)發(fā)生模塊還包括System ACE器件，所述System ACE器件與所述第二區(qū)域單元UlB相連，用以輔助配置FPGA。作為本實(shí)用新型的另一種優(yōu)選方案，所述數(shù)據(jù)輸入模塊包括UART裝置，USB接口， CF卡；所述UART裝置與所述第三區(qū)域單元UlC相連，用以將輸入數(shù)據(jù)串行輸入給所述第三 區(qū)域單元UlC ；所述USB接口與所述第三區(qū)域單元UlC相連，用以將輸入數(shù)據(jù)傳輸給所述第 三區(qū)域單元UlC ；所述CF卡通過(guò)所述System ACE器件與所述第二區(qū)域單元UlB相連，用以 在所述System ACE器件的輔助下傳輸數(shù)據(jù)給所述第二區(qū)域單元U1B。作為本實(shí)用新型的再一種優(yōu)選方案，所述數(shù)據(jù)輸出模塊包括單端輸入/輸出接 口，差分輸入/輸出接口，同軸電纜輸入/輸出接口 ；所述單端輸入/輸出接口與所述第二 區(qū)域單元UlB相連，用以輸入/輸出單端脈沖信號(hào)；所述差分輸入/輸出接口與所述第三區(qū) 域單元UlC相連，用以輸入/輸出差分脈沖信號(hào)；所述同軸電纜輸入/輸出接口與所述第二 區(qū)域單元UlB和第三區(qū)域單元UlC相連，用以輸入/輸出同軸電纜脈沖信號(hào)。本實(shí)用新型的有益效果在于本實(shí)用新型通過(guò)對(duì)正電子發(fā)射斷層掃描儀的模擬， 可以在正電子發(fā)射斷層掃描儀研發(fā)過(guò)程中提供各種數(shù)據(jù)源信號(hào)，簡(jiǎn)化研發(fā)工作，縮短研發(fā) 周期；同時(shí)，可以在正電子發(fā)射斷層掃描儀安裝調(diào)試及保養(yǎng)檢修過(guò)程中提供有效的系統(tǒng)校 正、故障點(diǎn)判斷等功能，降低維修難度，縮短維修時(shí)間。

圖1為本實(shí)用新型所述的信號(hào)發(fā)生器的系統(tǒng)框圖；圖2為所述FPGA的內(nèi)部連接關(guān)系示意圖；圖3為所述信號(hào)發(fā)生器產(chǎn)生的部分時(shí)間LVDS脈沖的波形示意圖。主要組件符號(hào)說(shuō)明1、數(shù)據(jù)輸入模塊；2、數(shù)據(jù)處理及信號(hào)發(fā)生模塊；3、數(shù)據(jù)輸出模塊；11、UART裝置；12、USB 接口；13、CF 卡；21、振蕩器；22、System ACE 器件；31、單端輸入/輸出接口 ； 32、差分輸入/輸出接口 ；33、同軸電纜輸入/輸出接口。
具體實(shí)施方式
本實(shí)用新型旨在減少正電子發(fā)射斷層掃描儀研發(fā)過(guò)程中的不確定性，降低研發(fā)難 度，縮短研發(fā)周期，同時(shí)，可以在正電子發(fā)射斷層掃描儀安裝調(diào)試過(guò)程中，提供有效的故障 點(diǎn)判斷、系統(tǒng)校正等功能，降低維修難度，縮短維修時(shí)間。
以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
作進(jìn)一步詳細(xì)說(shuō)明。實(shí)施例一本實(shí)施例提供一種用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，如圖1 所示，數(shù)據(jù)從UART(Universal Asynchronous Receiver/Transmitter,通用異步接收/發(fā)送裝置)、USB或者CF卡傳送到FPGA (Field-Programmable GateArray,現(xiàn)場(chǎng)可編程門陣列)， 在FPGA中對(duì)數(shù)據(jù)進(jìn)行分析，通過(guò)FPGA內(nèi)部的FIFO (First Input First Output，先入先出 隊(duì)列)、緩沖存儲(chǔ)器(Buffer)以及眾多的邏輯單元對(duì)輸入的數(shù)據(jù)進(jìn)行緩存、排序、同步、編 譯從而生成所需的脈沖波形，然后通過(guò)單端輸出接口、差分輸出接口、或同軸電纜輸出接口 輸出到正電子發(fā)射斷層掃描儀。所述信號(hào)發(fā)生器的電路結(jié)構(gòu)如圖1和圖2所示，該信號(hào)發(fā)生器可以分為數(shù)據(jù)輸入 模塊1、數(shù)據(jù)處理和信號(hào)發(fā)生模塊2、以及數(shù)據(jù)輸出模塊3三個(gè)模塊；所述數(shù)據(jù)輸入模塊用以 將正電子發(fā)射斷層掃描儀工作狀態(tài)中的采集信號(hào)或仿真信號(hào)傳送到數(shù)據(jù)處理及信號(hào)發(fā)生 模塊；數(shù)據(jù)處理及信號(hào)發(fā)生模塊用以接收處理所述采集信號(hào)或仿真信號(hào)，生成所需的脈沖 信號(hào)；數(shù)據(jù)輸出模塊用以將所述脈沖信號(hào)發(fā)送給正電子發(fā)射斷層掃描儀。所述數(shù)據(jù)輸入模塊1包括UART裝置11，USB接口 12，CF卡13 ；所述UART裝置 11與所述第三區(qū)域單元UlC相連，用以將輸入數(shù)據(jù)串行輸入給所述第三區(qū)域單元UlC ；所 述USB接口 12與所述第三區(qū)域單元UlC相連，用以將輸入數(shù)據(jù)傳輸給所述第三區(qū)域單元 UlC ；所述CF卡13通過(guò)所述System ACE器件22與所述第二區(qū)域單元UlB相連，用以在所 述System ACE器件22的輔助下傳輸數(shù)據(jù)給所述第二區(qū)域單元U1B。數(shù)據(jù)輸入模塊1是將 數(shù)據(jù)通過(guò)UART、USB、CF卡等多種途徑傳送到數(shù)據(jù)處理和信號(hào)發(fā)生模塊2的，這里的數(shù)據(jù)主 要是指由fete仿真正電子發(fā)射斷層掃描儀工作狀態(tài)下接收到的或者正電子發(fā)射斷層掃描 儀工作中實(shí)際采集到的信號(hào)經(jīng)過(guò)轉(zhuǎn)換得到的符合該信號(hào)發(fā)生器輸入數(shù)據(jù)格式的數(shù)據(jù)。所述數(shù)據(jù)處理及信號(hào)發(fā)生模塊2包括FPGA，振蕩器21，System ACE器件22 ；所述 FPGA包括第一區(qū)域單元U1A，第二區(qū)域單元U1B，第三區(qū)域單元U1C，第四區(qū)域單元UlD 所 述第一區(qū)域單元UlA用以配置FPGA ；所述第二區(qū)域單元UlB和第三區(qū)域單元UlC均為FPGA 的輸入輸出接口 ；所述第二區(qū)域單元UlB還連接有撥碼開(kāi)關(guān)，用以實(shí)現(xiàn)FPGA的手動(dòng)配置； 所述第四區(qū)域單元UlD為電源接入端和接地端；所述振蕩器21分別與所述第一區(qū)域單元 U1A、第二區(qū)域單元UlB和第三區(qū)域單元UlC相連，用以提供時(shí)鐘振蕩脈沖控制各區(qū)域單元 的時(shí)序；所述System ACE器件22與所述第二區(qū)域單元UlB相連，用以輔助配置FPGA。FPGA 對(duì)接收到的數(shù)據(jù)進(jìn)行緩存、排序、同步、編譯，然后通過(guò)數(shù)據(jù)輸出模塊3輸出包含輸入數(shù)據(jù) 時(shí)序及數(shù)值信息的脈沖，這些脈沖通常以TTL電平或者LVDS電平發(fā)送，脈沖寬度通常設(shè)置 為5ns，電平類型和脈沖寬度可以通過(guò)FPGA內(nèi)部編程調(diào)整。所述數(shù)據(jù)輸出模塊3包括單端輸入/輸出接口 31，差分輸入/輸出接口 32，同軸 電纜輸入/輸出接口 33 ；所述單端輸入/輸出接口 31與所述第二區(qū)域單元UlB相連，用以 輸入/輸出單端脈沖信號(hào)；所述差分輸入/輸出接口 32與所述第三區(qū)域單元UlC相連，用 以輸入/輸出差分脈沖信號(hào)；所述同軸電纜輸入/輸出接口 33與所述第二區(qū)域單元UlB和 第三區(qū)域單元UlC相連，用以輸入/輸出同軸電纜脈沖信號(hào)。實(shí)施例二本實(shí)施例提供一種利用本發(fā)明所述的信號(hào)發(fā)生器獲得一個(gè)模擬脈沖的過(guò)程。在該 信號(hào)發(fā)生器產(chǎn)生的眾多信號(hào)中，有一種專門傳遞探測(cè)器采集到的單次事例的時(shí)間信息的脈 沖序列。所述事件是指被PET探測(cè)器探測(cè)到的由正電子湮滅事件而產(chǎn)生的兩個(gè)伽瑪光子之 一轟擊到閃爍晶體從而產(chǎn)生的可見(jiàn)光子的這一過(guò)程。所述時(shí)間信息的脈沖序列是一組十二個(gè)并行的單端信號(hào)，每一個(gè)信號(hào)(每個(gè)通道)代表一個(gè)模塊采集到的單次事例的時(shí)間信息，即該模塊采集到一個(gè)單次事例，其對(duì)應(yīng) 的通道上就產(chǎn)生一個(gè)寬度為5ns的脈沖。因此每個(gè)通道上的脈沖的間隔都嚴(yán)格、精確地再 現(xiàn)了其對(duì)應(yīng)模塊采集到單次事例的時(shí)差關(guān)系，如圖3所示，其為全部十二個(gè)通道產(chǎn)生的脈 沖，每一個(gè)脈沖代表一個(gè)單次事例。對(duì)于信號(hào)發(fā)生器自身來(lái)說(shuō)，每個(gè)通道是等價(jià)并彼此獨(dú)立 的，其產(chǎn)生脈沖的縱向關(guān)系和橫向關(guān)系僅僅由輸入的數(shù)據(jù)決定。本實(shí)用新型通過(guò)UART、USB及CF卡等途徑將有特殊意義的數(shù)據(jù)傳送到FPGA進(jìn)行 處理，輸出信號(hào)用于正電子發(fā)射斷層掃描儀的符合判斷電路系統(tǒng)的調(diào)試、校正和故障判斷。 所述有特殊意義的數(shù)據(jù)是指正電子發(fā)射斷層掃描儀工作中實(shí)際采集到的信號(hào)或者通過(guò)軟 件仿真獲得的單次事例信號(hào)，該信號(hào)經(jīng)過(guò)格式轉(zhuǎn)換后生成符合所述信號(hào)發(fā)生器輸入格式的 數(shù)據(jù)。本實(shí)用新型在正電子發(fā)射斷層掃描儀的研發(fā)調(diào)試階段、校準(zhǔn)階段以及故障階段均具 有很好的功能。實(shí)現(xiàn)調(diào)試的功能在正電子發(fā)射斷層掃描儀研發(fā)的過(guò)程中，前端探測(cè)器模塊尚未 定型的時(shí)候，即可采用本實(shí)用新型所述的信號(hào)發(fā)生器模擬產(chǎn)生類似于前端探測(cè)器模塊輸出 的數(shù)據(jù)，供后端的符合判斷處理電路研發(fā)、調(diào)試之用。實(shí)現(xiàn)校正的功能在正電子發(fā)射斷層掃描儀安裝調(diào)試或者周期性例行維護(hù)的時(shí) 候，可以斷開(kāi)前端探測(cè)器模塊與后端信號(hào)處理電路的電氣連接，采用本實(shí)用新型所述的信 號(hào)發(fā)生器根據(jù)所述有特殊意義的數(shù)據(jù)模擬產(chǎn)生類似于前端探測(cè)器模塊輸出的數(shù)據(jù)，供后端 的符合判斷處理電路調(diào)試、校正之用。實(shí)現(xiàn)故障判斷的功能在正電子發(fā)射斷層掃描儀出現(xiàn)故障的時(shí)候，可以斷開(kāi)前端 探測(cè)器模塊與后端信號(hào)處理電路的電氣連接，采用該信號(hào)發(fā)生器根據(jù)有特殊意義的數(shù)據(jù)模 擬產(chǎn)生類似各級(jí)后端信號(hào)處理電路輸入數(shù)據(jù)格式的數(shù)據(jù)，發(fā)送至各級(jí)后端符合判斷電路處 理，比較各級(jí)信號(hào)處理電路的輸出情況，實(shí)現(xiàn)故障判斷的功能。這里本實(shí)用新型的描述和應(yīng)用是說(shuō)明性的，并非想將本實(shí)用新型的范圍限制在上 述實(shí)施例中。這里所披露的實(shí)施例的變形和改變是可能的，對(duì)于那些本領(lǐng)域的普通技術(shù)人 員來(lái)說(shuō)實(shí)施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫 離本實(shí)用新型的精神或本質(zhì)特征的情況下，本實(shí)用新型可以以其他形式、結(jié)構(gòu)、布置、比例， 以及用其他元件、材料和部件來(lái)實(shí)現(xiàn)。
權(quán)利要求1.一種用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，其特征在于，所述信號(hào) 發(fā)生器包括數(shù)據(jù)輸入模塊，數(shù)據(jù)處理及信號(hào)發(fā)生模塊，數(shù)據(jù)輸出模塊；所述數(shù)據(jù)輸入模塊用以將正電子發(fā)射斷層掃描儀工作狀態(tài)中的采集信號(hào)或仿真信號(hào) 傳送到數(shù)據(jù)處理及信號(hào)發(fā)生模塊；數(shù)據(jù)處理及信號(hào)發(fā)生模塊用以接收處理所述采集信號(hào)或仿真信號(hào)，生成所需的脈沖信 號(hào)；所述數(shù)據(jù)處理及信號(hào)發(fā)生模塊包括FPGA，振蕩器；所述FPGA包括第一區(qū)域單元U1A，第 二區(qū)域單元U1B，第三區(qū)域單元U1C，第四區(qū)域單元UlD 所述第一區(qū)域單元UlA用以配置 FPGA ；所述第二區(qū)域單元UlB和第三區(qū)域單元UlC均為FPGA的輸入輸出接口 ；所述第四區(qū) 域單元UlD為電源接入端和接地端；所述振蕩器分別與所述第一區(qū)域單元U1A、第二區(qū)域單 元UlB和第三區(qū)域單元UlC相連，用以提供時(shí)鐘振蕩脈沖控制各區(qū)域單元的時(shí)序；數(shù)據(jù)輸出模塊用以將所述脈沖信號(hào)發(fā)送給正電子發(fā)射斷層掃描儀。
2.根據(jù)權(quán)利要求1所述的用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，其特 征在于所述數(shù)據(jù)處理及信號(hào)發(fā)生模塊還包括System ACE器件，所述System ACE器件與所 述第二區(qū)域單元UlB相連，用以輔助配置FPGA。
3.根據(jù)權(quán)利要求2所述的用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，其特 征在于，所述數(shù)據(jù)輸入模塊包括UART裝置，與所述第三區(qū)域單元UlC相連，用以將輸入數(shù)據(jù)串行輸入給所述第三區(qū)域 單元UlC ；USB接口，與所述第三區(qū)域單元UlC相連，用以將輸入數(shù)據(jù)傳輸給所述第三區(qū)域單元UlC ；CF卡，通過(guò)所述System ACE器件與所述第二區(qū)域單元UlB相連，用以在所述System ACE器件的輔助下傳輸數(shù)據(jù)給所述第二區(qū)域單元U1B。
4.根據(jù)權(quán)利要求1所述的用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，其特 征在于，所述數(shù)據(jù)輸出模塊包括單端輸入/輸出接口，與所述第二區(qū)域單元UlB相連，用以輸入/輸出單端脈沖信號(hào)；差分輸入/輸出接口，與所述第三區(qū)域單元UlC相連，用以輸入/輸出差分脈沖信號(hào)；同軸電纜輸入/輸出接口，與所述第二區(qū)域單元UlB和第三區(qū)域單元UlC相連，用以輸 入/輸出同軸電纜脈沖信號(hào)。
專利摘要本實(shí)用新型公開(kāi)了一種用于正電子發(fā)射斷層掃描儀調(diào)試與校準(zhǔn)的信號(hào)發(fā)生器，該信號(hào)發(fā)生器包括數(shù)據(jù)輸入模塊，數(shù)據(jù)處理及信號(hào)發(fā)生模塊，數(shù)據(jù)輸出模塊；數(shù)據(jù)輸入模塊將正電子發(fā)射斷層掃描儀工作狀態(tài)中的采集信號(hào)或仿真信號(hào)傳送到數(shù)據(jù)處理及信號(hào)發(fā)生模塊；數(shù)據(jù)處理及信號(hào)發(fā)生模塊用來(lái)接收處理所述采集信號(hào)或仿真信號(hào)，生成所需的多通道脈沖信號(hào)；數(shù)據(jù)輸出模塊將所述脈沖信號(hào)發(fā)送給正電子發(fā)射斷層掃描儀的符合判斷處理系統(tǒng)。本實(shí)用新型可以在正電子發(fā)射斷層掃描儀研發(fā)過(guò)程中提供各種數(shù)據(jù)源信號(hào)，簡(jiǎn)化研發(fā)工作，縮短研發(fā)周期；同時(shí)，可以在正電子發(fā)射斷層掃描儀安裝調(diào)試及保養(yǎng)檢修過(guò)程中提供有效的系統(tǒng)校正、故障點(diǎn)判斷等功能，降低維修難度，縮短維修時(shí)間。
文檔編號(hào)A61B6/03GK201855270SQ20102057799
公開(kāi)日2011年6月8日 申請(qǐng)日期2010年10月26日 優(yōu)先權(quán)日2010年10月26日
發(fā)明者張騁, 李弋可, 謝舒平 申請(qǐng)人:上海生物醫(yī)學(xué)工程研究中心