技術編號：9308736
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。 近年來，在制造半導體裝置時，使用將半導體芯片薄型化，再進一步一邊將其利用 娃貫通電極（TSV!throughsiliconvia)進行接線，一邊逐步層疊為多層的半導體制作技 術。為實現(xiàn)該技術，需要將形成有半導體電路的晶片通過非電路形成面（也稱作"背面"） 研削進行薄型化、進而對背面進行包含TSV的電極形成的工序（例如，參照專利文獻1)。 在這種半導體制作技術中，為彌補薄型化所引起的強度不足，而在晶片上接合有 支承體的狀態(tài)下進行背面研削。另外，在形成貫通電...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。