技術(shù)編號：7511510
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明一般涉及集成電路，具體地，涉及集成電路中的泄漏電流。更具 體地，本發(fā)明涉及集成電路中的泄漏電流的補償。背景技術(shù)在集成電路(IC)制造工藝中，較低的閾值電壓和較小的晶體管幾何結(jié) 構(gòu)導(dǎo)致較高的泄漏電流，泄漏電流被定義為當(dāng)晶體管關(guān)閉時，流過該晶體 管的電流。閾值電壓是指晶體管導(dǎo)通時的電壓。泄漏電流消耗能量并且減少 使用電池能量的便攜式設(shè)備的待機時間。因此，在不犧牲太多性能的情況下 減少泄漏電流是IC設(shè)計中的主要挑戰(zhàn)之一。IC電路變得越小，泄漏電流越 成問題...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。