技術編號：6939183
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種制造半導體器件的方法，并且更特別地，涉及一種制造掩埋柵極 的方法。背景技術在60nm DRAM工藝中，形成掩埋柵極以增加單元內(nèi)晶體管的集成、簡化工藝以及增 強諸如漏電流的器件特性。一種制造掩埋柵極的方法通過形成溝槽并在該溝槽中掩埋柵極來實施。因此，該 方法可將位線與柵極之間的干擾最小化、減少膜堆疊體數(shù)目以及減少全部單元的總電容 量，由此改善刷新特性。圖IA至IE為說明根據(jù)現(xiàn)有技術制造具有掩埋柵極的半導體器件的方法的橫截面 圖。參照圖1A，在其...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。