技術編號：6056820
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本申請公開了一種基于FPGA的檢定脈沖采集比對板，其特征在于該板上集成了檢定脈沖整形輸入電路(信號調理電路)、檢定啟?？刂齐娐?、FPGA脈沖采集比對模塊、數(shù)據(jù)計算及控制單片機、標準時鐘源和通信輸出電路。脈沖信號整形輸入電路接收來自被檢表的被檢脈沖信號和標準表的標準脈沖信號，對信號進行調理整形，展寬脈沖輸入幅度范圍；FPGA在收到啟動檢定命令后對調理整形后的兩列脈沖進行采集計數(shù)、以標準時鐘對兩列整數(shù)脈沖進行計時，當檢定結束后，通知單片機，在FPGA中讀取本次...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。