芯片封裝結(jié)構(gòu)的制作方法
【技術領域】
[0001]本實用新型涉及一種封裝結(jié)構(gòu)，尤其涉及一種芯片封裝結(jié)構(gòu)。
【背景技術】
[0002]有別于將芯片設置于基板上，再用引線接合的方式將芯片與基板電性連接的封裝技術，覆晶封裝技術是于芯片的主動面形成凸塊(bump)，然后將芯片的主動面朝向基板，使凸塊與基板直接連接。覆晶封裝技術可以達到低信號干擾、電性佳、低連接電路損耗等優(yōu)點。
[0003]圖1是現(xiàn)有技術的一種覆晶封裝結(jié)構(gòu)的剖視示意圖。請參照圖1，現(xiàn)有技術的覆晶封裝結(jié)構(gòu)100包括基板110、芯片120、多個凸塊130以及底膠140。凸塊130形成于芯片120的主動面121，并且連接至基板110，以使芯片120透過凸塊130而與基板110電性連接。底膠140配置于基板110與芯片120之間，以保護基板110與芯片120之間的電性連接部位。
[0004]然而，在現(xiàn)有技術技術中，未固化的底膠140容易有溢流或不足的情形，導致芯片120的邊緣無法被底膠140良好包覆，尤其是在芯片120的角落。因此，如區(qū)域A所示，部分凸塊130將被底膠140暴露出，而無法獲得保護，因而容易被碰觸到，且容易受損。此外，在測試過程中，當測試治具的施力過大或施力不平均，芯片120容易產(chǎn)生角落碎裂的情形。
【實用新型內(nèi)容】
[0005]本實用新型提供一種芯片封裝結(jié)構(gòu)，其具有較佳的可靠度。
[0006]為達上述優(yōu)點或其他優(yōu)點，本實用新型一實施例提出一種芯片封裝結(jié)構(gòu)，其包括基板、芯片、底膠以及多個限位塊?；寰哂行酒休d面，而芯片配置于芯片承載面上，并電性連接至基板。底膠配置于芯片與芯片承載面之間。限位塊配置于芯片承載面上，且分別對應于芯片的多個角落，以抵擋底膠。
[0007]在本實用新型的芯片封裝結(jié)構(gòu)中，由于芯片承載面上設有限位塊對應于芯片的角落，以抵擋底膠，所以能改善底膠溢流或不足的情形，從而確保底膠能完整包覆芯片底面以及設置于芯片底面的電性連接部(如凸塊)。因此，本實用新型的芯片封裝結(jié)構(gòu)具有較佳的可靠度。
[0008]上述說明僅是本實用新型技術方案的概述，為了能夠更清楚了解本實用新型的技術手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本實用新型的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0009]圖1是現(xiàn)有技術的一種覆晶封裝結(jié)構(gòu)的剖視示意圖。
[0010]圖2A與圖2B分別為本實用新型一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖及俯視示意圖。
[0011 ]圖3為本實用新型另一實施例的芯片封裝結(jié)構(gòu)的俯視示意圖。
[0012]圖4為本實用新型另一實施例的芯片封裝結(jié)構(gòu)的俯視示意圖。
[0013]圖5為本實用新型另一實施例的芯片封裝結(jié)構(gòu)的俯視示意圖。
[0014]圖6為本實用新型另一實施例的芯片封裝結(jié)構(gòu)的剖視示意圖。
【具體實施方式】
[0015]圖2A與圖2B分別為本實用新型一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖及俯視示意圖。請參照圖2A與圖2B，本實施例的芯片封裝結(jié)構(gòu)200包括基板210、芯片220、底膠230以及多個限位塊240。基板210具有芯片承載面211，而芯片220配置于芯片承載面211上，并電性連接至基板210。底膠230配置于芯片220與芯片承載面211之間。限位塊240配置于芯片承載面211上，且分別對應于芯片220的多個角落221，以抵擋底膠230。
[0016]芯片封裝結(jié)構(gòu)200例如更包括多個凸塊250，連接于芯片220與芯片承載面211之間，以使芯片220電性連接至基板210。具體而言，基板210的芯片承載面211例如具有多個接墊(圖未示)。凸塊250是配置于芯片220的面向基板210的主動面222，且這些凸塊250對應連接于芯片承載面211上的多個接墊，以使芯片250通過凸塊250而電性連接至基板210。底膠230則包覆這些凸塊250。此外，芯片封裝結(jié)構(gòu)200還可包括多個焊球260，配置于基板210的與芯片承載面211相對的底面212上，以使芯片封裝結(jié)構(gòu)200能通過焊球260而電性連接至其他元件，如電路板。
[0017]在本實施例中，由于注入于芯片220與芯片承載面211之間的底膠230未固化前會有溢流的情形，所以底膠230會延伸出芯片220于芯片承載面211所對應的范圍外。若未固化的底膠230溢流的情形嚴重，容易導致芯片220邊緣的底膠230厚度不足而無法完整包覆凸塊250，其中鄰近芯片220的角落221的凸塊250較容易出現(xiàn)未被底膠230完整包覆的情形。因此，本實施例將限位塊240對應于芯片220的角落221設置，當未固化的底膠230溢流至限位塊240時會被限位塊240阻擋，所以限位塊240能聚集更多未固化的底膠230，以完整包覆位于芯片220的角落221的凸塊250。此外，若限位塊240聚集的底膠230的高度夠高，底膠230的對應于角落221的部分除了連接于限位塊240以外，還可進一步連接于芯片220的多個側(cè)壁223，以確保凸塊250及芯片220的主動面222能完整地被底膠230包覆。
[0018]在本實施例中，各限位塊240可為金屬限位塊，其不易因底膠230推擠而變形，有利于底膠230的聚集。金屬限位塊的材質(zhì)可以包括銅，但不以此為限。在一實施例中，可在基板210的制作過程中，以金屬沉積的方式于基板210上形成限位塊240。此外，各限位塊240的頂面241至芯片承載面211的距離Dl例如是小于或等于芯片220的頂面224至芯片承載面211的距離D2。若距離Dl大于距離D2(即限位塊240的頂面241高于芯片220的頂面224)，則在芯片封裝結(jié)構(gòu)200的測試過程中，測試治具會受到限位塊240的影響而無法壓在芯片220上，因而無法進行測試。
[0019]在一實施例中，各限位塊240與其所對應的角落221之間的距離D3例如約I公厘，限位塊240的寬度W例如約為100微米，而限位塊240的總長L例如約1.6-1.7公厘。然而，上述這些數(shù)值僅為舉例，實際上可依不同的規(guī)格或設計需求而調(diào)整。此外，各限位塊240的形狀例如為L形，但本實用新型并不以此為限。舉例來說，圖3的各限位塊240a的形狀例如為直條形，圖4的各限位塊240b的形狀例如為彎月形，圖5的各限位塊240c的形狀例如為圓弧形。
[0020]圖6是本實用新型另一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。本實施例的芯片封裝結(jié)構(gòu)201與上述的芯片封裝結(jié)構(gòu)200相似，差異處在于芯片封裝結(jié)構(gòu)201中，各限位塊240d具有定位柱242，插入基板210a中，以使限位塊240d與基板210a能更穩(wěn)固地結(jié)合。各限位塊240d的定位柱242的數(shù)量可為一個或多個。在一實施例中，可先于基板210a形成凹槽213，之后以金屬沉積的方式于凹槽213先形成定位柱242后，再形成限位塊240d的位于基板210a上方的部分。在一實施例中，定位柱242及限位塊240d可一體成型。
[0021]在本實用新型的芯片封裝結(jié)構(gòu)中，由于芯片承載面上設有限位塊對應于芯片的角落，以抵擋底膠，所以能改善底膠溢流或不足的情形，從而確保底膠能完整包覆芯片底面以及設置于芯片底面的電性連接部(如凸塊)。因此，本實用新型的芯片封裝結(jié)構(gòu)具有較佳的可靠度。
[0022]以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制，雖然本實用新型已以較佳實施例揭露如上，然而并非用以限定本實用新型，任何熟悉本專業(yè)的技術人員，在不脫離本實用新型技術方案范圍內(nèi)，當可利用上述揭示的方法及技術內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本實用新型技術方案的內(nèi)容，依據(jù)本實用新型的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型技術方案的范圍內(nèi)。
【主權項】
1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括: 基板，具有芯片承載面； 芯片，配置于所述芯片承載面上，并電性連接至所述基板； 底膠，配置于所述芯片與所述芯片承載面之間；以及 多個限位塊，配置于所述芯片承載面上，且分別對應于所述芯片的多個角落，以抵擋所述底膠。2.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述底膠延伸出所述芯片于所述芯片承載面所對應的范圍外，且所述底膠的對應于所述角落的部分連接于所述限位塊。3.如權利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，所述底膠的對應于所述角落的部分更連接于所述芯片的多個側(cè)壁。4.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述限位塊的頂面至所述芯片承載面的距離小于或等于所述芯片的頂面至所述芯片承載面的距離。5.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述限位塊具有至少一個定位柱，插入所述基板中。6.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述限位塊呈L形、直條形、彎月形或圓弧形。7.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述限位塊為金屬限位塊。8.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片封裝結(jié)構(gòu)，更包括多個凸塊，連接于所述芯片與所述芯片承載面之間，以使所述芯片電性連接至所述基板，其中所述底膠包覆所述凸塊。9.如權利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片封裝結(jié)構(gòu)，更包括多個焊球，配置于所述基板的與所述芯片承載面相對的底面上。
【專利摘要】本實用新型公開一種芯片封裝結(jié)構(gòu)，包括基板、芯片、底膠以及多個限位塊?；寰哂行酒休d面，而芯片配置于芯片承載面上，并電性連接至基板。底膠配置于芯片與芯片承載面之間。限位塊配置于芯片承載面上，且分別對應于芯片的多個角落，以抵擋底膠。此芯片封裝結(jié)構(gòu)具有較佳的可靠度。
【IPC分類】H01L23/24
【公開號】CN205177808
【申請?zhí)枴緾N201520939628
【發(fā)明人】張文遠, 陳偉政, 宮振越
【申請人】上海兆芯集成電路有限公司
【公開日】2016年4月20日
【申請日】2015年11月23日