專利名稱：一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法
技術領域：
本發(fā)明涉及印制電路板，具體涉及一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法。
背景技術：
耦合器器件是一種純微波無源器件。耦合器器件的原理早在十九世紀五十年代時就在有關的微波雜志中發(fā)表過但鑒于耦合器器件仿真設計難度大、需要合適厚度精度的超薄介質(zhì)及加工精度要求高，直到近幾年才將其以分立器件的形式進行批量生產(chǎn)和應用。
目前，耦合器已在微波收發(fā)通道中大量使用，由于耦合器的應用與制式無關，能適用于很多無線接入制式如GSM(全球移動通信系統(tǒng))、GPRS(通用分組無線業(yè)務)、WCDMA(寬帶碼分多址)、CDMA2000(碼分多址)、TD-SCDMA(時分-同步碼分多址)，PHS(個人手持電話系統(tǒng))、WLAN(無線局域網(wǎng))等，所以耦合器器件能廣泛應用于室外基站、室內(nèi)覆蓋設備、直放站等設備中，尤其在功放及接收前端設備中應用更加廣泛，耦合器器件在典型平衡放大器電路中通常成對出現(xiàn)，使用數(shù)量較多。
在寬邊耦合耦合器器件的設計方面，由于其需要的獨特的層疊結(jié)構與普通的微波/射頻PCB的層疊結(jié)構不同，所以，對于寬邊耦合耦合器器件業(yè)界主要以分立器件的形式應用于印制電路板中，目前還沒有將耦合器尤其是多層介質(zhì)寬邊耦合形式的耦合器直接集成在微波/射頻PCB內(nèi)的設計。
在現(xiàn)有的微波/射頻PCB中，分立器件的耦合器尤其是分立器件的多層介質(zhì)寬邊耦合形式的耦合器均通過焊接與微波/射頻PCB連接，完成微波/射頻PCB中耦合器的預定功能。使用分立耦合器器件的PCB示意圖如附圖1所示，分立器件的耦合器直接焊接于微波/射頻PCB上的示意圖如附圖2所示。
由于耦合器作為分立器件應用于微波/射頻PCB中，而且通過焊接的方式與微波/射頻PCB連接，所以，耦合器在微波/射頻PCB中的應用增加了PCB的采購成本和裝配成本，占用了PCB的面積和重量，分立耦合器在微波/射頻PCB上的焊點在一定程度上降低了PCB的可靠性；同時，由于耦合器器件多作為通用器件出現(xiàn)，對特定設計的針對性不強，因此無法充分發(fā)揮通過耦合器的針對性設計最大限度的提高電路性能。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，通過將耦合器集成設計于印制電路板內(nèi)，以實現(xiàn)提高電路性能、提高印制電路板的可靠性、降低印制電路板成本的目的。
為達到上述目的，本發(fā)明提供的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，包括a、確定需要集成設計于印制電路板內(nèi)的耦合器對印制電路板的層疊結(jié)構需求；b、根據(jù)所述耦合器對印制電路板的層疊結(jié)構需求確定所述印制電路板中的耦合器區(qū)域；c、確定所述耦合器區(qū)域外的其他區(qū)域的層疊結(jié)構設置；d、根據(jù)所述耦合器對所述印制電路板的層疊結(jié)構需求、所述耦合器區(qū)域、所述其他區(qū)域的層疊結(jié)構設置對所述印制電路板的各層疊結(jié)構進行設置；e、根據(jù)所述設置的各層疊結(jié)構將所述耦合器集成設計于所述印制電路板中。
所述耦合器包括寬邊耦合耦合器。
所述步驟a包括所述耦合器需要所述印制電路板的層疊結(jié)構對稱；所述耦合器的耦合線設置于所述印制電路板的中間層。
所述層疊結(jié)構對稱包括層疊結(jié)構的層數(shù)為大于零的偶數(shù)；當所述耦合器需要所述印制電路板的層疊結(jié)構的層數(shù)為6層時，所述中間層包括第3層和第4層。
所述步驟b包括確定所述耦合器在印制電路板中的上層和下層；確定所述耦合器在印制電路板中的位置；根據(jù)所述確定的耦合器在印制電路板中的上層、下層、位置、層疊結(jié)構需求確定所述印制電路板中的耦合器區(qū)域。
所述步驟c中其他區(qū)域的層疊結(jié)構設置包括其他區(qū)域中微波/射頻阻抗控制線和普通信號線的層疊結(jié)構設置；所述微波/射頻阻抗控制線包括上層微波/射頻阻抗控制線、內(nèi)層微波/射頻阻抗控制線。
所述步驟d包括當所述印制電路板為6層層疊結(jié)構時，在所述耦合器區(qū)域內(nèi)將所述耦合器的兩條耦合線分別設置于所述耦合器區(qū)域的第3、4層；當所述印制電路板為6層層疊結(jié)構時，在所述其他區(qū)域?qū)⑺銎胀ㄐ盘柧€設置于所述印制電路板的第3層；在所述其他區(qū)域?qū)⑺錾蠈游⒉?射頻阻抗控制線設置于所述印制電路板的第1層；在所述其他區(qū)域?qū)⑺鰞?nèi)層微波/射頻阻抗控制線設置于所述印制電路板的第5層。
所述的步驟e還包括
所述耦合器各端口的耦合線出線設置為50歐姆；所述上層微波/射頻阻抗控制線的線寬根據(jù)需要設置為大于20MIL(千分之一英寸)小于60MIL中的數(shù)值；所述內(nèi)層微波/射頻阻抗控制線的線寬根據(jù)需要設置為大于6MIL小于30MIL中的數(shù)值。
所述步驟e還包括根據(jù)所述印制電路板中各層疊結(jié)構的各層介質(zhì)厚度、各層介質(zhì)型號、過孔焊盤直徑、過孔鉆孔直徑確定所述耦合線的過孔的反焊盤直徑。
所述步驟e還包括所述耦合器在印制電路板中的上層和下層設置為連續(xù)的銅層；所述耦合器區(qū)域內(nèi)所述耦合器的上層、下層、耦合線分別所在層以外的各層設置為禁止布銅層。
通過上述技術方案的描述可明顯得知，本發(fā)明將耦合器尤其是寬邊耦合耦合器集成設計于印制電路板內(nèi)，減小了耦合器對外界的電磁輻射和電磁敏感度，改善了電磁兼容性，避免了分立耦合器器件的采購、裝配過程，降低了印制電路板的采購和裝配成本，同時，由于不需要將分立耦合器焊接在印制電路板上，減少了印制電路板的設計面積和重量，避免了焊點對印制電路板的可靠性影響；在耦合器集成時，可有針對性的對耦合器進行特定設計，最大限度的提高了電路性能；從而實現(xiàn)了提高電路性能、提高印制電路板的可靠性、降低印制電路板成本的目的。


圖1是現(xiàn)有技術的使用分立耦合器器件的印制電路板示意圖；圖2是現(xiàn)有技術的耦合器焊接于印制電路板上的示意圖；圖3是本發(fā)明的將耦合器集成設計于印制電路板內(nèi)的TOP層示意圖；
圖4是本發(fā)明的將耦合器集成設計于印制電路板內(nèi)的第3層、第4層示意圖。
具體實施例方式
本發(fā)明的核心思想是將耦合器器件尤其是寬邊耦合耦合器集成設計于印制電路板中。
根據(jù)本發(fā)明的核心思想本發(fā)明提供的核心技術方案為確定需要集成設計于印制電路板中的耦合器對印制電路板的層疊結(jié)構需求；根據(jù)耦合器對印制電路板的層疊結(jié)構需求確定印制電路板中的耦合器區(qū)域；確定耦合器區(qū)域外的其他區(qū)域的層疊結(jié)構設置；根據(jù)耦合器對印制電路板的層疊結(jié)構需求、耦合器區(qū)域、其他區(qū)域的層疊結(jié)構設置對印制電路板的各層疊結(jié)構進行設置；根據(jù)設置的各層疊結(jié)構將耦合器集成設計于印制電路板中。
在本實施例中針對寬邊耦合耦合器對本發(fā)明提供的技術方案做進一步的詳細說明。
本發(fā)明將寬邊耦合耦合器集成設計于PCB中時，為了使整個印制電路板中的各電路最大限度的保持良好的電路性能，需要綜合考慮PCB中各層疊結(jié)構的設置，最大限度的滿足集成設計于PCB中的寬邊耦合耦合器對PCB層疊結(jié)構的需求和PCB中除寬邊耦合耦合器所在的耦合區(qū)域以外的其他區(qū)域的各層疊結(jié)構的設置需求。
一般來說，寬邊耦合耦合器要求PCB的層疊結(jié)構以對稱為最優(yōu)，即要求PCB層疊結(jié)構為大于零的偶數(shù)層。通常，寬邊耦合耦合器要求PCB的層疊結(jié)構為4層或6層。寬邊耦合耦合器需要設置在PCB的中間層，當PCB的層疊結(jié)構為6層時，寬邊耦合耦合器的兩條耦合線一般分別需要設置在PCB層疊結(jié)構的第3和第4層。
當需要將寬邊耦合耦合器集成于PCB中時，需要確定寬邊耦合耦合器在PCB中的位置，由于寬邊耦合耦合器需要TOP(上)面和BOTTOM(底)面，所以根據(jù)寬邊耦合耦合器對PCB的層疊結(jié)構需求、寬邊耦合耦合器的TOP面、BOTTOM面、寬邊耦合耦合器在PCB中的位置就可以確定PCB中的耦合器區(qū)域和耦合器區(qū)域外的其他區(qū)域。
確定了耦合器區(qū)域后，我們可以將寬邊耦合耦合器對PCB的層疊結(jié)構的要求理解為寬邊耦合耦合器對其所在的PCB中的耦合器區(qū)域的層疊結(jié)構需求，即寬邊耦合耦合器要求耦合器區(qū)域的層疊結(jié)構以對稱為最優(yōu)，耦合器區(qū)域內(nèi)的層疊結(jié)構最好是對稱的大于零的偶數(shù)層，寬邊耦合耦合器的耦合線設置在耦合器區(qū)域內(nèi)的中間層，如果耦合器區(qū)域內(nèi)的層疊結(jié)構為6層，那么寬邊耦合耦合器的兩條耦合線應分別設置在耦合器區(qū)域內(nèi)的層疊結(jié)構的第3層和第4層。
PCB中的其他區(qū)域為除耦合器區(qū)域外的區(qū)域，下面對耦合器區(qū)域和其他區(qū)域舉例說明設定集成設計了寬邊耦合耦合器的PCB的層疊結(jié)構總共為10層，耦合器區(qū)域內(nèi)的層疊結(jié)構為6層，且耦合器區(qū)域在PCB層疊結(jié)構的第層3至第8層，那么，PCB中第1、2、9、10層和PCB中第3至第8層中的耦合器區(qū)域外的區(qū)域為PCB中的其他區(qū)域。
確定PCB中其他區(qū)域各層疊結(jié)構的設置需要對PCB中其他區(qū)域的所有布線進行布線空間設置，下面以微波/射頻阻抗控制線和普通信號線為例對PCB中其他區(qū)域各層疊結(jié)構的布線設置進行說明。
PCB的層疊結(jié)構的設計需要兼顧到寬邊耦合耦合器的設計實現(xiàn)、微波/射頻阻抗控制線的布線設計以及保證普通信號線的布線空間。
本實施例中的微波/射頻阻抗控制線包括內(nèi)層微波/射頻阻抗控制線和TOP面微波/射頻阻抗控制線。
設定PCB的板材型號為Rogers RO4000系列。
由于寬邊耦合耦合器對PCB中耦合器區(qū)域的層疊結(jié)構要求以對稱為最優(yōu)，而且寬邊耦合耦合器通常要求耦合器區(qū)域的層疊結(jié)構為4層或6層，所以在本實施例中PCB采用板材型號為Rogers RO4000系列的具有6層層疊結(jié)構的PCB。
根據(jù)當前的PCB制作技術，一般情況下微波/射頻阻抗控制線在PCB層疊結(jié)構中的設置要求為內(nèi)層微波/射頻阻抗控制線應控制在50歐姆，其線寬不能太細，應控制在6mil至30mil范圍內(nèi)，以大于10mil為最好，這樣可以有效降低微波/射頻信號的損耗指標。TOP面微波/射頻阻抗控制線的線寬應控制在20mil至60mil之間，以40mil左右為最好，這樣可以最大程度的減少PCB中器件焊盤帶來的阻抗不連續(xù)性的不利影響。
PCB各層的介質(zhì)厚度應根據(jù)寬邊耦合耦合器、微波/射頻阻抗控制線及普通信號線的性能指標、目前PCB在加工過程中的加工精度等確定。合理確定PCB各層介質(zhì)的介質(zhì)層厚度、中間層介質(zhì)厚度與外層介質(zhì)厚度之間的比例，以最大限度的實現(xiàn)寬邊耦合耦合器、微波/射頻阻抗控制線及普通信號線的性能指標，滿足目前PCB在加工過程中的加工精度。
根據(jù)上述描述設置板材型號為Rogers RO4000系列的具有6層層疊結(jié)構的PCB的各層疊結(jié)構如表1所示。
表1

在表1中，PCB和PCB的耦合器區(qū)域都包括6層，PCB的中間層和耦合器區(qū)域的中間層相同，都為第3層和第4層。
表1中PCB的其他區(qū)域的第一層設置為TOP微波/射頻阻抗控制線，其線寬最好在40mil左右。耦合器區(qū)域的第一層TOP層設置為連續(xù)的銅層。將耦合器集成設計于印制電路板后的TOP層示意圖如附圖3所示。
PCB的其他區(qū)域的第二層設置為連續(xù)的銅層。耦合器區(qū)域的第二層設置為禁止布銅層，以避免其他布線。
PCB的其他區(qū)域的第三層設置為普通信號線。耦合器區(qū)域的第三層設置為寬邊耦合耦合器的一條耦合線。
PCB的其他區(qū)域的第四層設置為連續(xù)的銅層。耦合器區(qū)域的第四層設置為寬邊耦合耦合器的另一條耦合線。
PCB的第3層和第4層的介質(zhì)厚度應同時滿足寬邊耦合耦合器的性能指標要求和PCB的加工精度要求。將耦合器集成設計于印制電路板后的第3層、第4層示意圖如附圖4所示。
PCB的其他區(qū)域的第五層設置為內(nèi)層微波/射頻阻抗控制線，其線寬最好大于10mil。在PCB的耦合器區(qū)域的第五層設置為禁止布銅層，以避免其他布線。
PCB的其他區(qū)域的第六層設置為連續(xù)的銅層。耦合器區(qū)域的第六層寬邊耦合耦合器的BOTTOM層設置為連續(xù)的銅層。
在確定了PCB的各層設置后，即可按照常規(guī)設計方法進行寬邊耦合耦合器的設計，寬邊耦合耦合器的具體設計技術可依據(jù)相關耦合器的設計理論。一般對于包含平衡放大器電路或?qū)︸詈掀鞴β势胶舛戎笜艘蟛桓叩腜CB，PCB的加工可以按照普通微波/射頻PCB的加工精度要求進行PCB的加工。
需要說明的是，在寬邊耦合耦合器的設計中，一般寬邊耦合耦合器4個信號端口的出線最好設計為50歐姆，以便于線路的連接和過孔不連續(xù)性的優(yōu)化設計。
將寬邊耦合耦合器集成設計于PCB上時，寬邊耦合耦合器的各信號端口是以過孔形式連出的，為保證阻抗連續(xù)性，需要針對這些過孔的連接情況對信號端口過孔進行優(yōu)化設計。
對于上述描述的具有6層層疊結(jié)構的PCB來說，寬邊耦合耦合器的信號端口過孔的出線形式有如下4種第一種為從PCB的第3層到第1層TOP層；第二種為從PCB的第3層到第5層；第三種為從PCB的第4層到第1層TOP層；第四種為從PCB的第4層到第5層；上述四種不同形式的過孔均需要進行過孔優(yōu)化設計。
對寬邊耦合耦合器的信號端口的過孔優(yōu)化主要是針對各信號端口過孔反焊盤的優(yōu)化，確定每種過孔出線形式的最優(yōu)反焊盤尺寸，以最大限度的改善過孔處的反射特性。由于PCB各層介質(zhì)厚度變化、各層介質(zhì)型號、過孔焊盤直徑、鉆孔直徑的變化均會影響到最優(yōu)反焊盤的尺寸參數(shù)，所以在實際應用中，應具體根據(jù)PCB各層介質(zhì)厚度變化、各層介質(zhì)型號、過孔焊盤直徑、過孔鉆孔直徑來確定具體過孔出現(xiàn)形式的最優(yōu)反焊盤尺寸。
雖然通過實施例描繪了本發(fā)明，本領域普通技術人員知道，本發(fā)明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權利要求包括這些變形和變化。
權利要求
1.一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于包括a、確定需要集成設計于印制電路板內(nèi)的耦合器對印制電路板的層疊結(jié)構需求；b、根據(jù)所述耦合器對印制電路板的層疊結(jié)構需求確定所述印制電路板中的耦合器區(qū)域；c、確定所述耦合器區(qū)域外的其他區(qū)域的層疊結(jié)構設置；d、根據(jù)所述耦合器對所述印制電路板的層疊結(jié)構需求、所述耦合器區(qū)域、所述其他區(qū)域的層疊結(jié)構設置對所述印制電路板的各層疊結(jié)構進行設置；e、根據(jù)所述設置的各層疊結(jié)構將所述耦合器集成設計于所述印制電路板中。
2.如權利要求1所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述耦合器包括寬邊耦合耦合器。
3.如權利要求2所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述步驟a包括所述耦合器需要所述印制電路板的層疊結(jié)構對稱；所述耦合器的耦合線設置于所述印制電路板的中間層。
4.如權利要求3所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述層疊結(jié)構對稱包括層疊結(jié)構的層數(shù)為大于零的偶數(shù)；當所述耦合器需要所述印制電路板的層疊結(jié)構的層數(shù)為6層時，所述中間層包括第3層和第4層。
5.如權利要求3所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述步驟b包括確定所述耦合器在印制電路板中的上層和下層；確定所述耦合器在印制電路板中的位置；根據(jù)所述確定的耦合器在印制電路板中的上層、下層、位置、層疊結(jié)構需求確定所述印制電路板中的耦合器區(qū)域。
6.如權利要求3所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述步驟c中其他區(qū)域的層疊結(jié)構設置包括其他區(qū)域中微波/射頻阻抗控制線和普通信號線的層疊結(jié)構設置；所述微波/射頻阻抗控制線包括上層微波/射頻阻抗控制線、內(nèi)層微波/射頻阻抗控制線。
7.如權利要求6所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述步驟d包括當所述印制電路板為6層層疊結(jié)構時，在所述耦合器區(qū)域內(nèi)將所述耦合器的兩條耦合線分別設置于所述耦合器區(qū)域的第3、4層；當所述印制電路板為6層層疊結(jié)構時，在所述其他區(qū)域?qū)⑺銎胀ㄐ盘柧€設置于所述印制電路板的第3層；在所述其他區(qū)域?qū)⑺錾蠈游⒉?射頻阻抗控制線設置于所述印制電路板的第1層；在所述其他區(qū)域?qū)⑺鰞?nèi)層微波/射頻阻抗控制線設置于所述印制電路板的第5層。
8.如權利要求6所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述的步驟e還包括所述耦合器各端口的耦合線出線設置為50歐姆；所述上層微波/射頻阻抗控制線的線寬根據(jù)需要設置為大于20MIL(千分之一英寸)小于60MIL中的數(shù)值；所述內(nèi)層微波/射頻阻抗控制線的線寬根據(jù)需要設置為大于6MIL小于30MIL中的數(shù)值。
9.如權利要求3所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述步驟e還包括根據(jù)所述印制電路板中各層疊結(jié)構的各層介質(zhì)厚度、各層介質(zhì)型號、過孔焊盤直徑、過孔鉆孔直徑確定所述耦合線的過孔的反焊盤直徑。
10.如權利要求3所述的一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其特征在于所述步驟e還包括所述耦合器在印制電路板中的上層和下層設置為連續(xù)的銅層；所述耦合器區(qū)域內(nèi)所述耦合器的上層、下層、耦合線分別所在層以外的各層設置為禁止布銅層。
全文摘要
本發(fā)明提供一種將耦合器集成設計于印制電路板內(nèi)的實現(xiàn)方法，其核心思想為將耦合器器件尤其是寬邊耦合耦合器集成設計于印制電路板中；本發(fā)明減小了耦合器對外界的電磁輻射和對外界的電磁敏感度，從而改善了電磁兼容性；將耦合器器件集成設計于印制電路板中降低了印制電路板的采購和裝配成本，減少了印制電路板的設計面積和重量，避免了焊點對印制電路板的可靠性影響；可有針對性的對耦合器進行特定設計，從而實現(xiàn)了最大限度的提高電路性能、提高印制電路板的可靠性、降低印制電路板成本的目的。
文檔編號H05K3/46GK1668165SQ200410008369
公開日2005年9月14日 申請日期2004年3月11日 優(yōu)先權日2004年3月11日
發(fā)明者楊瑞泉 申請人:華為技術有限公司