專利名稱：一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及印制電路板，具體涉及一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法。
背景技術(shù)：
耦合器器件是一種純微波無(wú)源器件。耦合器器件的原理早在十九世紀(jì)五十年代時(shí)就在有關(guān)的微波雜志中發(fā)表過(guò)但鑒于耦合器器件仿真設(shè)計(jì)難度大、需要合適厚度精度的超薄介質(zhì)及加工精度要求高，直到近幾年才將其以分立器件的形式進(jìn)行批量生產(chǎn)和應(yīng)用。
目前，耦合器已在微波收發(fā)通道中大量使用，由于耦合器的應(yīng)用與制式無(wú)關(guān)，能適用于很多無(wú)線接入制式如GSM(全球移動(dòng)通信系統(tǒng))、GPRS(通用分組無(wú)線業(yè)務(wù))、WCDMA(寬帶碼分多址)、CDMA2000(碼分多址)、TD-SCDMA(時(shí)分-同步碼分多址)，PHS(個(gè)人手持電話系統(tǒng))、WLAN(無(wú)線局域網(wǎng))等，所以耦合器器件能廣泛應(yīng)用于室外基站、室內(nèi)覆蓋設(shè)備、直放站等設(shè)備中，尤其在功放及接收前端設(shè)備中應(yīng)用更加廣泛，耦合器器件在典型平衡放大器電路中通常成對(duì)出現(xiàn)，使用數(shù)量較多。
在寬邊耦合耦合器器件的設(shè)計(jì)方面，由于其需要的獨(dú)特的層疊結(jié)構(gòu)與普通的微波/射頻PCB的層疊結(jié)構(gòu)不同，所以，對(duì)于寬邊耦合耦合器器件業(yè)界主要以分立器件的形式應(yīng)用于印制電路板中，目前還沒(méi)有將耦合器尤其是多層介質(zhì)寬邊耦合形式的耦合器直接集成在微波/射頻PCB內(nèi)的設(shè)計(jì)。
在現(xiàn)有的微波/射頻PCB中，分立器件的耦合器尤其是分立器件的多層介質(zhì)寬邊耦合形式的耦合器均通過(guò)焊接與微波/射頻PCB連接，完成微波/射頻PCB中耦合器的預(yù)定功能。使用分立耦合器器件的PCB示意圖如附圖1所示，分立器件的耦合器直接焊接于微波/射頻PCB上的示意圖如附圖2所示。
由于耦合器作為分立器件應(yīng)用于微波/射頻PCB中，而且通過(guò)焊接的方式與微波/射頻PCB連接，所以，耦合器在微波/射頻PCB中的應(yīng)用增加了PCB的采購(gòu)成本和裝配成本，占用了PCB的面積和重量，分立耦合器在微波/射頻PCB上的焊點(diǎn)在一定程度上降低了PCB的可靠性；同時(shí)，由于耦合器器件多作為通用器件出現(xiàn)，對(duì)特定設(shè)計(jì)的針對(duì)性不強(qiáng)，因此無(wú)法充分發(fā)揮通過(guò)耦合器的針對(duì)性設(shè)計(jì)最大限度的提高電路性能。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，通過(guò)將耦合器集成設(shè)計(jì)于印制電路板內(nèi)，以實(shí)現(xiàn)提高電路性能、提高印制電路板的可靠性、降低印制電路板成本的目的。
為達(dá)到上述目的，本發(fā)明提供的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，包括a、確定需要集成設(shè)計(jì)于印制電路板內(nèi)的耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求；b、根據(jù)所述耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求確定所述印制電路板中的耦合器區(qū)域；c、確定所述耦合器區(qū)域外的其他區(qū)域的層疊結(jié)構(gòu)設(shè)置；d、根據(jù)所述耦合器對(duì)所述印制電路板的層疊結(jié)構(gòu)需求、所述耦合器區(qū)域、所述其他區(qū)域的層疊結(jié)構(gòu)設(shè)置對(duì)所述印制電路板的各層疊結(jié)構(gòu)進(jìn)行設(shè)置；e、根據(jù)所述設(shè)置的各層疊結(jié)構(gòu)將所述耦合器集成設(shè)計(jì)于所述印制電路板中。
所述耦合器包括寬邊耦合耦合器。
所述步驟a包括所述耦合器需要所述印制電路板的層疊結(jié)構(gòu)對(duì)稱；所述耦合器的耦合線設(shè)置于所述印制電路板的中間層。
所述層疊結(jié)構(gòu)對(duì)稱包括層疊結(jié)構(gòu)的層數(shù)為大于零的偶數(shù)；當(dāng)所述耦合器需要所述印制電路板的層疊結(jié)構(gòu)的層數(shù)為6層時(shí)，所述中間層包括第3層和第4層。
所述步驟b包括確定所述耦合器在印制電路板中的上層和下層；確定所述耦合器在印制電路板中的位置；根據(jù)所述確定的耦合器在印制電路板中的上層、下層、位置、層疊結(jié)構(gòu)需求確定所述印制電路板中的耦合器區(qū)域。
所述步驟c中其他區(qū)域的層疊結(jié)構(gòu)設(shè)置包括其他區(qū)域中微波/射頻阻抗控制線和普通信號(hào)線的層疊結(jié)構(gòu)設(shè)置；所述微波/射頻阻抗控制線包括上層微波/射頻阻抗控制線、內(nèi)層微波/射頻阻抗控制線。
所述步驟d包括當(dāng)所述印制電路板為6層層疊結(jié)構(gòu)時(shí)，在所述耦合器區(qū)域內(nèi)將所述耦合器的兩條耦合線分別設(shè)置于所述耦合器區(qū)域的第3、4層；當(dāng)所述印制電路板為6層層疊結(jié)構(gòu)時(shí)，在所述其他區(qū)域?qū)⑺銎胀ㄐ盘?hào)線設(shè)置于所述印制電路板的第3層；在所述其他區(qū)域?qū)⑺錾蠈游⒉?射頻阻抗控制線設(shè)置于所述印制電路板的第1層；在所述其他區(qū)域?qū)⑺鰞?nèi)層微波/射頻阻抗控制線設(shè)置于所述印制電路板的第5層。
所述的步驟e還包括
所述耦合器各端口的耦合線出線設(shè)置為50歐姆；所述上層微波/射頻阻抗控制線的線寬根據(jù)需要設(shè)置為大于20MIL(千分之一英寸)小于60MIL中的數(shù)值；所述內(nèi)層微波/射頻阻抗控制線的線寬根據(jù)需要設(shè)置為大于6MIL小于30MIL中的數(shù)值。
所述步驟e還包括根據(jù)所述印制電路板中各層疊結(jié)構(gòu)的各層介質(zhì)厚度、各層介質(zhì)型號(hào)、過(guò)孔焊盤直徑、過(guò)孔鉆孔直徑確定所述耦合線的過(guò)孔的反焊盤直徑。
所述步驟e還包括所述耦合器在印制電路板中的上層和下層設(shè)置為連續(xù)的銅層；所述耦合器區(qū)域內(nèi)所述耦合器的上層、下層、耦合線分別所在層以外的各層設(shè)置為禁止布銅層。
通過(guò)上述技術(shù)方案的描述可明顯得知，本發(fā)明將耦合器尤其是寬邊耦合耦合器集成設(shè)計(jì)于印制電路板內(nèi)，減小了耦合器對(duì)外界的電磁輻射和電磁敏感度，改善了電磁兼容性，避免了分立耦合器器件的采購(gòu)、裝配過(guò)程，降低了印制電路板的采購(gòu)和裝配成本，同時(shí)，由于不需要將分立耦合器焊接在印制電路板上，減少了印制電路板的設(shè)計(jì)面積和重量，避免了焊點(diǎn)對(duì)印制電路板的可靠性影響；在耦合器集成時(shí)，可有針對(duì)性的對(duì)耦合器進(jìn)行特定設(shè)計(jì)，最大限度的提高了電路性能；從而實(shí)現(xiàn)了提高電路性能、提高印制電路板的可靠性、降低印制電路板成本的目的。


圖1是現(xiàn)有技術(shù)的使用分立耦合器器件的印制電路板示意圖；圖2是現(xiàn)有技術(shù)的耦合器焊接于印制電路板上的示意圖；圖3是本發(fā)明的將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的TOP層示意圖；
圖4是本發(fā)明的將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的第3層、第4層示意圖。
具體實(shí)施例方式
本發(fā)明的核心思想是將耦合器器件尤其是寬邊耦合耦合器集成設(shè)計(jì)于印制電路板中。
根據(jù)本發(fā)明的核心思想本發(fā)明提供的核心技術(shù)方案為確定需要集成設(shè)計(jì)于印制電路板中的耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求；根據(jù)耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求確定印制電路板中的耦合器區(qū)域；確定耦合器區(qū)域外的其他區(qū)域的層疊結(jié)構(gòu)設(shè)置；根據(jù)耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求、耦合器區(qū)域、其他區(qū)域的層疊結(jié)構(gòu)設(shè)置對(duì)印制電路板的各層疊結(jié)構(gòu)進(jìn)行設(shè)置；根據(jù)設(shè)置的各層疊結(jié)構(gòu)將耦合器集成設(shè)計(jì)于印制電路板中。
在本實(shí)施例中針對(duì)寬邊耦合耦合器對(duì)本發(fā)明提供的技術(shù)方案做進(jìn)一步的詳細(xì)說(shuō)明。
本發(fā)明將寬邊耦合耦合器集成設(shè)計(jì)于PCB中時(shí)，為了使整個(gè)印制電路板中的各電路最大限度的保持良好的電路性能，需要綜合考慮PCB中各層疊結(jié)構(gòu)的設(shè)置，最大限度的滿足集成設(shè)計(jì)于PCB中的寬邊耦合耦合器對(duì)PCB層疊結(jié)構(gòu)的需求和PCB中除寬邊耦合耦合器所在的耦合區(qū)域以外的其他區(qū)域的各層疊結(jié)構(gòu)的設(shè)置需求。
一般來(lái)說(shuō)，寬邊耦合耦合器要求PCB的層疊結(jié)構(gòu)以對(duì)稱為最優(yōu)，即要求PCB層疊結(jié)構(gòu)為大于零的偶數(shù)層。通常，寬邊耦合耦合器要求PCB的層疊結(jié)構(gòu)為4層或6層。寬邊耦合耦合器需要設(shè)置在PCB的中間層，當(dāng)PCB的層疊結(jié)構(gòu)為6層時(shí)，寬邊耦合耦合器的兩條耦合線一般分別需要設(shè)置在PCB層疊結(jié)構(gòu)的第3和第4層。
當(dāng)需要將寬邊耦合耦合器集成于PCB中時(shí)，需要確定寬邊耦合耦合器在PCB中的位置，由于寬邊耦合耦合器需要TOP(上)面和BOTTOM(底)面，所以根據(jù)寬邊耦合耦合器對(duì)PCB的層疊結(jié)構(gòu)需求、寬邊耦合耦合器的TOP面、BOTTOM面、寬邊耦合耦合器在PCB中的位置就可以確定PCB中的耦合器區(qū)域和耦合器區(qū)域外的其他區(qū)域。
確定了耦合器區(qū)域后，我們可以將寬邊耦合耦合器對(duì)PCB的層疊結(jié)構(gòu)的要求理解為寬邊耦合耦合器對(duì)其所在的PCB中的耦合器區(qū)域的層疊結(jié)構(gòu)需求，即寬邊耦合耦合器要求耦合器區(qū)域的層疊結(jié)構(gòu)以對(duì)稱為最優(yōu)，耦合器區(qū)域內(nèi)的層疊結(jié)構(gòu)最好是對(duì)稱的大于零的偶數(shù)層，寬邊耦合耦合器的耦合線設(shè)置在耦合器區(qū)域內(nèi)的中間層，如果耦合器區(qū)域內(nèi)的層疊結(jié)構(gòu)為6層，那么寬邊耦合耦合器的兩條耦合線應(yīng)分別設(shè)置在耦合器區(qū)域內(nèi)的層疊結(jié)構(gòu)的第3層和第4層。
PCB中的其他區(qū)域?yàn)槌詈掀鲄^(qū)域外的區(qū)域，下面對(duì)耦合器區(qū)域和其他區(qū)域舉例說(shuō)明設(shè)定集成設(shè)計(jì)了寬邊耦合耦合器的PCB的層疊結(jié)構(gòu)總共為10層，耦合器區(qū)域內(nèi)的層疊結(jié)構(gòu)為6層，且耦合器區(qū)域在PCB層疊結(jié)構(gòu)的第層3至第8層，那么，PCB中第1、2、9、10層和PCB中第3至第8層中的耦合器區(qū)域外的區(qū)域?yàn)镻CB中的其他區(qū)域。
確定PCB中其他區(qū)域各層疊結(jié)構(gòu)的設(shè)置需要對(duì)PCB中其他區(qū)域的所有布線進(jìn)行布線空間設(shè)置，下面以微波/射頻阻抗控制線和普通信號(hào)線為例對(duì)PCB中其他區(qū)域各層疊結(jié)構(gòu)的布線設(shè)置進(jìn)行說(shuō)明。
PCB的層疊結(jié)構(gòu)的設(shè)計(jì)需要兼顧到寬邊耦合耦合器的設(shè)計(jì)實(shí)現(xiàn)、微波/射頻阻抗控制線的布線設(shè)計(jì)以及保證普通信號(hào)線的布線空間。
本實(shí)施例中的微波/射頻阻抗控制線包括內(nèi)層微波/射頻阻抗控制線和TOP面微波/射頻阻抗控制線。
設(shè)定PCB的板材型號(hào)為Rogers RO4000系列。
由于寬邊耦合耦合器對(duì)PCB中耦合器區(qū)域的層疊結(jié)構(gòu)要求以對(duì)稱為最優(yōu)，而且寬邊耦合耦合器通常要求耦合器區(qū)域的層疊結(jié)構(gòu)為4層或6層，所以在本實(shí)施例中PCB采用板材型號(hào)為Rogers RO4000系列的具有6層層疊結(jié)構(gòu)的PCB。
根據(jù)當(dāng)前的PCB制作技術(shù)，一般情況下微波/射頻阻抗控制線在PCB層疊結(jié)構(gòu)中的設(shè)置要求為內(nèi)層微波/射頻阻抗控制線應(yīng)控制在50歐姆，其線寬不能太細(xì)，應(yīng)控制在6mil至30mil范圍內(nèi)，以大于10mil為最好，這樣可以有效降低微波/射頻信號(hào)的損耗指標(biāo)。TOP面微波/射頻阻抗控制線的線寬應(yīng)控制在20mil至60mil之間，以40mil左右為最好，這樣可以最大程度的減少PCB中器件焊盤帶來(lái)的阻抗不連續(xù)性的不利影響。
PCB各層的介質(zhì)厚度應(yīng)根據(jù)寬邊耦合耦合器、微波/射頻阻抗控制線及普通信號(hào)線的性能指標(biāo)、目前PCB在加工過(guò)程中的加工精度等確定。合理確定PCB各層介質(zhì)的介質(zhì)層厚度、中間層介質(zhì)厚度與外層介質(zhì)厚度之間的比例，以最大限度的實(shí)現(xiàn)寬邊耦合耦合器、微波/射頻阻抗控制線及普通信號(hào)線的性能指標(biāo)，滿足目前PCB在加工過(guò)程中的加工精度。
根據(jù)上述描述設(shè)置板材型號(hào)為Rogers RO4000系列的具有6層層疊結(jié)構(gòu)的PCB的各層疊結(jié)構(gòu)如表1所示。
表1

在表1中，PCB和PCB的耦合器區(qū)域都包括6層，PCB的中間層和耦合器區(qū)域的中間層相同，都為第3層和第4層。
表1中PCB的其他區(qū)域的第一層設(shè)置為TOP微波/射頻阻抗控制線，其線寬最好在40mil左右。耦合器區(qū)域的第一層TOP層設(shè)置為連續(xù)的銅層。將耦合器集成設(shè)計(jì)于印制電路板后的TOP層示意圖如附圖3所示。
PCB的其他區(qū)域的第二層設(shè)置為連續(xù)的銅層。耦合器區(qū)域的第二層設(shè)置為禁止布銅層，以避免其他布線。
PCB的其他區(qū)域的第三層設(shè)置為普通信號(hào)線。耦合器區(qū)域的第三層設(shè)置為寬邊耦合耦合器的一條耦合線。
PCB的其他區(qū)域的第四層設(shè)置為連續(xù)的銅層。耦合器區(qū)域的第四層設(shè)置為寬邊耦合耦合器的另一條耦合線。
PCB的第3層和第4層的介質(zhì)厚度應(yīng)同時(shí)滿足寬邊耦合耦合器的性能指標(biāo)要求和PCB的加工精度要求。將耦合器集成設(shè)計(jì)于印制電路板后的第3層、第4層示意圖如附圖4所示。
PCB的其他區(qū)域的第五層設(shè)置為內(nèi)層微波/射頻阻抗控制線，其線寬最好大于10mil。在PCB的耦合器區(qū)域的第五層設(shè)置為禁止布銅層，以避免其他布線。
PCB的其他區(qū)域的第六層設(shè)置為連續(xù)的銅層。耦合器區(qū)域的第六層寬邊耦合耦合器的BOTTOM層設(shè)置為連續(xù)的銅層。
在確定了PCB的各層設(shè)置后，即可按照常規(guī)設(shè)計(jì)方法進(jìn)行寬邊耦合耦合器的設(shè)計(jì)，寬邊耦合耦合器的具體設(shè)計(jì)技術(shù)可依據(jù)相關(guān)耦合器的設(shè)計(jì)理論。一般對(duì)于包含平衡放大器電路或?qū)︸詈掀鞴β势胶舛戎笜?biāo)要求不高的PCB，PCB的加工可以按照普通微波/射頻PCB的加工精度要求進(jìn)行PCB的加工。
需要說(shuō)明的是，在寬邊耦合耦合器的設(shè)計(jì)中，一般寬邊耦合耦合器4個(gè)信號(hào)端口的出線最好設(shè)計(jì)為50歐姆，以便于線路的連接和過(guò)孔不連續(xù)性的優(yōu)化設(shè)計(jì)。
將寬邊耦合耦合器集成設(shè)計(jì)于PCB上時(shí)，寬邊耦合耦合器的各信號(hào)端口是以過(guò)孔形式連出的，為保證阻抗連續(xù)性，需要針對(duì)這些過(guò)孔的連接情況對(duì)信號(hào)端口過(guò)孔進(jìn)行優(yōu)化設(shè)計(jì)。
對(duì)于上述描述的具有6層層疊結(jié)構(gòu)的PCB來(lái)說(shuō)，寬邊耦合耦合器的信號(hào)端口過(guò)孔的出線形式有如下4種第一種為從PCB的第3層到第1層TOP層；第二種為從PCB的第3層到第5層；第三種為從PCB的第4層到第1層TOP層；第四種為從PCB的第4層到第5層；上述四種不同形式的過(guò)孔均需要進(jìn)行過(guò)孔優(yōu)化設(shè)計(jì)。
對(duì)寬邊耦合耦合器的信號(hào)端口的過(guò)孔優(yōu)化主要是針對(duì)各信號(hào)端口過(guò)孔反焊盤的優(yōu)化，確定每種過(guò)孔出線形式的最優(yōu)反焊盤尺寸，以最大限度的改善過(guò)孔處的反射特性。由于PCB各層介質(zhì)厚度變化、各層介質(zhì)型號(hào)、過(guò)孔焊盤直徑、鉆孔直徑的變化均會(huì)影響到最優(yōu)反焊盤的尺寸參數(shù)，所以在實(shí)際應(yīng)用中，應(yīng)具體根據(jù)PCB各層介質(zhì)厚度變化、各層介質(zhì)型號(hào)、過(guò)孔焊盤直徑、過(guò)孔鉆孔直徑來(lái)確定具體過(guò)孔出現(xiàn)形式的最優(yōu)反焊盤尺寸。
雖然通過(guò)實(shí)施例描繪了本發(fā)明，本領(lǐng)域普通技術(shù)人員知道，本發(fā)明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權(quán)利要求包括這些變形和變化。
權(quán)利要求
1.一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于包括a、確定需要集成設(shè)計(jì)于印制電路板內(nèi)的耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求；b、根據(jù)所述耦合器對(duì)印制電路板的層疊結(jié)構(gòu)需求確定所述印制電路板中的耦合器區(qū)域；c、確定所述耦合器區(qū)域外的其他區(qū)域的層疊結(jié)構(gòu)設(shè)置；d、根據(jù)所述耦合器對(duì)所述印制電路板的層疊結(jié)構(gòu)需求、所述耦合器區(qū)域、所述其他區(qū)域的層疊結(jié)構(gòu)設(shè)置對(duì)所述印制電路板的各層疊結(jié)構(gòu)進(jìn)行設(shè)置；e、根據(jù)所述設(shè)置的各層疊結(jié)構(gòu)將所述耦合器集成設(shè)計(jì)于所述印制電路板中。
2.如權(quán)利要求1所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述耦合器包括寬邊耦合耦合器。
3.如權(quán)利要求2所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述步驟a包括所述耦合器需要所述印制電路板的層疊結(jié)構(gòu)對(duì)稱；所述耦合器的耦合線設(shè)置于所述印制電路板的中間層。
4.如權(quán)利要求3所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述層疊結(jié)構(gòu)對(duì)稱包括層疊結(jié)構(gòu)的層數(shù)為大于零的偶數(shù)；當(dāng)所述耦合器需要所述印制電路板的層疊結(jié)構(gòu)的層數(shù)為6層時(shí)，所述中間層包括第3層和第4層。
5.如權(quán)利要求3所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述步驟b包括確定所述耦合器在印制電路板中的上層和下層；確定所述耦合器在印制電路板中的位置；根據(jù)所述確定的耦合器在印制電路板中的上層、下層、位置、層疊結(jié)構(gòu)需求確定所述印制電路板中的耦合器區(qū)域。
6.如權(quán)利要求3所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述步驟c中其他區(qū)域的層疊結(jié)構(gòu)設(shè)置包括其他區(qū)域中微波/射頻阻抗控制線和普通信號(hào)線的層疊結(jié)構(gòu)設(shè)置；所述微波/射頻阻抗控制線包括上層微波/射頻阻抗控制線、內(nèi)層微波/射頻阻抗控制線。
7.如權(quán)利要求6所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述步驟d包括當(dāng)所述印制電路板為6層層疊結(jié)構(gòu)時(shí)，在所述耦合器區(qū)域內(nèi)將所述耦合器的兩條耦合線分別設(shè)置于所述耦合器區(qū)域的第3、4層；當(dāng)所述印制電路板為6層層疊結(jié)構(gòu)時(shí)，在所述其他區(qū)域?qū)⑺銎胀ㄐ盘?hào)線設(shè)置于所述印制電路板的第3層；在所述其他區(qū)域?qū)⑺錾蠈游⒉?射頻阻抗控制線設(shè)置于所述印制電路板的第1層；在所述其他區(qū)域?qū)⑺鰞?nèi)層微波/射頻阻抗控制線設(shè)置于所述印制電路板的第5層。
8.如權(quán)利要求6所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述的步驟e還包括所述耦合器各端口的耦合線出線設(shè)置為50歐姆；所述上層微波/射頻阻抗控制線的線寬根據(jù)需要設(shè)置為大于20MIL(千分之一英寸)小于60MIL中的數(shù)值；所述內(nèi)層微波/射頻阻抗控制線的線寬根據(jù)需要設(shè)置為大于6MIL小于30MIL中的數(shù)值。
9.如權(quán)利要求3所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述步驟e還包括根據(jù)所述印制電路板中各層疊結(jié)構(gòu)的各層介質(zhì)厚度、各層介質(zhì)型號(hào)、過(guò)孔焊盤直徑、過(guò)孔鉆孔直徑確定所述耦合線的過(guò)孔的反焊盤直徑。
10.如權(quán)利要求3所述的一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其特征在于所述步驟e還包括所述耦合器在印制電路板中的上層和下層設(shè)置為連續(xù)的銅層；所述耦合器區(qū)域內(nèi)所述耦合器的上層、下層、耦合線分別所在層以外的各層設(shè)置為禁止布銅層。
全文摘要
本發(fā)明提供一種將耦合器集成設(shè)計(jì)于印制電路板內(nèi)的實(shí)現(xiàn)方法，其核心思想為將耦合器器件尤其是寬邊耦合耦合器集成設(shè)計(jì)于印制電路板中；本發(fā)明減小了耦合器對(duì)外界的電磁輻射和對(duì)外界的電磁敏感度，從而改善了電磁兼容性；將耦合器器件集成設(shè)計(jì)于印制電路板中降低了印制電路板的采購(gòu)和裝配成本，減少了印制電路板的設(shè)計(jì)面積和重量，避免了焊點(diǎn)對(duì)印制電路板的可靠性影響；可有針對(duì)性的對(duì)耦合器進(jìn)行特定設(shè)計(jì)，從而實(shí)現(xiàn)了最大限度的提高電路性能、提高印制電路板的可靠性、降低印制電路板成本的目的。
文檔編號(hào)H05K3/46GK1668165SQ200410008369
公開(kāi)日2005年9月14日 申請(qǐng)日期2004年3月11日 優(yōu)先權(quán)日2004年3月11日
發(fā)明者楊瑞泉 申請(qǐng)人:華為技術(shù)有限公司