專(zhuān)利名稱(chēng)：在頻譜擴(kuò)展通信中用于軟控制斷路的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在頻譜擴(kuò)展通信中用于軟控制斷路(soft handoff)的裝置。
所謂蜂窩式移動(dòng)體通信是指移動(dòng)臺(tái)通常經(jīng)由一個(gè)基地臺(tái)和其它用戶通信。隨著移動(dòng)臺(tái)的移動(dòng)，能夠切換到別的基地臺(tái)進(jìn)行通信。這時(shí)在移動(dòng)臺(tái)中，比較接收到的來(lái)自多個(gè)基地臺(tái)的信號(hào)的強(qiáng)度，選擇信號(hào)強(qiáng)度更強(qiáng)的基地臺(tái)。例如，在美國(guó)專(zhuān)利第5,101,501號(hào)(特別是第10欄，第1段)中，揭示了由搜索器、接收器測(cè)定來(lái)自多個(gè)基地臺(tái)的導(dǎo)頻信號(hào)的強(qiáng)度，選擇信號(hào)強(qiáng)度最高的基地臺(tái)的裝置。
以往，為了實(shí)現(xiàn)這種構(gòu)成，使用DSP(數(shù)字信號(hào)處理機(jī))、其它的數(shù)字電路，但是在考慮到移動(dòng)電臺(tái)的小型化、消耗電力、價(jià)格時(shí)，內(nèi)置大規(guī)模電路是困難的。因此，涉及信號(hào)的同步及搜索，使用了以小規(guī)模電路可以實(shí)現(xiàn)的滑動(dòng)相關(guān)器等的比較低速的電路。
本發(fā)明就是為了解決這種以往的問(wèn)題而提出的，其特征在于提供可以高速處理的用于軟控制斷路的裝置。
涉及本發(fā)明的裝置，由模擬型的取樣保持電路保持接收信號(hào)，通過(guò)用多路轉(zhuǎn)換器將接收信號(hào)分岔到+1或-1系列的電路；就可以確實(shí)地實(shí)現(xiàn)乘算，因而，就可以以小規(guī)模且省電的電路實(shí)現(xiàn)極大規(guī)模的乘法以及累積計(jì)算。
圖1是涉及本發(fā)明的裝置的一實(shí)施例的方框圖。
圖2是圖1實(shí)施例的匹配濾波器的方框圖。
圖3是圖1中比較電路的電路圖。
圖4是圖3中判斷電路的方框圖。
圖5是信號(hào)接收機(jī)總體的方框圖。
圖6是圖2中的取樣保持電路的電路圖。
圖7是圖2中的乘法電路的電路圖。
圖8是圖6中的開(kāi)關(guān)的電路圖。
圖9是圖7中的多路轉(zhuǎn)換器的電路圖。
圖10是圖2中的加法電路的電路圖。
圖11是基準(zhǔn)電壓生成電路的電路圖。
以下，參照


涉及本發(fā)明的裝置的一實(shí)施例。
在圖1中，軟控制斷路用的裝置擁有具備了多個(gè)電力檢測(cè)電路PD1、PD2、PD3的信號(hào)檢測(cè)電路SD，向電強(qiáng)度檢測(cè)電路中分別輸入輸入信號(hào)Vin11、Vin12、Vin13。PD1-PD3的輸出被輸入到比較電路CMP，CMP輸出表示以后應(yīng)該經(jīng)由通信的基地臺(tái)的信號(hào)nc1、nc2、nc3。
上述輸入信號(hào)Vin11-Vin13由匹配濾波器MF生成，此匹配濾波器MF擁有2個(gè)匹配濾波器電路MFC1、MFC2。在各匹配濾波器電路MFC1、MFC2中輸入共用的中頻(IF)或者基帶的輸入信號(hào)Vin1，MFC1、MFC2分別輸出多個(gè)系統(tǒng)(在圖中是3系統(tǒng))的信號(hào)。另外，向MFC1、MFC2輸入相互只移位該芯片時(shí)間的1/2周期的取樣時(shí)鐘脈沖CLK1、CLK2，進(jìn)行所謂的雙取樣。MFC1、MFC2的3系統(tǒng)的信號(hào)由3種PN符號(hào)系列算出，可以比較來(lái)自3個(gè)基地臺(tái)的信號(hào)電強(qiáng)度。MFC1、MFC2所對(duì)應(yīng)輸出被分別輸入到加法電路ADD11、ADD12、ADD13，對(duì)來(lái)自各基地臺(tái)的雙取樣信號(hào)的結(jié)果進(jìn)行加法運(yùn)算。進(jìn)而通過(guò)并聯(lián)地設(shè)置更多的匹配濾波器，順序位移時(shí)鐘脈沖，就可以實(shí)現(xiàn)更高次的過(guò)速率取樣。
在圖2中，匹配濾波器電路MFC1擁有多個(gè)(n個(gè))取樣保持電路SH31-SH3n輸入信號(hào)Vin1被并聯(lián)輸入到這些取樣保持電路。各取樣保持電路向多個(gè)系統(tǒng)(3系統(tǒng))輸出1個(gè)保持?jǐn)?shù)據(jù)，例如，SH31的輸出被分別輸入到3個(gè)乘法電路MUL11、MUL12、MUL13。同樣地，SH32的輸出被輸入到乘法電路MUL21、MUL22、MUL23，SH33的輸出被輸入到乘法電路MUL31、MUL32、MUL33，…，SH3n的輸出被輸入到乘法電路MULn1、MULn2、MULn3。
以上的乘法電路與匹配濾波電路內(nèi)的3個(gè)系統(tǒng)對(duì)應(yīng)地各設(shè)置3個(gè)MULi1、MULi2、MULi3(i＝1-n)，MULi1(i＝1-n)的輸出被輸入到共用的加法電路ADD31，MULi2(i＝1-n)的輸出被輸入到共用的加法電路ADD32，MULi3(i＝1-n)的輸出被輸入到共用的加法電路ADD33。這些加法電路ADD31、ADD32、ADD33各自加算輸入，輸出加算結(jié)果Vout31、Vout32、Vout33。
這樣，匹配濾波器電路MFC1因?yàn)橛?系統(tǒng)的取樣保持電路SH31-SH3n保持多個(gè)系統(tǒng)相關(guān)運(yùn)算用的信號(hào)，所以與各個(gè)系統(tǒng)都設(shè)置取樣保持電路的情況相比較，可以減小總體的電路規(guī)模，與此同時(shí)減少電力消耗。
上述比較電路CMP具有圖3所示的順序判定電路OJ、分類(lèi)電路SORT以及有效號(hào)碼信號(hào)生成電路VNSG，上述nc1-nc3從順序判定電路OJ輸出。電路OJ擁有輸入上述P1、P2的比較電路CMP31，輸入P2、P3的比較電路CMP32，輸入P3、P1的比較電路CMP33，這些比較電路CMP31、CMP32、CMP33輸出表示輸入信號(hào)的比較結(jié)果的信號(hào)SC1、SC2、SC3。SC1是在P1≤P2時(shí)成為“1”，在P1＞P2時(shí)為“0”的1位信號(hào)；SC2是在P2≤P3時(shí)為“ 1”，在P2＞P3時(shí)為“ 0”的1位信號(hào)；SC3是在P3≤P1時(shí)為“1”，P3＞P1時(shí)為“0”的1位信號(hào)。這些信號(hào)和P1-P3的大小關(guān)系如表1所示。
表1輸入信號(hào)的大小關(guān)系
nc1-nc3的值是表示P1-P3的數(shù)值1、2或3，例如，在P1≤P3≤P2時(shí)，nc1＝2、nc2＝3、nc3＝1。因而，nc1-nc3用2位的2進(jìn)數(shù)表示，若將各位設(shè)置成下位b0(nci)、上位b1(nci)(i＝1、2、3)，則給出下式(1)-(6)。b0(nc3)＝SC1·SC3+SC2·SC3(1)b1(nc3)＝SC1·SC2+SC2·SC3(2)b0(nc2)＝SC1SC3+SC2SC3(3)b1(nc2)＝SC1SC2+SC2SC3(4)b0(nc1)＝SC1·SC3+SC2·SC3(5)b1(nc1)＝SC1·SC2+SC2·SC3(6)圖4是執(zhí)行以上的邏輯運(yùn)算的邏輯電路，擁有(AND)“與”門(mén)GA1-GA6、(OR)“或”門(mén)G01-G06、(EX-NOR)“同”門(mén)GE1-GE3，向與門(mén)GA1輸入SC3的反相信號(hào)以及SC1的非反相信號(hào)，向GA2輸入SC2的反相信號(hào)以及SC3的非反相信號(hào)，向GA3輸入SC1的反相信號(hào)以及SC2的非反相信號(hào)，向GA4輸入SC1的反相信號(hào)以及SC3的非反相信號(hào)，向GA5輸入SC3的反相信號(hào)以及SC2的非反相信號(hào)，向GA6輸入SC2的反相信號(hào)以及SC1的非反相信號(hào)。另一方面在(EX-NOR)“同”門(mén)GE1中輸入SC1、SC3，在GE2中輸入SC2、SC3，在GE3中SC1、SC2。進(jìn)而，向(OR)“或”門(mén)G01中輸入GA1、GA2的輸出，向G02中輸入GA2、GA3的輸出，向G03輸入GE1、GE2的輸出，向G04輸入GE2、GE3的輸出，向G05輸入GA4、GA5的輸出，向G06輸入GA5、GA6的輸出。而后，b0(nc3)、b1(nc3)、b0(nc2)、b1(nc2)、b0(nc1)、b1(nc1)分別從G01-G06輸出。
上述分類(lèi)電路SORT將P1-P3中最大的一個(gè)作為Q1輸出，將第2個(gè)作為Q2輸出，將最小的作為Q3輸出。分類(lèi)電路具有輸入P1、P2的最大值電路MAX1、輸入此MAX1的輸出以及P3的最大值電路MAX2，將Q1作為MAX2的輸出。進(jìn)而，P1、P2被輸入最小值電路MIN1，MIN1的輸出以及P3被輸入第2最小值電路MIN2，算出最小值Q3。P2、P3被輸入到第3最小值電路MIN3，該MIN3以及上述MIN1的輸出被輸入到第3最大值電路MAX3，算出Q2。
有效號(hào)碼信號(hào)生成電路VNSG擁有從Q1、Q2減算規(guī)定值d的減法電路SUB1、SUB2，SUB1的輸出和Q2被輸入到比較電路CMP34。CMP34輸出在(Q1-d)＜Q2時(shí)為“1”，在(Q1-d)≥Q2時(shí)為“0”的有效號(hào)碼信號(hào)Vnc1。SUB2的輸出與Q3一同被輸入到比較電路CMP35，CMP35輸出在(Q2-d)＜Q3時(shí)為“1”，(Q2-d)≥Q3時(shí)為“0”的有效號(hào)碼信號(hào)Vnc2。Vnc1、Vnc2使電路OJ中的nc2、nc3變?yōu)檫m宜無(wú)效信號(hào)。
來(lái)自多個(gè)基地臺(tái)的信號(hào)中的1個(gè)與其它臺(tái)信號(hào)比較，充分大時(shí)(用上述d規(guī)定)，就應(yīng)該只經(jīng)此基地臺(tái)進(jìn)行通信，當(dāng)?shù)?強(qiáng)度信號(hào)的強(qiáng)度與最大的信號(hào)強(qiáng)度差別不大時(shí)，并用2個(gè)基地臺(tái)，通過(guò)合成信號(hào)，可以進(jìn)行更高質(zhì)量的通信。進(jìn)而，如果第2、第3的信號(hào)強(qiáng)度差別不大，也應(yīng)采用第3的信號(hào)。另外，即便第2、第3信號(hào)差別不大，如果第1、第2信號(hào)的差大，則應(yīng)該只采用第1信號(hào)。與以上相比生成nc2和Vnc1的邏輯積nc2’，以及nc3和Vnc1、Vnc2的邏輯積nc3’。這些數(shù)據(jù)當(dāng)nc2、nc3是有效數(shù)據(jù)時(shí)，就是這些數(shù)據(jù)，當(dāng)無(wú)效時(shí)為“0”。即，由nc1-nc3指定1個(gè)或多個(gè)應(yīng)該選擇的基地臺(tái)。
由以上裝置就可以選擇適當(dāng)?shù)幕嘏_(tái)。信號(hào)接收裝置的總體構(gòu)成如圖5所示，來(lái)自天線A的無(wú)線頻率信號(hào)在模擬前端設(shè)備AFE中被變換成中頻的信號(hào)或基帶信號(hào)，該中頻信號(hào)或基帶信號(hào)被輸入上述匹配濾波器MF。匹配濾波器的輸出被輸入到分集(division)合成電路DC，多個(gè)基地臺(tái)的信號(hào)被分集合成。DC的輸出被輸入解調(diào)電路DEM進(jìn)行解調(diào)。然后，匹配濾波器的輸出輸入到上述信號(hào)檢測(cè)電路SD。
取樣保持電路SH31如圖6所示那樣構(gòu)成，輸入電壓Vin6與開(kāi)關(guān)SW連接。開(kāi)關(guān)SW的輸出與電容器C61連接，在電容器C61的輸出連接著3個(gè)串聯(lián)的MOS倒相器11、12、13。最后一個(gè)MOS倒相器13的輸出Vo6通過(guò)反饋電容器C62與I1的輸入連接，因而，Vin6可以以良好的線性在I3上產(chǎn)生輸出。如果SW接合，則C61用對(duì)應(yīng)于Vin6的電荷充電，通過(guò)I1-I3的反饋功能可以保證輸出的線性特性。然而，此后在開(kāi)關(guān)SW開(kāi)路時(shí)，取樣保持電路SH31保持Vin6。最后一個(gè)的I3的輸出通過(guò)接地電容C63與地線連接，而第2個(gè)的I2的輸出通過(guò)1對(duì)平衡電阻R61、R62與電源電壓Vdd以及地線連接。通過(guò)這種構(gòu)成就可以防止包含反饋系統(tǒng)的反相放大電路的振蕩。進(jìn)而，由于取樣保持電路SH32-SH3n與SH31的構(gòu)成相同，因而省略說(shuō)明。
如圖7所示，上述乘法電路MUL11由2個(gè)多路轉(zhuǎn)換器MUX71、MUX72構(gòu)成，在這兩個(gè)多路轉(zhuǎn)換器上，連接有上述Vo6以及共同基準(zhǔn)電壓Vr。
開(kāi)關(guān)SW、多路轉(zhuǎn)換器MUX71、MUX72由控制信號(hào)S1、S2、S3控制，S1一旦被接通后，在輸入電壓取入的時(shí)刻點(diǎn)SW開(kāi)路。S2、S3是反相后的信號(hào)，一個(gè)多路轉(zhuǎn)換器在輸出Vo6時(shí)，另一多路轉(zhuǎn)換器輸出Vr。MUX71、MUX72對(duì)應(yīng)于擴(kuò)展符號(hào)的“1”(高電平)、“-1”(低電平)，當(dāng)在某時(shí)刻的輸入電壓上應(yīng)該乘符號(hào)“1”時(shí)，從MUX71輸出Vo6，應(yīng)該乘“-1”時(shí)，從MUX72輸出Vo6。為了表示該高、低電平，在圖7中用VH表示MUX71的輸出，用VL表示MUX72的輸出。
如圖8所示，開(kāi)關(guān)SW由將n型MOS晶體管的源極、漏極分別與p型MOS晶體管的漏極、源極連接組成的晶體管電路T8構(gòu)成，在該晶體管電路的nMOS的漏極側(cè)的端子上連接輸入電壓Vin8，nMOS的源極的端子通過(guò)同樣構(gòu)成的模擬晶體管D78與輸出端子Vout8連接。在晶體管電路T8上的nMOS晶體管的柵極上輸入S1，在pMOS晶體管的柵極上輸入用倒相器18將S1反相后的信號(hào)。因而，當(dāng)S1為高電平時(shí)，T8導(dǎo)通，為低電平時(shí)，T8截止。
如圖9所示，多路轉(zhuǎn)換器MUX71，由將1對(duì)n型、p型的MOS晶體管的漏極、源極相互連接形成的晶體管電路T91、T92的nMOS的源極側(cè)的端子與共同的輸出端子Vout9連接構(gòu)成，T91中的nMOS的漏極側(cè)的端子與MOS倒相器13的輸出Vo6(圖6中用Vin91表示)連接，在T92的漏極上連接有基準(zhǔn)電壓Vr(圖中用Vin92表示)。向晶體管電路T91中的nMOS晶體管的柵極以及晶體管電路T92中的pMOS晶體管的柵極輸入信號(hào)S2，向T91的pMOS以及T92的nMOS的柵極輸入用倒相器19將S2反相后的信號(hào)。因而，當(dāng)S2為高電平時(shí)，T91導(dǎo)通，T92截止，為低電平時(shí)，T92導(dǎo)通，T91截止。即，MUX71可以由S2控制，選擇V06或Vr之一輸出。
雖然圖示省略了，但是多路轉(zhuǎn)換器MUX72與MUX71具有同樣的構(gòu)成，而Vo6和Vr的連接相反。即，其構(gòu)成是Vr與T91、V03與T92連接。因而，MUX72與MUX71的輸出相反，即，MUX71輸出V06時(shí)，MUX72輸出Vr，當(dāng)MUX71輸出Vr時(shí)，MUX72輸出Vo6。
信號(hào)S2與擴(kuò)展符號(hào)對(duì)應(yīng)，乘法電路MUL11當(dāng)S2為“1”時(shí)，從MUX71輸出Vo6，從MUX72輸出Vr，當(dāng)S2為“0”時(shí)，從MUX71輸出Vr，從MUX72輸出Vo6。這些輸出被導(dǎo)入上述加法電路ADD31。即，在圖2中從MUL11向ADD31輸出的信號(hào)只記錄1行，它表示高電平一側(cè)和低電平一側(cè)的2個(gè)系統(tǒng)的信號(hào)。
如圖10所示，加法電路ADD31擁有輸入來(lái)自MUX11、MUL21…、MULn1的高電平信號(hào)VH1-VHn的容量耦合CPH，以及輸入來(lái)自MUL11-MULn1的低電平信號(hào)VL1-VLn的容量耦合CPL，CPL將電容CL1-CLn并聯(lián)連接構(gòu)成，CPH將電容CH1-CHn并聯(lián)連接構(gòu)成。CPL的輸出與3個(gè)串聯(lián)的MOS倒相器I101、I102、I103的第1個(gè)的輸入連接，I103的輸出通過(guò)反饋電容器C101反饋至第1個(gè)輸入端。該3個(gè)倒相器由于其充分大的升環(huán)增益，而確保了輸入輸出關(guān)系的線性。
CPH的輸出與3個(gè)串聯(lián)的MOS倒相器I104、I105、I106的第1個(gè)輸入連接，I106的輸出通過(guò)反饋電容器C103反饋至第1個(gè)的輸入端。這3個(gè)倒相器由于其充分大的開(kāi)環(huán)增益，而確保了輸入輸出關(guān)系的線性。進(jìn)而，I103的輸出通過(guò)與容量耦合CPH并列的耦合電容器CC10與I104的輸入連接，CPL的輸出的反相和CPH的輸出的和輸入至3個(gè)倒相器I104-I106。
在上述3個(gè)倒相器中的最后一個(gè)的MOS倒相器I3、I103、I106的輸出分別通過(guò)接地電容C63、C102、C104與地連接，另外，第2個(gè)MOS倒相器I2、I102、I105的輸出分別通過(guò)1對(duì)平衡電阻R61、R62、R101、R102、R103、R104與電源電壓Vdd以及地連接。通過(guò)這種構(gòu)成，就可以防止包含反饋系統(tǒng)的反相放大電路的振蕩。
加法電路ADD31進(jìn)行式(7)的運(yùn)算，由于電容相互的關(guān)系的設(shè)定如式(8)-(10)那樣，因而可以得到作為結(jié)果的式(11)的運(yùn)算結(jié)果。Vou31=Vdd-(Vdd-Σi=1nVLi·CLiC101)·CC10+Σi=1nVHi·CHiC103(7)]]>CL1＝CL2＝....＝CLn (8)CH1＝CH2＝.... ＝CHn (9)C101＝C103＝CC10＝n·CLi＝nCHi(10)Vout31=Σi=1n(VLi-VHi)n----(11)]]>在此，將VLi、Vhi改變成以基準(zhǔn)電壓Vr為基準(zhǔn)的式(12)、(13)表示。
VHi-Vr+vhi (12)VLi-Vr+vli (13)若將此式(12)、(13)代入式(11)，則可以得到式(14)。Vout31=Σi=1n(vli-vhi)n----(14)]]>進(jìn)而，由于在取樣保持電路中也可以由3個(gè)倒相器進(jìn)行數(shù)據(jù)倒相，因而在將某一時(shí)刻設(shè)為t，將芯片時(shí)間設(shè)為T(mén)c，設(shè)自然數(shù)i時(shí)，由取樣保持電路SH31-SH3n以時(shí)間系列保持輸入信號(hào)Vin1的信號(hào)就可以改寫(xiě)為S(t-i·Tc)，在將與之相乘的PN符號(hào)設(shè)為Pni時(shí)，式(14)就可以改寫(xiě)為式(15)。Vout31=Σi=1nPNi·S(l-i·Tc)n----(15)]]>
這是一般的匹配濾波器的運(yùn)算。
進(jìn)而，在以上運(yùn)算中，由于輸出由輸入的個(gè)數(shù)n進(jìn)行標(biāo)準(zhǔn)化，因而可以防止輸出的最大電壓超過(guò)電源電壓，從而可以確保動(dòng)作的穩(wěn)定性。
上述基準(zhǔn)電壓Vr由圖11所示的基準(zhǔn)電壓生成電路Vref產(chǎn)生。此基準(zhǔn)電壓生成電路是使3個(gè)串聯(lián)的倒相器I111、I112、I113的最后一個(gè)的輸出反饋至第1個(gè)的輸入端的電路，與上述加法單元同樣由接地電容C116、平衡電阻R111、R112起防振蕩作用?；鶞?zhǔn)電壓生成電路Vref的輸出收斂在其輸入輸出電壓相等的穩(wěn)定點(diǎn)上，通過(guò)各MOS倒相器的閾值設(shè)定，就可以生成所希望的基準(zhǔn)電壓。一般，為了確保在正負(fù)兩方向上充分大的動(dòng)態(tài)范圍，大多設(shè)定Vr＝Vdd/2。這里，Vdd是MOS倒相器的電源電壓。
如前所述，涉及本發(fā)明的裝置就是由模擬型取樣保持電路保持接收信號(hào)，通過(guò)由多路轉(zhuǎn)換器將其分支成+1或-1系列的電路來(lái)實(shí)現(xiàn)乘法，因而，由于可以以小規(guī)模且省電的電路來(lái)實(shí)現(xiàn)極大規(guī)模的乘法以及累積運(yùn)算，所以具有可以以高速度進(jìn)行軟控制斷路的判斷的優(yōu)異的效果。
權(quán)利要求
1.一種軟控制斷路(soft handoff)用的裝置，在經(jīng)由移動(dòng)臺(tái)附近的多個(gè)基地臺(tái)中的至少1個(gè)進(jìn)行頻譜擴(kuò)展通信時(shí)，也檢測(cè)出連接著的基地臺(tái)(以下稱(chēng)連接基地臺(tái))以外的基地臺(tái)的接收信號(hào)強(qiáng)度，變更適宜連接的基地臺(tái)，在變更時(shí)切斷連接基地臺(tái)前，進(jìn)行新的基地臺(tái)的連接用的裝置中，以具有以下結(jié)構(gòu)為特征具有對(duì)應(yīng)于多個(gè)基地臺(tái)的多個(gè)匹配濾波器，具有以下構(gòu)成，(a)多個(gè)取樣保持電路，具有與輸入電壓連接的開(kāi)關(guān)、與此開(kāi)關(guān)的輸出連接的第1電容器、與此第1電容器的輸出連接的由奇數(shù)個(gè)MOS倒相器組成的第1反相放大器、將此第1反相放大器的輸出與輸入連接的第1反饋電容器、選擇上述第1反相放大器的輸出或基準(zhǔn)電壓之一輸出的第1多路轉(zhuǎn)換器、與此第1多路轉(zhuǎn)換器的輸出相反地選擇輸出第1反相放大器輸出或基準(zhǔn)電壓的第2多路轉(zhuǎn)換器；(b)第1加法器，具有與各取樣保持電路的第1多路轉(zhuǎn)換器的輸出連接的多個(gè)第2電容器、與這些第2電容器的輸出耦合連接的由奇數(shù)個(gè)的MOS倒相器組成的第2反相放大器、將該第2反相放大器的輸出與輸入連接的第2反饋電容器；(c)第2加法器，具有與各取樣保持電路的第2多路轉(zhuǎn)換器的輸出及第1加法器的輸出連接的多個(gè)第3電容器、與這些第3電容器的輸出耦合連接的由奇數(shù)個(gè)的MOS倒相器組成的第3反相放大器、將該第3反相放大器的輸出與輸入連接的第3反饋電容器；(d)減法器，它從上述第1加法器的輸出減去第2加法器的輸出；(e)控制電路，它在上述取樣保持電路中的某1個(gè)接通上述開(kāi)關(guān)的同時(shí)，斷開(kāi)另一開(kāi)關(guān)，并且以規(guī)定的組合切換各取樣保持電路的第1、第2多路轉(zhuǎn)換器；具有比較各匹配濾波器電路的輸出強(qiáng)度的比較電路。
2.權(quán)利要求1中記述的裝置，特征在于比較電路對(duì)應(yīng)于匹配濾波器輸出的峰值分布，設(shè)定應(yīng)該連接的基地臺(tái)的個(gè)數(shù)。
3.權(quán)利要求2中記述的裝置，特征在于比較電路與1個(gè)匹配濾波器的輸出峰值比較，當(dāng)其它的匹配濾波器的輸出的峰值充分低時(shí)，將應(yīng)該連接的基地臺(tái)的個(gè)數(shù)設(shè)定為1個(gè)，當(dāng)多個(gè)匹配濾波器的輸出峰值從最大值順序逐個(gè)降低時(shí)，選擇至規(guī)定電平為止的基地臺(tái)，當(dāng)多個(gè)匹配濾波器的輸出峰值大致相等時(shí)，選擇規(guī)定個(gè)數(shù)的基地臺(tái)。
4.權(quán)利要求1中記述的裝置，特征在于在取樣保持電路中的開(kāi)關(guān)、第1電容器、第1反相放大器以及第1反饋電容器，對(duì)于全部匹配濾波器電路共同設(shè)置1組，第1多路轉(zhuǎn)換器以及第2多路轉(zhuǎn)換器在被設(shè)置于每個(gè)匹配濾波器上的同時(shí)，所有的匹配濾波器電路的第1、第2多路轉(zhuǎn)換器與對(duì)應(yīng)的第1反相放大器并聯(lián)連接。
5.權(quán)利要求1中記述的裝置，特征在于將取樣保持電路劃分為多個(gè)組，對(duì)應(yīng)于各組，設(shè)置連接第1多路轉(zhuǎn)換器的輸出的第4加法器，設(shè)置連接第2多路轉(zhuǎn)換器的第5加法器，將所有組的第4加法器的輸出輸入到第2加法器，將所有組的第5加法器的輸出輸入到第1加法器，第4加法器具有連接各取樣保持電路的第1多路轉(zhuǎn)換器的輸出的多個(gè)第4電容器、與這些第4電容器的輸出耦合連接的由奇數(shù)個(gè)MOS倒相器組成的第4反相放大器、將該第4反相放大器的輸出與輸入連接的第4反饋電容器；第5加法器具有連接各取樣保持電路的第2多路轉(zhuǎn)換器的輸出和第1加法器的輸出的多個(gè)第5電容器、與這些第5電容器的輸出耦合連接的由奇數(shù)個(gè)的MOS倒相器組成的第5反相放大器、將該第5反相放大器的輸出與輸入連接的第5反饋電容器。
6.權(quán)利要求1中記述的裝置，特征在于反相放大器在輸出與地之間連接接地電容，在最后一個(gè)的MOS倒相器的前一個(gè)倒相器，通過(guò)1對(duì)平衡電阻使MOS倒相器的輸出與電源以及地連接著。
7.權(quán)利要求1中記述的裝置，特征在于對(duì)于各取樣保持電路的控制電路的設(shè)定，可以切換成使整個(gè)取樣保持電路循環(huán)。
8.權(quán)利要求1記述的裝置，特征在于匹配波波器被設(shè)置多個(gè)以進(jìn)行過(guò)速率取樣。
全文摘要
本發(fā)明的目的在于提供一種可以高速處理的用于軟控制斷路的裝置。本發(fā)明的裝置是由模擬型的取樣保持電路保持接收信號(hào)，通過(guò)由多路轉(zhuǎn)換器將其分支為+1或-1系列的電路實(shí)現(xiàn)乘法的，因而，可以以小規(guī)模及省電的電路實(shí)現(xiàn)極大規(guī)模的乘法和累積運(yùn)算。
文檔編號(hào)H04B1/707GK1156387SQ96121888
公開(kāi)日1997年8月6日 申請(qǐng)日期1996年12月5日 優(yōu)先權(quán)日1995年12月6日
發(fā)明者周長(zhǎng)明, 壽國(guó)梁, 山本誠(chéng), 佐和橋衛(wèi), 安達(dá)文幸, 高取直 申請(qǐng)人:株式會(huì)社鷹山, Ntt移動(dòng)通信網(wǎng)株式會(huì)社