專利名稱：用于電視接收機的位-映射屏幕-顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電視接收機的屏幕—顯示裝置的制圖領(lǐng)域。
用于圖象顯示的位映射視頻存儲器在計算機系統(tǒng)是眾所周知的。例如，從七十年代后期至八十年代中期期間由加州的Capertino的蘋果計算機公司制造的AppleII型計算機中便采用了位映射近似法的圖象顯示。簡言之，將圖象存儲器的各個存儲單元按排(至少在程序設(shè)計員的心目中)成各包含M字節(jié)的N行陣列。每個字節(jié)的予定位數(shù)與唯一象素(象元)有關(guān)。也就是就，在單色顯示器中，每個象素可由單個位來表示(即，象素通或斷)，這樣，可將八個象素的數(shù)據(jù)存入單一字節(jié)中。然而，在彩色顯示器中，對紅，綠和藍(lán)的每種基色，每個象素要求至少一位(和可能更多)的色信息，因此每個象素要求更多的圖象存儲器。
現(xiàn)代屏幕顯示控制器利用調(diào)色板概念去增加程序編制員的可用色彩數(shù)目。為更易于理解這一概念，考慮如下情況。當(dāng)一個畫家正創(chuàng)作一幅圖畫時，他用一塊物理調(diào)色板去存放他即將最可能需要的每一種各樣色彩團(即一小部分)。若該畫家發(fā)現(xiàn)他需要其他顏色(而若他的現(xiàn)有調(diào)色板已滿)，則他必須換另一塊盛有新顏色的調(diào)色板。由此可見，畫家不必總是要立即接觸所有顏色。同樣，在電子制圖法中，屏幕顯示集成電路(OSD IC)使用調(diào)色板概念去避免無論什么時刻都要對所有顏色提供即時存取。在該調(diào)色板方法中，一個象素色(pixelcolor)由構(gòu)成一地址的四位確定，該地址又表明調(diào)色板上16個色存儲單元之一。調(diào)色板上每個存儲單元貯存指示構(gòu)成某種具體顏色的紅(R)，綠(G)和藍(lán)(B)的量的數(shù)據(jù)。例如，貯存在調(diào)色板上十六個存儲單元每一個中的每種顏色可包括十二位，其中四位用于紅色，四位用于綠色和四位用于藍(lán)色。若程序編制員發(fā)現(xiàn)，他還需要另一種(即第十七種)顏色，則他必須將確定這種種所需顏色的數(shù)據(jù)再裝入其調(diào)色板。這樣，就節(jié)省了VRAM存儲器空間，因為僅僅用4位/象素即確定保存具體顏色數(shù)據(jù)的一個調(diào)色板存儲單元，而不是每象素用12位去直接確定一個具體的象素色。
遺憾的是，以上提到的存儲空間的節(jié)省必須以犧牲時間為代價，即要化費將該色再裝入調(diào)色板和將其他必須的控制數(shù)據(jù)裝入OSD IC的時間。一般來說，先有技術(shù)的OSD IC采用存儲器映射的寄存器去保存調(diào)色板顏色和控制數(shù)據(jù)。這些寄存器通過一控制微處理器被寫入，好象它們是存儲器的存儲單元一樣，而它們也確實邏輯地占據(jù)那些存儲單元，常在存儲器中產(chǎn)生不需要的“孔”(即存儲器地址空間上的不連續(xù)性)。當(dāng)需要用大片相連存儲器存儲單元去保存圖象信息時，這些“孔”可就特別麻煩了。
圖象數(shù)據(jù)是由控制微處理器通過并行端口以直接存取方式寫入VRAM的，但通過一較高速的串行端口被讀出至OSD芯片。圖象顯示器使用相對大量的視頻存儲器(VRAM)，通常容量為1Mbit—4Mbits(128千字節(jié)—512千字節(jié))。為在這樣大的存儲器芯片范圍內(nèi)唯一地尋找一個8位存儲器存儲單元的地址需要總共17至19條地址線。為限制VRAM芯片的物理尺寸，通常的做法是將VRAM中的地址引線數(shù)限為較少數(shù)，例如9根，并對這些地址線進行時分復(fù)用。由Mitsubishi公司制造的M5M482128ATP便是這種VRAM。由于這種地址線的時分多路復(fù)用，延長了在1-Mbit VRAM中訪問一個特定字節(jié)所化費的時間，因為要化費兩次傳輸?shù)刂窋?shù)據(jù)(即，A16-A8(9位)接著A7-A0(其余的8位)的時間后才能完成對任一存儲單元的讀或?qū)?。?dāng)想把要傳輸?shù)目刂茢?shù)據(jù)和調(diào)色板數(shù)據(jù)量提高到多達(dá)48字節(jié)時，這種時間的延長就變得值得注意了，因為每個字節(jié)傳輸一次約占400ns，則總共要化費近似19.2μs，而在此期間，控制微處理器被排除在系統(tǒng)總線之外。在每一電視垂直間隔期間通常要將該數(shù)據(jù)傳送到OSD IC時，而控制微處理器也需要訪問系統(tǒng)總線以將下一有效視頻顯示的制圖數(shù)據(jù)裝入VRAM時，人們體會到這一問題尤為重要。
為了提高將控制數(shù)據(jù)轉(zhuǎn)送至屏幕顯示裝置的速度同時為消除由使用存儲器映射的寄存器所引起的存儲器中的“孔”，本文確認(rèn)應(yīng)由串行數(shù)據(jù)端口構(gòu)成兩用以完成兩種不同任務(wù)，即串行傳送圖象—代表視頻數(shù)據(jù)和串行傳送控制數(shù)據(jù)。為達(dá)此目的的一個屏幕顯示設(shè)備包括一屏幕顯示裝置，用以產(chǎn)生顯示在顯示屏上的圖象信號；一控制裝置耦合到所述屏幕顯示裝置用以控制所述屏幕顯示裝置去產(chǎn)生所述圖象信號；以及一存儲裝置，它包括用以存儲圖象代表數(shù)據(jù)的第一區(qū)和用于存儲控制所述屏幕顯示裝置的控制數(shù)據(jù)的第二區(qū)。
該存儲裝置有耦合到控制裝置的輸入/輸出端口和耦合到屏幕顯示裝置的串行輸出端口，該串行輸出端口將圖象一代表數(shù)據(jù)從存儲裝置的第一區(qū)傳送到屏幕顯示裝置以供處理和顯示之用。
控制裝置將控制數(shù)據(jù)通過輸入/輸出端口寫到所述存儲裝置的第二區(qū)，而屏幕顯示裝置從存儲裝置經(jīng)由串行輸出端口讀出控制數(shù)據(jù)。


圖1以方塊圖形式示出一適用本發(fā)明的屏幕顯示設(shè)備。
圖2以方塊圖形式表示圖1的OSD裝置的更詳細(xì)視圖。
圖3是圖1的OSD裝置的串行輸入端口的一個實施例的簡化方塊圖。
圖4以方塊圖形式表示圖1的OSD裝置的串行輸入端口的鎖存器的更詳細(xì)視圖。
圖5以方塊圖形式表示圖1的OSD裝置中串行輸入端口的鎖存器的另一實施例的更詳細(xì)視圖。
圖6以方塊圖形式表示圖1的OSD裝置中串行輸入端口的鎖存器的又一實施例。
圖7是對示出相關(guān)存儲器存儲單元內(nèi)容的一部分圖1的VRAM的圖解。
圖8a和8b是對圖7所示那部份VRAM的特定存儲器存儲單元內(nèi)容的更詳細(xì)圖解。
圖1的制圖系統(tǒng)存在于電視接收機(未示出)中，并產(chǎn)生為顯示在顯示屏上的圖象。本文所用“電視接收機”一詞包括有顯示屏的電視接收機(通常稱為電視機)，和沒有顯示屏的電視接收機，例如VCR(盒式磁帶錄象機)，VCP(盒式磁帶重放機)，和視盤放象機等。圖1的制圖系統(tǒng)包括在制圖微處理器(μP)(例如可為Motorola68088)120的控制下操作的OSD(屏幕顯示器)處理器電路100，ROM(只讀存儲器)130，和VRAM(視頻隨機存取存儲器)140。OSD處理器100產(chǎn)生頻率由晶體101確定的其自己的時鐘信號和用于制圖μp120的時鐘信號，并包括菱形校正器用以調(diào)整時鐘信號和由電視接收機偏轉(zhuǎn)電路(未示出)供給的偏轉(zhuǎn)(水平和垂直)信號之間的關(guān)系。OSD處理器100，制圖μp120，ROM130和VRAM140之間的通信是在內(nèi)部系統(tǒng)總線150上傳輸。
制圖系統(tǒng)與電視接收機的電視接收控制器(未示出)之間的通信是通過本行業(yè)稱作I2C總線的數(shù)據(jù)總線來實現(xiàn)的。電視控制器和制圖μp120經(jīng)由I2C總線傳送命令和數(shù)據(jù)。要指出的重要一點是OSD控制器100提供至I2C總線的鏈路，以供沒有I/O能力的諸如Motorola68008之類的制圖控制微處理機之用。OSD處理器100充當(dāng)I2C總線上的一個“從動”裝置，而電視接收機控制器起到總線控制器作用。從電視接收機控制器發(fā)出的命令和數(shù)據(jù)由OSD處理器100從I2C總線讀出并放入制圖μp120的VRAM存儲器中，以便閱讀。類似地，電視接收機控制器可請求來自O(shè)SD處理器100特定地址的數(shù)據(jù)。便可建立一“信箱”系統(tǒng)，其內(nèi)的信息可在電視接收機控制器和制圖μp之間傳送。
從OSD處理器100輸出的信號被加到電視接收機的視頻處理部分(未示出)。這些輸出信號是數(shù)字性質(zhì)的并包括各為四位的紅(R)，綠(G)和藍(lán)(B)色信息和一個快消隱信號。該快消隱信號的主要用途是快速地熄滅視頻信號以使制圖信號能在不產(chǎn)生不需要的人為現(xiàn)象的情況下被插入在顯示屏上。快消隱信號的另一種應(yīng)用是控制制圖信息與視頻信息的快速交替，從而產(chǎn)生透明制圖法(transparentgraphics)的效果。若干這種信號線(即，信號交換，輸出使能，VRAM控制，多路復(fù)用地址線，系統(tǒng)復(fù)位)本身是本領(lǐng)域技術(shù)人員所已知的，無需詳細(xì)解釋并只為完全起見而包括它們。
標(biāo)識為“無用振蕩模抑制任選項”(STRAPPING OPTIONS)的線實際上是一組線，其每一根可被連接到電壓的高邏輯電平或低邏輯電平源，以把二進制代碼的一個數(shù)施加到OSD處理器100。該二進制代碼的每一個控制OSD處理器的操作方式的選擇，例如時鐘速度，和存儲器大小的選擇。
VRAM140是一雙端口視頻RAM。因此，它既包括平行數(shù)據(jù)端口，又包括一個8-位寬的串行數(shù)據(jù)端口(SAM端口(串行存取存儲器端口))。也就是說，對串行時鐘(SERIAL CLOCK)信號的每個正向跳變，從VRAM140移出八位數(shù)據(jù)。上面提到的M5M482128ATP VRAM芯片能以高達(dá)33MHz的時鐘速率串行地傳送數(shù)據(jù)。VRAM140的這種高速串行傳輸能力對于本發(fā)明是重要的并將在下面作進一步論述。VRAM140被組織成連續(xù)字節(jié)的行。1兆比特(Mbit)型VRAM140包括512行，每行包含256字節(jié)，總計128字節(jié)。一個2Mbit型VRAM140包括512行，每行包含512字節(jié)故總計256千字節(jié)。一個4Mbit型VRAM140包括1024行，每行包含512字節(jié)故總計512千字節(jié)。SAM端口被組織成八位并行移位寄存器的長行。當(dāng)OSD處理器100執(zhí)行一VRAM串行傳輸時，存儲器的一整行被裝入SAM端口。一旦數(shù)據(jù)被傳送，利用該串行時鐘能以極快的速率移出連續(xù)字節(jié)(一次八位)。有利之處在于在移出數(shù)據(jù)的同時，制圖μP120能經(jīng)由VRAM140的并行端口存取VRAM140。在這一點上，OSD處理器100執(zhí)行的另一任務(wù)是為對圖象μp120進行解碼而尋址，以使其能從/到VRAM140(和任何可裝入該系統(tǒng)的其他RAM)讀/寫數(shù)據(jù)。
OSD處理器100在使用前，必須進行初始化以便建立適當(dāng)?shù)牟僮鞣绞胶蛯⑦m當(dāng)?shù)念伾b入顏色調(diào)色板。轉(zhuǎn)向圖7，對某一瞬間，顯示出四十八字節(jié)的初始化數(shù)據(jù)列表(包括三十二字節(jié)的顏色調(diào)色板信息)，在每一垂直間隔的開始，必須將這些數(shù)據(jù)傳送到OSD處理器100，用以控制特定電視場期間的圖象顯示。如以上指出過，對來自VRAM140(或許其他數(shù)據(jù)存儲RAM，或存儲器一映射寄存器組)的數(shù)據(jù)的并行傳送約占據(jù)19.2μs(微秒)，這是一段該總線“連接一完畢”(“tie-up｀)(即，將制圖μp120排除在總線之外)的不希望有的長時間。每一字節(jié)的位置號表示其在VRAM140的零行中的相對地址。
至此應(yīng)承認(rèn)本發(fā)明的這種新穎結(jié)構(gòu)的OSD處理器100使得利用VRAM140的高速數(shù)據(jù)傳輸性能比也可使用的并行數(shù)據(jù)傳輸器快得多地將初始化數(shù)據(jù)傳送至OSD處理器100的內(nèi)部寄存器圖2表示了OSD處理器100的主要處理塊。注意在OSD處理器100中有三種不同的總線(即，SIO(串行接口總線)；第一內(nèi)部總線201，和第二內(nèi)部總線202)。重要的是要注意在該新穎結(jié)構(gòu)中為接收串行數(shù)據(jù)被耦合到VRAM的SIO總線是既耦合到初始化塊200，又耦合到十六個13-位調(diào)色板寄存器270的陣列。
晶體振蕩器230在圖1的晶體101的控制下產(chǎn)生時鐘信號。該時鐘信號被加到菱形校正器電路220，并加到時序發(fā)生器電路210。時序發(fā)生器210還接收來自電視機偏轉(zhuǎn)部件的HSYNC和VSYNC(水平和垂直同步)信號并產(chǎn)生兩個輸出時鐘信號——其中一個就HSYNC來說受到菱形校正，而其另一個未受校正。菱形校正的目的是使點時鐘同來自電視機箱的水平同步信號同步從而減小幀間的不穩(wěn)定。
初始化塊200包括一個寄存器陣列用以保存由其他塊所用的控制數(shù)據(jù)，該數(shù)據(jù)通過總線201傳送至其他塊。一個輸出控制器塊240確定何時應(yīng)顯示制圖數(shù)據(jù)。在消隱期間，和當(dāng)借助初始化塊中所存數(shù)據(jù)被命令這樣做時，輸出控制器240使RGB色信號和快消隱信號去呈現(xiàn)邏輯零狀態(tài)。一個水平和垂直比較器塊250確定關(guān)于OSD顯示的光柵掃描的正確時間。水平和垂直比較器塊250包括一個行和象素計數(shù)器(未示出)用于確定該正確行數(shù)和象素計數(shù)出現(xiàn)的時間，在此時間，產(chǎn)生一控制信號并經(jīng)由第二內(nèi)部總線202將其傳送到地址發(fā)生器塊280。水平和垂直比較器塊250接收來自隔行檢測器塊260的水平和垂直信息。
隔行檢測器塊260識別場類型(即，奇數(shù)或偶數(shù))并將此信息傳送至水平和垂直比較器塊250。隔行檢測器塊260使用一個具有高和低兩閾值的“滑動檢測窗”。該閥值區(qū)周圍的一個三角形(delta)被使用，以防止VSYNC中的小變化有害地影響隔行檢測器260內(nèi)的判定邏輯。隔行檢測器塊260使用一個6位計數(shù)器去確定VSYNC相對于HSYNC的位置。該計數(shù)被用于判定下一場類型(即奇數(shù)或偶數(shù))，該判定在每一VSYNC結(jié)束點被更新。若下一場為偶數(shù)場，則行計數(shù)器復(fù)位至零，若下一場為奇數(shù)場，則行計數(shù)器置位至1。行計數(shù)器對隔行操作而言，將以2遞增而對非隔行操作而言，則以1遞增。幀控制字節(jié)中的VI和HS位(詳示于圖8b中)被用于啟動隔行檢測器和設(shè)置水平掃描速率。
內(nèi)部總線201還將信息傳送至地址發(fā)生器和VRAM控制塊280，塊280產(chǎn)生用于通過串行SIO總線讀出OSD顯示數(shù)據(jù)所必要的VRAM地址。OSD控制器還包括一測試電路290，在ATE(自動測試設(shè)備)操作方式期間當(dāng)將(測試)TEST引線置于高邏輯電平(即VDD)時，該電路290便產(chǎn)生數(shù)據(jù)。地址線被用于確定待讀出數(shù)據(jù)的類型(即，若A8＝VDD，則讀出RGB控制器數(shù)據(jù)；若A8＝VSS則讀出VRAM控制器數(shù)據(jù))。測試數(shù)據(jù)在13根RGB和快消隱引線上輸出。
顏色調(diào)色板塊270包括十六個13-位調(diào)色板寄存器。每一寄存器中每個色字節(jié)包括四位紅(R)色信息，四位綠(G)色信息，四位藍(lán)(B)色信息，和一位表示是否要求透明性(T)。一個13-位調(diào)色板顏色按照下列格式加以存儲TR3 R2 R1 R0 G3 G2 G1 G0 B3 B2 B1 B0。例如，一個非透明的全—品紅(即最大紅加最大藍(lán)色)調(diào)色板顏色按如下存儲0111100001111在每色四位情況下，每種顏色可以從全斷(0000)至全—開(1111)的十六個步驟的一個強度(即飽和)范圍，加以顯示。這樣，OSD處理器100能顯示16×16×16＝4096個具有和沒有透明度的不同的可能色調(diào)。
存儲在VRAM中的象素數(shù)據(jù)實際上是要尋找的特定象素的所需色所在的調(diào)色板存儲單元的地址(即，一個“色指針”)。兩個相鄰象素的色信息貯存在每一VRAM存儲單元中，因為僅需四位便能唯一地尋到十六個調(diào)色板存儲單元的地址。也就是說，象素n＋1的“色指針”占據(jù)一個給定的VRAM存儲單元的0至3位，而象素n的“色指針”占據(jù)同一VRAM存儲單元的位4至7。由于OSD處理器100產(chǎn)生位映射顯示，故該顯示的分辨率正比于所用存儲器的大小。一個1Mbit的存儲器可提供512×512(即每行512象素和顯示512行)的分辨率。一個2Mbit存儲器可提供1024×512的分辨率(即，每行1024象素和顯示512行)。一個4Mbit存儲器(或兩個2Mbit存儲器的裝置)可提供1O24×1024(即，每行1024×象素和顯示1024行)的分辨率。還提供了1×，2×和3×的放大因數(shù)，此時，水平分辨率被保持，但垂直分辨率改變了，以致在2×方式下，VRAM數(shù)據(jù)的一行在兩個連續(xù)的視頻行上被重復(fù)，而在4×方式下，一行VRAM數(shù)據(jù)在連續(xù)四行視頻行上重復(fù)。這一特性提供了一種可能覆蓋更多屏幕而同時節(jié)省VRAM空間的有用顯示器。
圖7示出VRAM140的零行的頭48個字節(jié)。這48個字節(jié)表示為在每個垂直同步間隔需要傳送到OSD處理器100的初始化數(shù)據(jù)。INIT BYTE(初始化字節(jié))的內(nèi)空詳細(xì)地示于圖8a中，而幀控制字節(jié)(FRAMECONTROL BYTE)的內(nèi)容詳細(xì)地示于圖8b中。VRAM140的行零對所有初始化數(shù)據(jù)均保留，該行將初始化數(shù)據(jù)組合在一起并避免了上面提過的存儲器中出現(xiàn)“孔”。用于制圖數(shù)據(jù)的所允許的第一起始行是行1。
現(xiàn)將參照圖3，4，5和6描述根據(jù)本發(fā)明對初始化數(shù)據(jù)的傳輸。圖3是用于通過SIO總線接收來自VRAM行零的串行初始化數(shù)據(jù)的一串48鎖存器301—348的概略表示。SIO總線是8位寬并在每個正向串行時鐘跳交時傳送來自VRAM140數(shù)據(jù)的一個字節(jié)。當(dāng)已傳送了所有48字節(jié)時，一個六位計數(shù)器給地址發(fā)生器和VRAM控制器塊280發(fā)出信號。該串行傳輸設(shè)備可能存在若干個實施例。圖4表示用于接收數(shù)據(jù)的48個八位單級串行移位寄存器。帶有兩個箭頭指針的總線連接意味著在時鐘信號的每次跳變時數(shù)據(jù)從一個鎖存器被傳送到下一鎖存器。要知道一時鐘線被并行地連接到所有芯片，但為簡化起見未示出該線。在圖4的配置中，將八比特傳送到單級移位寄存器401的八個輸入端。經(jīng)48個時鐘周期之后，第一字節(jié)將在寄存器448的輸出引線處可獲得，而其它47個字節(jié)將各自鎖存到相應(yīng)寄存器。
圖5的配置表示48個一位8級移位寄存器，它們被排列在每行有六個8-級寄存器的八行陣列中。在圖5的配置中，每行移位進入串行數(shù)據(jù)的八位之一(即S0-S7)。經(jīng)48個時鐘周期后，第一字節(jié)將在寄存器506(Q7)，512(Q6)，518(Q5)，524(Q4)，530(Q3)，536(Q2)，542(Q1)和548(Q0)的輸出引線上可得到，而其他47字節(jié)將各以相同方式鎖存入相應(yīng)寄存器。每個寄存器出口的粗總線箭頭表示數(shù)據(jù)可從每個寄存器并行獲得，用以裝入OSD處理器100的適宜寄存器。這種八—級串行—入/并行—出寄存器是從NJ的Sommerville，的Harris半導(dǎo)體公司制造的CD4034A得知的。
雖然以上所述的每種安排均適于處理串行數(shù)據(jù)傳輸，但從集成電路芯片區(qū)方面的一種最佳配置示于圖6中。在圖6中，數(shù)據(jù)的兩字節(jié)以快速接續(xù)方式鎖存入鎖存器600和610，然后在控制信號發(fā)生器640的控制下分別被傳送至控制寄存器陣列620和調(diào)色板寄存器630中的適宜控制器或調(diào)色板寄存器?？刂菩盘柊l(fā)生器640產(chǎn)生適當(dāng)?shù)目刂菩盘?，用于將?shù)據(jù)寫到寄存器。這樣，在根據(jù)本發(fā)明的設(shè)備中，控制和調(diào)色板數(shù)據(jù)的串行傳送的完成比可通過并行讀存儲器存儲單元實現(xiàn)的更快，從而空出系統(tǒng)總線150供制圖μp120使用。
如上所指出的，OSD處理器100將用貯存在VRAM140的行零中的無論什么數(shù)據(jù)作為控制和調(diào)色板數(shù)據(jù)，并由制圖μp120在每一垂直間隔更新該數(shù)據(jù)。遺憾的是，當(dāng)電視接收機剛開機時，可能要經(jīng)過若干垂直間隔時間后制圖μp120才有可能將正確數(shù)據(jù)裝入VRAM140的行零。在裝入這類數(shù)據(jù)之前，如在那些存儲單元中由隨機地置位比特(set bits)組成的數(shù)據(jù)作為起作用的“數(shù)據(jù)”則會引起不希望有的屏幕顯示。
回想OSD處理器100執(zhí)行對制圖μp120的地址解碼。于是，制圖μp120一寫至VRAM140，OSD處理器100就“知道這回事”。所以，由OSD處理器100檢測判定何時首次“寫”到VRAM的任一存儲單元，該“寫”將表現(xiàn)為將控制數(shù)據(jù)貯存到行零。此后，一出現(xiàn)下一垂直間隔，0SD處理器100便開始數(shù)據(jù)的串行傳輸。也就是說，在由制圖μp120執(zhí)行對VRAM140的首次寫操作之前，沒有進行控制和調(diào)色板信息的串行傳輸。因此沒有必要獨立傳送“數(shù)據(jù)有效標(biāo)記”以通知OSD處理器100在行零中的數(shù)據(jù)是當(dāng)前的和正確的。
本文所用術(shù)語微控制器，微處理器和控制器可認(rèn)為是等同物并為達(dá)本發(fā)明的目的是可互換的。
權(quán)利要求
1.一種屏幕顯示設(shè)備，包括屏幕顯示裝置(100)，用于產(chǎn)生一個為顯示在一顯示屏上的圖象信號；控制裝置(120)，耦合到所述屏幕顯示裝置(100)，用于控制所述屏幕顯示裝置以產(chǎn)生所述圖象信號；所述屏幕顯示設(shè)備的特征在于存儲器裝置(140)，它包括用于貯存圖象一代表數(shù)據(jù)的第一區(qū)和用于貯存控制所述屏幕顯示裝置的控制數(shù)據(jù)的第二區(qū)；所述存儲裝置(140)，具有耦合到所述控制裝置(120)的輸入/輸出端口和耦合到所述屏幕顯示裝置(100)的串行輸出端口，所述串行輸出端口將來自所述存儲器裝置的所述第一區(qū)的所述圖象—代表數(shù)據(jù)傳送到所述屏幕顯示裝置供處理和顯示之用；所述控制裝置(100)，通過所述輸入/輸出端口將所述控制數(shù)據(jù)寫到所述存儲器裝置的所述第二區(qū)，所述屏幕顯示裝置通過所述串行輸出端口從所述存儲器裝置讀出所述控制數(shù)據(jù)。
2.如權(quán)利要求1的屏幕顯示設(shè)備，其特征在于所述存儲器裝置(110)是一個多端口視頻隨機存取存儲器(VRAM)，和所述輸入/輸出端口是一個并行端口。
3.如權(quán)利要求1的屏幕顯示設(shè)備，其特征在于所述存儲器裝置(140)被組成一個包括若干行和列的存儲器存儲單元陣列，以及所述第二存儲區(qū)占據(jù)所述存儲器裝置的一行。
4.如權(quán)利要求2的屏幕顯示設(shè)備，其特征在于所述控制數(shù)據(jù)包括用于所述屏幕顯示裝置的初始化數(shù)據(jù)，調(diào)色板信息，邊緣顏色信息，起始行信息，和結(jié)束行信息。
5.一種屏幕顯示電路，包括用于貯存調(diào)色板數(shù)據(jù)的調(diào)色板寄存器陣列(270)；用于貯存控制數(shù)據(jù)的控制寄存器陣列(280)；所述屏幕顯示電路的特征在于在串行時鐘(SERIAL CLK)控制下操作的串行輸入端口(S10BUS)，該端口耦合到所述調(diào)色板寄存器陣列(270)和所述控制寄存器陣列(280)，用于由所述串行時鐘確定的速率將調(diào)色板數(shù)據(jù)和控制數(shù)據(jù)從一外部源傳送到各自的所述寄存器，在圖象顯示的操作方式期間所述串行輸入端口還將象素色信息傳送到所述屏幕顯示電路。
全文摘要
一種屏幕顯示設(shè)備，包括用于產(chǎn)生顯示在顯示屏的圖像信號(R，GB)的OSD電路(100)，連到OSD電路的控制器(120)和包括貯存圖象數(shù)據(jù)的第一區(qū)和貯存OSD電路的控制數(shù)據(jù)的第二區(qū)的VRAM(140)。VRAM有連到控制器的并行輸入/輸出端口和連到OSD電路的串行輸出端口(SIO BUS)，串行輸出端口將圖象數(shù)據(jù)從VRAM第一區(qū)傳到OSD電路供處理和顯示。在每個垂直同步間隔期，控制器將控制數(shù)據(jù)寫到VRAM第二區(qū)而OSD電路從VRAM讀出控制數(shù)據(jù)。
文檔編號H04N5/445GK1116347SQ9510951
公開日1996年2月7日 申請日期1995年8月4日 優(yōu)先權(quán)日1994年8月5日
發(fā)明者M·D·克諾斯, A·H·丁韋迪, D·J·達(dá)菲爾德, P·D·菲利曼 申請人:湯姆森消費電子有限公司