一種高度脈沖模擬信號進行數(shù)字化的電路的制作方法【專利摘要】本實用新型公開了一種高度脈沖模擬信號進行數(shù)字化的電路，包括低噪聲放大電路、可變衰減電路、被動式功分器電路和ADC采樣電路；所述低噪聲放大電路輸出端連接可變衰減電路的輸入端，所述可變衰減電路的輸出端連接所述被動式功分器電路的輸入端，所述被動式功分器電路的輸出端連接ADC采樣電路的輸入端，將一路高速脈沖模擬信號進行一分四，然后對每一路采用不同的本振周期信號進行混頻，即乘以P（t），進而進行低通濾波，每一路得到攜帶有高速脈沖信號部分信息的調(diào)制信號，對每一路調(diào)制信號采用低速率的ADC進行采樣，并的得到數(shù)字化的結(jié)果Y(n)，其中由于采用了低速率的數(shù)字信號處理芯片，在不影響整體的處理速率，其電路模塊的成本大幅下降?！緦＠f明】一種高度脈沖模擬信號進行數(shù)字化的電路【
技術(shù)領(lǐng)域：
】[0001]本實用新型涉及一種高度脈沖模擬信號進行數(shù)字化的電路?！?br>背景技術(shù)：
】[0002]現(xiàn)有電路中，將高速脈沖模擬信號(UWB信號)進行數(shù)字化轉(zhuǎn)換時需要能進行高速率ADC采樣的電路，而這采樣電路中一個高速率的數(shù)字信號處理芯片是必須的，由于這塊數(shù)字信號處理芯片的存在，這導(dǎo)致這個電路模塊的成本非常昂貴，因此如何在保證效能的情況下，有效降低這個電路模塊的成本是急需解決的問題?！?br/>發(fā)明內(nèi)容】[0003]針對上述技術(shù)缺陷，本實用新型提出一種高度脈沖模擬信號進行數(shù)字化的電路，該電路采用多塊低速率的數(shù)字信號處理芯片，對脈沖信號進行并行處理，然后將處理后的信號在后端通過合成進行恢復(fù)，從而大大降低了整個電路模塊的成本。[0004]為了解決上述技術(shù)問題，本實用新型的技術(shù)方案如下:[0005]一種高度脈沖模擬信號進行數(shù)字化的電路，包括低噪聲放大電路、可變衰減電路、被動式功分器電路和ADC采樣電路；所述低噪聲放大電路輸出端連接可變衰減電路的輸入端，所述可變衰減電路的輸出端連接所述被動式功分器電路的輸入端，所述被動式功分器電路的輸出端連接ADC采樣電路的輸入端。[0006]進一步的，所述被動式功分器將從可變衰減電路來的信號分成2路，每路信號各連接一個ADC采樣電路。[0007]進一步的，在每路信號連接ADC采樣電路之前，還各連接功分器，所述功分器將每路信號再次分為兩路，在該每路信號各連接一個ADC采樣電路。[0008]進一步的，在被動式功分器和各個功分器之間各設(shè)有放大鏈路。[0009]本實用新型的有益效果在于:將一路高速脈沖模擬信號進行一分四，然后對每一路采用不同的本振周期信號進行混頻，即乘以P(t)，進而進行低通濾波，每一路得到攜帶有高速脈沖信號部分信息的調(diào)制信號，對每一路調(diào)制信號采用低速率的ADC進行采樣，并的得到數(shù)字化的結(jié)果Y(η)，其中由于采用了低速率的數(shù)字信號處理芯片，即使采用了多個，但是其總體成本也遠遠小于一塊高速率的數(shù)字信號處理芯片，低速率的ADC采樣電路出來的信號在后續(xù)的FPGA進行恢復(fù)，在不影響整體的處理速率，其電路模塊的成本大幅下降?！緦＠綀D】【附圖說明】[0010]圖1為系統(tǒng)原理圖；[0011]圖2為電路的拓撲結(jié)構(gòu)圖；[0012]圖3為本實用新型的ADC采樣電路電路圖?！揪唧w實施方式】[0013]下面將結(jié)合附圖和具體實施例對本實用新型做進一步的說明。[0014]實施例一:本例中將高速模擬脈沖信號進行一分四；如圖1所示，對高速模擬脈沖信號進行一分四，對每一路采用不同的本振周期信號進行混頻，即乘以P(t)，然后進行低通濾波，每一路得到攜帶有高速脈沖信號部分信息的調(diào)制信號，對每一路調(diào)制信號采用低速率的ADC進行采樣，并的得到數(shù)字化的結(jié)果，Y(η)。具體如圖2所示，一種高度脈沖模擬信號進行數(shù)字化的電路，包括低噪聲放大電路、可變衰減電路、被動式功分器電路和ADC采樣電路；所述低噪聲放大電路輸出端連接可變衰減電路的輸入端，所述可變衰減電路的輸出端連接所述被動式功分器電路的輸入端，所述被動式功分器電路的輸出端連接ADC采樣電路的輸入端。所述被動式功分器將從可變衰減電路來的信號分成2路，每路信號各連接一個ADC采樣電路，在每路信號連接ADC采樣電路之前，還各連接功分器，所述功分器將每路信號再次分為兩路，在該每路信號各連接一個ADC采樣電路，在被動式功分器和各個功分器之間各設(shè)有放大鏈路。[0015]SpitIto4:[0016]Input代表高速率的模擬脈沖信號(UWB)，HPF是高通濾波器，濾除不必要的低頻成份(由于input是高速率的脈沖信號，因此攜帶信息主要集中在高頻部分，低頻主要是干擾信號)；LNA，低噪聲放大器，由于原本信號功率很小，同時經(jīng)過高頻濾波器之后對原有信號也有一定程度的衰減，在前段采用低噪聲放大器可以提高信號的強度，同時也可以大大降低在放在過程中引入的系統(tǒng)內(nèi)部的噪聲。Variableattenuator,可變衰減器。防止原始的單路輸入能量過大，進行一定程度的衰減，避免后端電路由于輸入過大出現(xiàn)飽和。Passivesplit被動式功分器,即將一路信號先分成2路。Passivesplit被動式功分器的兩個分路分別進行子路放大，衰減，再放大，功分鏈路。前段的放大鏈路主要是彌補由于Passivesplit對原始信號帶來的6dB的衰減，同時對信號進行再放大，滿足后端混頻器對RFIN的輸入功率要求。后部分的RFswitch也是功分器，即將一路再分成2路，從整體架構(gòu)上看，有原始的input,分成了四路[0017]Mixing:[0018]Equalizer均衡器。由于是對超寬帶信號做處理，保證整個頻帶處于同步，并對其中的盲頻帶進行功率補償。AMP.放大器。放大原始信號，滿足后端PassiveMixer對RFin功率的輸入功率要求。FromDigitalboard到passivenetwork及AdjustableGain為FPGA產(chǎn)生本振信號，即圖1的P(t).其中passivenetwork為濾除數(shù)字高頻噪聲，AdjustableGain為動態(tài)增益調(diào)節(jié)器，根據(jù)混頻器(mixer)對LO(本振信號)功率的要求，進行動態(tài)的增益調(diào)節(jié)。后續(xù)的OP-AMP為運算放大器，對混頻過后的信號進行功率補償，LPF為低通濾波器，濾除由于混頻器引入的高頻干擾和鏡像干擾，OP-AMP為補償由于低通濾波器引入的功率衰減。同時進行在低頻再濾波。[0019]如圖3所示，為對本實用新型的ADC采樣電路的一個實施例，其中方框中的Widebandequalizer為均衡器電路,AdjustableLOpower為本振電路,Passivemixer為混頻電路。[0020]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【
技術(shù)領(lǐng)域：
】的普通技術(shù)人員，在不脫離本實用新型構(gòu)思的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本實用新型保護范圍內(nèi)?！緳?quán)利要求】1.一種高度脈沖模擬信號進行數(shù)字化的電路，其特征在于，包括低噪聲放大電路、可變衰減電路、被動式功分器電路和ADC采樣電路；所述低噪聲放大電路輸出端連接可變衰減電路的輸入端，所述可變衰減電路的輸出端連接所述被動式功分器電路的輸入端，所述被動式功分器電路的輸出端連接ADC采樣電路的輸入端。2.根據(jù)權(quán)利要求1所述的一種高度脈沖模擬信號進行數(shù)字化的電路，其特征在于，所述被動式功分器將從可變衰減電路來的信號分成2路，每路信號各連接一個ADC采樣電路。3.根據(jù)權(quán)利要求2所述的一種高度脈沖模擬信號進行數(shù)字化的電路，其特征在于，在每路信號連接ADC采樣電路之前，還各連接功分器，所述功分器將每路信號再次分為兩路，在該每路信號各連接一個ADC采樣電路。4.根據(jù)權(quán)利要求3所述的一種高度脈沖模擬信號進行數(shù)字化的電路，其特征在于，在被動式功分器和各個功分器之間各設(shè)有放大鏈路。【文檔編號】H04B1/7163GK203482197SQ201320558783【公開日】2014年3月12日申請日期:2013年9月10日優(yōu)先權(quán)日:2013年9月10日【發(fā)明者】方俊,邱亮,陳智申請人:南通睿涵電子科技有限公司