專利名稱：一種用于CameraLink相機的高速數(shù)字圖像記錄儀的制作方法
技術領域：
本實用新型涉及圖像數(shù)字信號處理技術領域，尤其涉及一種用于CameraLink相機的大容量高速數(shù)字圖像數(shù)據(jù)記錄設備。
背景技術：
CameraLink標準打破了相機公 司和采集卡公司各自為政的格局，采用了統(tǒng)一的物理接插件和線纜定義，規(guī)范了數(shù)字攝像機和圖像采集卡之間的接口，其包含Base、Medium、Full三個規(guī)范，從而滿足不同工業(yè)應用場合的需要。以德國Mikrotron公司的高速CameraLink Full相機MC1310為例，當所拍攝的圖像分辨率為1280*1024，圖像像元的灰階位深為IObits時，其每秒鐘可以最高拍攝500幀圖像，因此工程師們將該類相機廣泛地應用到PIV、落點測試、飛行物姿態(tài)測量等對高速運動物體的研究活動中。針對上述需求，工程師們除了需要具有高速的CameraLink相機,還需要具備高速相機圖像長時間記錄系統(tǒng)，用于將CameraLink相機拍攝的圖像記錄下來，便于以后的數(shù)據(jù)回放、分析，從而進行進一步的科學研究。傳統(tǒng)的針對普通速率的CameraLink相機的圖像采集系統(tǒng)主要由高性能的計算機和CameraLink圖像采集卡構成,CameraLink圖像采集卡用于捕獲相機輸出的圖像數(shù)據(jù),并通過計算機的PCI或者PCIE總線將相機輸出的圖像數(shù)據(jù)傳輸?shù)礁咝阅苡嬎銠C的內存中，高性能計算機則在操作系統(tǒng)的控制下將內存中的圖像數(shù)據(jù)保存在磁盤或磁盤陣列中。然而，由于受到計算機總線帶寬的局限，這種傳統(tǒng)的圖像采集系統(tǒng)根本不可能完成圖像數(shù)據(jù)輸出率高達1250MB/s (1280*1024*500*2)的高速CameraLink Full相機的圖像采集和存儲。

實用新型內容針對上述存在的技術問題，本實用新型的目的是提供一種適用于CameraLink相機的大容量高速數(shù)字圖像數(shù)據(jù)記錄設備，該設備利用大規(guī)?？删幊踢壿嬈骷苯訕嬙炝藢Ｓ糜脖P陣列控制電路，徹底擺托了計算機總線帶寬的束縛，從而實現(xiàn)了圖像數(shù)據(jù)輸出率高達1250MB/s (1280*1024*500*2)的高速CameraLink Full相機的圖像采集與存儲。為達到上述目的，本實用新型采用如下的技術方案.一種用于CameraLink相機的高速數(shù)字圖像記錄儀，包括高速圖像數(shù)據(jù)接收轉換模塊、硬盤存儲控制模塊和硬盤陣列模塊，所述高速圖像數(shù)據(jù)接收轉換模塊和所述硬盤存儲控制模塊建立通信連接，所述硬盤存儲控制模塊和所述硬盤陣列模塊建立通信連接。而且，所述高速圖像數(shù)據(jù)接收轉換模塊，由I塊高速圖像數(shù)據(jù)接收轉換子板構成；所述硬盤存儲控制模塊，由4塊硬盤存儲控制子板構成；所述硬盤陣列模塊，由16塊SSD固態(tài)硬盤或者普通硬盤組成。而且，所述高速圖像數(shù)據(jù)接收轉換子板包括大規(guī)?？删幊踢壿嬈骷﨔PGA和以大規(guī)模可編程邏輯器件FPGA為中心設置的配置芯片、CameraLink Full模式數(shù)據(jù)輸入電路、CameraLink Full模式數(shù)據(jù)輸出電路、USB2. O數(shù)據(jù)傳輸電路、并行IO通信電路、RAPIDI0數(shù)據(jù)傳輸電路。而且，所述硬盤存儲控制子板包括大規(guī)?？删幊踢壿嬈骷﨔PGA和以大規(guī)模可編程邏輯器件FPGA為中心設置的配置芯片、并行IO通信電路、RAPIDI0數(shù)據(jù)傳輸電路、SATA數(shù)據(jù)存儲讀取電路、SDRAM數(shù)據(jù)緩存電路。本實用新型具有以下優(yōu)點和積極效果I)本實用新型可以替代傳統(tǒng)的基于PC機的CameraLink圖像數(shù)據(jù)采集卡來獲取并存儲CameraLink Base型相機和Medium型相機的圖像數(shù)據(jù)；2)本實用新型能完成高速CameraLink Full相機所輸出圖像數(shù)據(jù)的捕獲、顯示和
存儲。

圖I是本實用新型實施例的使用示意圖。圖2是本實用新型實施例的結構圖。圖3是本實用新型實施例中高速圖像數(shù)據(jù)接收轉換子板的電路原理框圖。圖4是本實用新型實施例中硬盤存儲控制子板的電路原理框圖。
具體實施方式
下面以實施例結合附圖對本實用新型作進一步說明參見圖2，本實用新型的實施例由如下3個部件組成高速圖像數(shù)據(jù)接收轉換模塊201、硬盤存儲控制模塊202、硬盤陣列模塊203。高速圖像數(shù)據(jù)接收轉換模塊201由I塊高速圖像數(shù)據(jù)接收轉換子板204構成；硬盤存儲控制模塊202由4塊硬盤存儲控制子板205、206、207、208構成；硬盤陣列模塊203，由16塊硬盤(SSD固態(tài)硬盤或者普通硬盤)組成，用于存儲圖像數(shù)據(jù)。高速圖像數(shù)據(jù)接收轉換模塊201和硬盤存儲控制模塊202建立通信連接，硬盤存儲控制模塊202和硬盤陣列模塊203建立通信連接。實施例中各電路板之間的具體連接關系如下高速圖像數(shù)據(jù)接收轉換子板204和硬盤存儲控制子板205、206、207、208分別通過各自的并行I/o和RAPIDI0的SATA接口進行通信和數(shù)據(jù)交換；硬盤存儲控制子板205、206、207、208分別和硬盤陣列模塊203中的硬盤(1-4)、硬盤(5-8)、硬盤(9-12)、硬盤(13-16)通過SATA接口進行通信和數(shù)據(jù)交換。為便于實施參考起見，本實用新型進一步提供實施例的具體電路設計說明參見圖3，實施例中高速圖像數(shù)據(jù)接收轉換子板204的內部電路由大規(guī)模可編程邏輯器件FPGA301、配置芯片302、CameraLink Fulll模式數(shù)據(jù)輸入電路303、CameraLinkFulll模式數(shù)據(jù)輸出電路304、USB接口模塊電路305、并行IO通信電路306、RAPIDI0數(shù)據(jù)傳輸電路307構成。以大規(guī)?？删幊踢壿嬈骷﨔PGA301為中心設置其他電路部件。具體實施時，各電路部件可采用現(xiàn)有電路芯片實現(xiàn)大規(guī)?？删幊踢壿嬈骷﨔PGA301選用Altera公司的FPGA器件EP2GX60，通過構造邏輯電路實現(xiàn)與CameraLink Fulll模式數(shù)據(jù)輸入電路303、CameraLink Fulll模式數(shù)據(jù)輸出電路304、USB接口模塊電路305、并行IO通信電路306、RAPIDI0數(shù)據(jù)傳輸電路307之間
進行數(shù)據(jù)交換。配置芯片302選用Altera公司的專用配置器件EPCS64，在初始上電時完成FPGA程序的加載。CameraLink Fulll 模式數(shù)據(jù)輸入電路 303 包括 DS90CR288、DS90LV047、DS90LV017.DS90LV018芯片，其中芯片DS90CR288用于將接收到 的CameraLink相機輸出的串行LVDS信號轉換為并行的LVTTL數(shù)據(jù)信號；芯片DS90LV047、DS90LV017、DS90LV018則用于控制信號的發(fā)送和接收。DS90CR288和DS90LV018的信號輸出管腳與大規(guī)模可編程邏輯器件FPGA301的IO直接連接，DS90LV047和DS90LV017的信號輸入管腳與大規(guī)?？删幊踢壿嬈骷﨔PGA301的IO直接連接。CameraLink Fulll 模式數(shù)據(jù)輸出電路 304 包括 DS90CR287、DS90LV048、DS90LV018、DS90LV017芯片，其中芯片DS90CR287用于將待轉發(fā)的并行的LVTTL數(shù)據(jù)信號轉換為串行LVDS信號，并輸出到安裝了普通CameraLink圖像采集卡的高性能計算機中，以便于相機圖像的實時顯示；芯片DS90LV048、DS90LV018、DS90LV017則用于控制信號的接收和發(fā)送。DS90CR287和DS90LV017的信號輸入管腳與大規(guī)?？删幊踢壿嬈骷﨔PGA301的IO直接連接，DS90LV048和DS90LV018的信號輸出管腳與大規(guī)?？删幊踢壿嬈骷﨔PGA301的IO直接連接。USB接口模塊電路305包括CY7C68013芯片，實現(xiàn)USB2. O接口，一方面將接收高性能計算機通過USB2. O端口發(fā)送的控制命令，傳送給FPGA301，另一方面則將需要顯示的圖像抽樣后通過USB2. O端口傳輸?shù)礁咝阅艿挠嬎銠C以用于圖像的顯示。并行IO通信電路306包括芯片SN74LVTH16245，其主要完成高速圖像數(shù)據(jù)接收轉換模塊201和硬盤存儲控制模塊202之間的命令交互。RAPIDI0數(shù)據(jù)傳輸電路307包括大規(guī)?？删幊踢壿嬈骷﨔PGA301內部構造的RAPIDI0數(shù)據(jù)傳輸邏輯功能電路和SATA接口，從而實現(xiàn)在圖像記錄模式和回放模式下，高速圖像數(shù)據(jù)接收轉換子板204和硬盤存儲控制子板205、206、207、208之間進行相機圖像數(shù)據(jù)的交換。參見圖4，實施例中硬盤存儲控制子板205、206、207、208的內部電路一致，都由大規(guī)模可編程邏輯器件FPGA401、配置芯片402、并行IO通信電路403、RAPIDI0數(shù)據(jù)傳輸電路
404、SATA數(shù)據(jù)存儲讀取電路405、SDRAM數(shù)據(jù)緩存電路406構成。以大規(guī)?？删幊踢壿嬈骷﨔PGA401為中心設置其他電路部件。具體實施時，各電路部件可采用現(xiàn)有電路芯片實現(xiàn)大規(guī)?？删幊踢壿嬈骷﨔PGA401選用Altera公司的FPGA器件EP2GX60，通過構造邏輯電路實現(xiàn)與并行IO通信電路403、RAPIDI0數(shù)據(jù)傳輸電路404、SATA數(shù)據(jù)存儲讀取電路
405、SDRAM數(shù)據(jù)緩存電路406之間進行數(shù)據(jù)交換。配置芯片402選用Altera公司的專用配置器件EPCS64，在初始上電時完成FPGA程序的加載。并行IO通信電路403包括芯片SN74LVTH16245，其主要完成高速圖像數(shù)據(jù)接收轉換模塊201和硬盤存儲控制模塊202之間的命令交互。RAPIDI0數(shù)據(jù)傳輸電路404包括大規(guī)模可編程邏輯器件FPGA401內部構造的RAPIDI0數(shù)據(jù)傳輸邏輯功能電路和SATA接口，從而實現(xiàn)在圖像記錄模式和回放模式下，硬盤存儲控制子板205、206、207、208和高速圖像數(shù)據(jù)接收轉換子板204之間進行相機圖像數(shù)據(jù)的交換。SATA數(shù)據(jù)存儲讀取電路405包括大規(guī)模可編程邏輯器件FPGA401內部構造的SATA硬盤控制邏輯功能電路和SATA接口，從而在圖像記錄模式下將所需的相機圖像數(shù)據(jù)存儲到硬盤陣列模塊203中，或者在圖像回放模式下將所需的相機圖像數(shù)據(jù)從硬盤整列模塊中讀取。SDRAM數(shù)據(jù)緩存電路406包括8片SDRAM芯片MT48LC32M16，用于緩存待存儲的圖像數(shù)據(jù)，為了提高系統(tǒng)的工作效率，在大規(guī)模可編程邏輯器件FPGA401的控制下，8片MT48LC32M16芯片以乒乓機制進行工作，從而保證了數(shù)據(jù)讀寫操作的同時進行。每2片SDRAM芯片MT48LC32M16對應硬盤陣列模塊203中的一塊硬盤。為便于實施參考起見，提供本實用新型的使用說明如下 參見圖1，本實用新型提供的高速數(shù)字圖像記錄儀有兩種工作模式圖像記錄模式和圖像回放模式，可適用于任一類型(Base、Medium、Full)的CameraLink相機圖像數(shù)據(jù)的捕獲、顯示和回放。在圖像記錄模式下,高速數(shù)字圖像記錄儀通過CameraLink Full模式輸入接口(由CameraLink Fulll模式數(shù)據(jù)輸入電路303提供)接收CameraLink相機發(fā)送的圖像數(shù)據(jù)，并將圖像數(shù)據(jù)保存到高速數(shù)字圖像記錄儀內部的硬盤陣列模塊203中。與此同時，高速數(shù)字圖像記錄儀既可通過USB2. O接口(由USB接口模塊電路305提供)和高性能計算機進行數(shù)據(jù)交換，也可通過其CameraLink數(shù)據(jù)輸出接口(由CameraLink Fulll模式數(shù)據(jù)輸出電路304提供)和安裝了標準CameraLink圖像采集卡的高性能計算機進行圖像數(shù)據(jù)的交換，從而實現(xiàn)相機圖像的實時顯示。在圖像回放模式下，高速數(shù)字圖像記錄儀讀取存儲在高速數(shù)字圖像記錄儀內部的硬盤陣列模塊203中的圖像數(shù)據(jù)，既可通過USB2. O接口(由USB接口模塊電路305提供)和高性能計算機進行數(shù)據(jù)交換，也可通過其CameraLink數(shù)據(jù)輸出接口(由CameraLink Fulll模式數(shù)據(jù)輸出電路304提供)和安裝了標準CameraLink圖像采集卡的高性能計算機進行圖像數(shù)據(jù)的交換，從而實現(xiàn)相機圖像的回放顯示。為便于說明本實用新型效果起見，提供本實用新型的應用實例說明如下假設在某些應用場合,德國Mikrotron公司的高速CameraLink Full相機MC1310工作在下列模式圖像分辨率為1280*1024，圖像像元的灰階位深為IObits時，每秒鐘可以最高拍攝500幀圖像。為了實現(xiàn)拍攝圖像的實時顯示和數(shù)據(jù)存儲，可通過2根CameraLink線纜連接高速數(shù)字圖像記錄儀和CameraLink Full相機，I根USB2. O線纜連接高速數(shù)字圖像記錄儀和高性能計算機。當系統(tǒng)工作在圖像記錄模式下時，高性能計算機通過USB2. O接口發(fā)送實時顯示與存儲的命令，高速數(shù)字圖像記錄儀一方面將接收到的相機圖像數(shù)據(jù)存儲在其內部的硬盤陣列中，一方面通過USB2. O接口將抽樣后的圖像數(shù)據(jù)上傳到高性能的計算機，從而完成相機圖像的抽樣顯示。當系統(tǒng)工作在圖像回放模式下時，高性能計算機通過USB2. O接口發(fā)送回放的命令，高速數(shù)字圖像記錄儀通過USB2. O接口將存儲的完整圖像數(shù)據(jù)上傳到高性能的計算機，從而完成相機圖像的回放分析處理。若高性能計算機上已經安裝了 CameraLink圖像采集卡,還可多加2根CameraLink線纜用于連接高速數(shù)字圖像記錄儀和CameraLink圖像采集卡，以利用高速數(shù)字圖像記錄儀中的專用CameraLink數(shù)據(jù)輸出通道(替代USB2. O通道)完成高速圖像記錄設備和高性能計算機之間的圖像數(shù)據(jù)交換，從而大大提高了圖像回放模式下高速圖像記錄設備中所存儲的圖像數(shù)據(jù)上傳到高性能計算機的效率。以上實施例僅供說明本實用新型之用，而非對本實用新型的限制，有關技術領域的技術人員，在不脫離本實用新型的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術方案，都落入本實用新型的 保護范圍。
權利要求1.一種用于CameraLink相機的高速數(shù)字圖像記錄儀，其特征在于包括高速圖像數(shù)據(jù)接收轉換模塊、硬盤存儲控制模塊和硬盤陣列模塊，所述高速圖像數(shù)據(jù)接收轉換模塊和所述硬盤存儲控制模塊建立通信連接，所述硬盤存儲控制模塊和所述硬盤陣列模塊建立通信連接。
2.根據(jù)權利要求I所述的用于CameraLink相機的高速數(shù)字圖像記錄儀,其特征在于所述高速圖像數(shù)據(jù)接收轉換模塊，由I塊高速圖像數(shù)據(jù)接收轉換子板構成；所述硬盤存儲控制模塊，由4塊硬盤存儲控制子板構成；所述硬盤陣列模塊，由16塊SSD固態(tài)硬盤或者普通硬盤組成。
3.根據(jù)權利要求2所述的用于CameraLink相機的高速數(shù)字圖像記錄儀,其特征在于所述高速圖像數(shù)據(jù)接收轉換子板包括大規(guī)?？删幊踢壿嬈骷﨔PGA和以大規(guī)模可編程邏輯器件FPGA為中心設置的配置芯片、CameraLink Full模式數(shù)據(jù)輸入電路、CameraLink Full模式數(shù)據(jù)輸出電路、USB2. O數(shù)據(jù)傳輸電路、并行IO通信電路、RAPIDIO數(shù)據(jù)傳輸電路。
4.根據(jù)權利要求2所述的用于CameraLink相機的高速數(shù)字圖像記錄儀,其特征在于所述硬盤存儲控制子板包括大規(guī)?？删幊踢壿嬈骷﨔PGA和以大規(guī)?？删幊踢壿嬈骷﨔PGA為中心設置的配置芯片、并行IO通信電路、RAPIDIO數(shù)據(jù)傳輸電路、SATA數(shù)據(jù)存儲讀取電路、SDRAM數(shù)據(jù)緩存電路。
專利摘要本實用新型涉及圖像數(shù)字信號處理技術領域，尤其涉及一種用于CameraLink相機的高速數(shù)字圖像記錄儀。本實用新型包括高速圖像數(shù)據(jù)接收轉換模塊，由1塊高速圖像數(shù)據(jù)接收轉換子板構成；硬盤存儲控制模塊，由4塊硬盤存儲控制子板構成；硬盤陣列模塊，由16塊SSD固態(tài)硬盤或者普通硬盤組成，用于存儲圖像數(shù)據(jù)。本實用新型不僅可以替代傳統(tǒng)的基于PC機的CameraLink圖像數(shù)據(jù)采集卡來獲取并存儲CameraLinkBase型相機和Medium型相機的圖像數(shù)據(jù)，還能完成高速CameraLinkFull相機所輸出圖像數(shù)據(jù)的捕獲、顯示和存儲。
文檔編號H04N5/77GK202444561SQ20112055653
公開日2012年9月19日 申請日期2011年12月28日 優(yōu)先權日2011年12月28日
發(fā)明者吳敏淵, 夏巧橋, 崔勇強, 張青林, 鄧德祥, 陳曦 申請人:武漢大學