專利名稱：：采用fpga實現(xiàn)x光非標視頻數(shù)碼自適應轉換方法
技術領域：
：本發(fā)明涉及一種視頻轉換的方法，尤其涉及一種非標準模擬視頻轉換成標準視頻的方法。
背景技術：
：中國第03236975.1號實用新型專利公開了一種視頻信號轉換裝置，旨在將只能在顯示設備上播放的非標準單色模擬視頻信號轉換為標準電視視頻信號、標準SVGA視頻信號。該視頻信號轉換裝置包括視頻解碼電路、可編程芯片、幀存儲讀寫器、功能控制模塊、視頻編碼模塊，基于該轉換裝置的轉換方法包括如下(l)非標準單色模擬視頻信號采集解碼步驟；該步驟具體包括(la)將經過預處理的非標準單色模擬視頻信號分成兩路；(lb)—路經過直流箝位電路進入模數(shù)轉換器，一路進入同步分離電路得出行、場同步信號；(2)計算出非標準單色模擬視頻信號的參數(shù)的步驟；(3)配置裝置工作的步驟，該步驟具體包括(3a)將所述參數(shù)輸入給單片機，進而計算得出適合信號源的配置參數(shù)，并送給配置模塊；(3b)配置模塊進而各個模塊和芯片進行配置，使其適應視頻信號源；(4)根據(jù)非標準單色模擬視頻信號的參數(shù)和輸出視頻的參數(shù)，算出實際的采樣頻率；(5)采樣非標準單色模擬視頻信號和存儲步驟，該步驟具體包括(5a)可編程芯片根據(jù)實際的采樣頻率控制模數(shù)轉換器對非標準單色模擬視頻信號進采樣轉換；(5b)在行、場同步信號的控制下，可編程芯片把由模數(shù)轉換器送來的數(shù)字流數(shù)據(jù)存儲在幀存儲讀寫器中；(6)讀出有效信號的步驟；(7)輸出視頻信號的步驟，該步驟具體包括(7a)將有效信號送到編碼模塊；(7b)編碼模塊將相應的行、場同步和行有效信號結合，編碼成相應格式的視頻信號。但上述轉換方法并沒有具體揭露怎么計算非標準單色模擬視頻信號的參數(shù)。
發(fā)明內容本發(fā)明提供一種X光非標準模擬視頻(即所述非標準單色模擬視頻)轉換成標準視頻的方法，主要解決其中計算X光非標準模擬視頻信號的參數(shù)的技術問題。上述目的由以下技術方案實現(xiàn)—種采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，包括(1)X光非標準模擬視頻信號采集解碼步驟；(2)計算X光非標準模擬視頻信號的參數(shù)的步驟；(3)配置裝置工作的步驟；(4)根據(jù)X光非標準模擬視頻信號的參數(shù)和輸出視頻的參數(shù)，算出實際的采樣頻率；(5)采樣X光非標準模擬視頻信號和存儲步驟；(6)讀出有效信號的步驟；(7)輸出視頻信號的步驟；步驟(2)具體包括4(2a)利用FPGA芯片控制一同步鎖相環(huán)提供一個頻率為F的基準時鐘，利用模數(shù)轉換器以所述基準時鐘對輸入視頻信號進行采樣，將數(shù)字數(shù)據(jù)輸入給FPGA芯片；(2b)根據(jù)步驟(1)所獲得的行場同步信號配合頻率為F的基準時鐘信號對所述數(shù)字數(shù)據(jù)計算，得出輸入視頻的參數(shù)，該參數(shù)包括每場的行數(shù)H、行消隱數(shù)X、行有效信號數(shù)Y、場消隱數(shù)C。上述技術方案中，步驟(2b)中計算輸入視頻的各參數(shù)的具體算法為每場的行數(shù)H:在一個場周期信號的上升沿和下降沿期間計算行同步上升沿的個數(shù)H;行消隱數(shù)X:從行上升沿開始，在每個基準時鐘的上升沿判模數(shù)轉換器采樣的數(shù)據(jù)，如果等于零，則計數(shù)加l，如果大于零則計數(shù)停止，此時的計數(shù)值X就是行消隱數(shù)；行有效信號數(shù)Y:在一個行周期信號的上升沿到下降沿期間，在每個基準時鐘的上升沿判斷模數(shù)轉換器采樣的數(shù)據(jù)，如果大于零，則計數(shù)加1，最后所得的計數(shù)Y就是行有效信號數(shù)；場消隱數(shù)C:從一個場周期的上升沿開始，每檢測到一個行上升沿，則計數(shù)加l，一直到模數(shù)轉換器采樣數(shù)據(jù)大于O，最后所得的計數(shù)C就是場消隱數(shù)。上述技術方案中，步驟(4)的具體計算方法為Y/F=N/F1，N為要輸出視頻的行有效信號數(shù)，F(xiàn)l為實際的采樣頻率。上述技術方案中，步驟(6)具體包括(6a)根據(jù)采樣頻率F的條件下所得的每場的行數(shù)H、行消隱數(shù)X、行有效信號數(shù)Y、場消隱數(shù)C和需要輸出視頻的行有效信號數(shù)N換算出，在以實際頻率Fl采樣后輸入視頻的每場的行數(shù)Hl、行消隱數(shù)Xl、行有效信號數(shù)Yl、場消隱數(shù)Cl、場有效寬Kl;(6b)FPGA芯片中的幀存儲讀寫器控制模塊根據(jù)從步驟(1)得到的行、場同步信號，從場同步頭開始等待Cl個場消隱后，在一個有效場寬為Kl的有效場中，依次從每個行同步頭開始，等待XI個行消隱后，開始從幀存儲讀寫器讀出Yl個行有效信號；然后又從下一個場同步頭開始等待Cl個場消隱后，又接著在有效場中，依次從每個行同步頭開始，等待X1個行消隱后，開始從幀存儲讀寫器讀出Yl個行有效信號；如此循環(huán)地從幀存儲讀寫器讀出行有效信號。由上可知，本發(fā)明公開的X光非標準模擬視頻轉換成標準視頻的方法中，揭露了一種新的具體計算X光非標準模擬視頻信號的參數(shù)的手段，解決了現(xiàn)有技術的缺陷，完善X光非標準模擬視頻轉換成標準視頻的方法。本發(fā)明進而提供了具體的計算實際采樣頻率的方法以及讀出有效信號的方法，從而能夠按時序地讀出X光非標準模擬視頻的有效信號，進一步完善X光非標準模擬視頻轉換成標準視頻的方法。圖1為本發(fā)明的相應電路結構圖。具體實施例方式本發(fā)明的思路是—個典型的X光設備輸出的非標準模擬視頻信號，以一行為例可以分為以下四個5時間段行同步頭、行消隱期、行有效信號期、行無效信號期；通過將標準視頻信號與X光設備的非標準視模擬頻信號比較，發(fā)現(xiàn)兩者除了行頻、場頻上的區(qū)別，在波形及行場同步信號都有共同特征例如行場同步頭以及行、場同步頭后的行、場消隱等。本發(fā)明通過FPGA芯片自動檢測并計算出這些特征參數(shù)的時間寬度，再根據(jù)需要轉換的DVI、SVGA及ITU656數(shù)據(jù)的格式參數(shù)，經單片機進一步計算出適合當前信號源的配置參數(shù)給FPGA芯片的配置模塊，進而控制模數(shù)轉換器的采樣頻率及幀存儲讀寫器中的數(shù)據(jù)讀寫時序，再通過相應的編碼器，從而實現(xiàn)數(shù)據(jù)的實時轉換。下面結合圖l，說明本發(fā)明方法的具體過程先將X光非標準模擬視頻信號經過預處理分成兩路，一路進入自動同步分離器來獲取X光非標準模擬視頻信號的行場同步信號，所述自動同步分離器可采用芯片ISL59885，得到的行場同步信號進入FPGA芯片，另一路經過直流箝位電路進入模數(shù)轉換器；FPGA芯片控制同步鎖相環(huán)為模數(shù)轉換器提供的一個頻率為F的基準時鐘來采樣和轉換輸入的X光非標準模擬視頻信號。通過分析數(shù)字化后視頻信號與X光非標準模擬視頻信號的行場同步信號的關系，可以發(fā)現(xiàn)在行同步頭或者場同步頭的后面都有一段經模數(shù)轉換器后的數(shù)據(jù)為全0(即消隱信息)，因此，F(xiàn)PGA芯片以行場同步信號中行、場同步頭為計算開始信號，并根據(jù)行場同步信號配合一個頻率為F的基準時鐘(該時鐘也是當前模數(shù)轉換器的采樣時鐘)對由模數(shù)轉換器進入FPGA芯片的數(shù)字數(shù)據(jù)進行計算，從而得出輸入視頻的參數(shù)，該參數(shù)包括每場的行數(shù)H、行消隱數(shù)X、行有效信號數(shù)Y、場消隱數(shù)C。具體的計算方法為每場的行數(shù)H:在一個場周期信號的上升沿和下降沿期間計算行同步上升沿的個數(shù)H。行消隱數(shù)X:從行上升沿開始，在每個基準時鐘的上升沿判斷模數(shù)轉換器采樣的數(shù)據(jù)，如果等于零，則計數(shù)加1，如果大于零則計數(shù)停止，此時的計數(shù)值X就是行消隱數(shù)。行有效信號數(shù)Y:在一個行周期信號的上升沿到下降沿期間，在每個基準時鐘的上升沿判斷模數(shù)轉換器采樣的數(shù)據(jù)，如果大于零，則計數(shù)加1，最后所得的計數(shù)Y就是行有效信號數(shù)。場消隱數(shù)C:從一個場周期的上升沿開始，每檢測到一個行上升沿，則計數(shù)加l，一直到模數(shù)轉換器采樣數(shù)據(jù)大于O，最后所得的計數(shù)C就是場消隱數(shù)。以上參數(shù)是在基準頻率F作為采樣頻率的條件下得到的，得到輸入視頻的行有效信號數(shù)為Y個。FPGA芯片的控制模塊將以上參數(shù)輸入給單片機，單片機根據(jù)以上參數(shù)計算得出適合信號源的配置參數(shù)，并送給配置模塊；配置模塊進而各個模塊和芯片進行配置，使其適應視頻信號源。設一種格式視頻的正確輸出要求輸出的格式視頻的行有效信號數(shù)為N個，那么模數(shù)轉換器必須在X光非標準模擬視頻信號的一個行周期信號內，采集到N個行有效信號數(shù)；因此需要調整采樣時鐘的頻率，然后根據(jù)Y/F=N/F1，計算出實際采樣時鐘的頻率為Fl;再根據(jù)Y/N=H/H1=X/X1=C/C1、K1=H1-C1，計算出用采樣頻率Fl作為模數(shù)轉換器的實際采樣頻率后，X光非標準模擬視頻信號的每場的行數(shù)Hl、行消隱數(shù)Xl、場消隱數(shù)Cl、行有效信號數(shù)Yl及有效場寬的數(shù)值Kl。FPGA芯片的控制模塊根據(jù)自動同步分離器得出的X光非標準模擬視頻信號的行、場同步信號和計算出來的采樣頻率Fl，控制同步鎖相環(huán)使得模數(shù)轉換器以采樣頻率Fl來將X光非標準模擬視頻信號轉化數(shù)字數(shù)據(jù)，F(xiàn)PGA芯片的控制模塊在X光非標準模擬視頻信號的行、場同步信號的控制下將數(shù)字數(shù)據(jù)寫入幀存儲讀寫器，由于計算出了采樣頻率F1作為模數(shù)轉換器的實際采樣頻率后X光非標準模擬視頻信號的參數(shù)數(shù)值，F(xiàn)PGA芯片中的幀存儲讀寫器控制模塊根據(jù)從自動同步分離器得到的行、場同步信號，從場同步頭開始等待C1個場消隱后，在一個有效場(有效場寬為K1)中，依次從每個行同步頭(也是行同步上升沿)開始，等待X1個行消隱后，開始從幀存儲讀寫器讀出800個有效信號；然后又從下一個場同步頭(也是場同步上升沿)開始等待CI個場消隱后，又接著在有效場中，依次從每個行同步頭(也是行同步上升沿)開始，等待X1個行消隱后，開始從幀存儲讀寫器讀出N個有效信號；幀存儲器讀寫器控制模塊如此循環(huán)地從幀存儲讀寫器讀出行有效信號，并將數(shù)字數(shù)據(jù)中的行有效信號傳給編碼模塊。與本發(fā)明相適應的電路設有DVI、SVGA編碼模塊以及ITU656編碼模塊，因為DVI、SVGA視頻分別有不同格式，因此在FPGA芯片中設有DVI、SVGA同步發(fā)生器，DVI、SVGA同步發(fā)生器產生與要輸出的視頻圖像分辨率相應的行、場同步信號，并傳給DVI、SVGA編碼模塊；DVI、SVGA編碼模塊再將行有效信號與同步發(fā)生器送來的行、場同步信號一起組合成標準的視頻信號。ITU656編碼模塊在用輸入視頻的行有效信號完成ITU656數(shù)字編碼后，再經過視頻編碼器完成復合視頻信號編碼輸出PAL制式視頻信號。單片機及功能按鍵構成人機交互控制電路，可以設置輸出視頻的參數(shù)，輸出視頻的參數(shù)包括輸出視頻的行有效信號數(shù)，也可以控制視頻模擬開關以實現(xiàn)切換視頻輸出，從而產生符合人要求的視頻輸出。<table>tableseeoriginaldocumentpage7</column></row><table>表1<table>tableseeoriginaldocumentpage7</column></row><table>表2表1為標準SVGA視頻信號的輸出參數(shù)表；表2為標準SVGA視頻信號的輸出點數(shù)表；表1與表2中的數(shù)據(jù)的關系如下行有效信號寬/行周期=800/行總點數(shù)=20us/26.38us;所以一行總點數(shù)約為1055,1055-800=255，即每行的行消隱點數(shù)為255個，同理可得到表2中其它數(shù)值。下面結合表1和表2，以需要輸出視頻分辨率為800X600、刷新率60的SVGA視頻為例，對本發(fā)明做進一步地詳細描述為了保證輸出正確的SVGA信號，需要正確采集完整的有效數(shù)據(jù)，使得每行的行有效信號時間段內，輸出800個有效數(shù)字采樣數(shù)據(jù)；因此要調整模數(shù)轉換器的采樣頻率F，使得在X光非標準模擬視頻信號的一個行周期信號內，模數(shù)轉換器要采集到800個行有效信號；根據(jù)Y/F=800/F2,計算出采樣頻率F2;再根據(jù)Y/800=H/H2=X/X2=C/C2，K2=H2-C2，計算出用采樣頻率F2作為模數(shù)轉換的實際采樣頻率后，X光非標準模擬視頻信號的每場的行數(shù)H2、行消隱數(shù)X2、場消隱數(shù)C2、行有效信號數(shù)Y2及有效場寬的數(shù)值K2。在采樣頻率為F2前提下，結合標準SVGA視頻信號的各參數(shù)(如表1)來描述SVGA視頻輸出；SVGA視頻輸出包括行、場同步輸出以及行有效信號輸出。FPGA芯片中的幀存儲讀寫器控制模塊根據(jù)從自動同步分離器得到的行、場同步信號，從場同步頭開始等待C2個場消隱后，在一個有效場(有效場寬為K2)中，依次從每個行同步頭(也是行同步上升沿)開始，等待X2個行消隱后，開始從幀存儲讀寫器讀出800個行有效信號；然后又從下一個場同步頭(也是場同步上升沿)開始等待C2個場消隱后，又接著在有效場中，依次從每個行同步頭(也是行同步上升沿)開始，等待X2個行消隱后，開始從幀存儲讀寫器讀出800個行有效信號；如此循環(huán)地從幀存儲讀寫器讀出行有效信號。(結合表2)輸出一個800X600的SVGA信號，每行需要255+800+30=1085個象素點，以頻率為F2的采樣時鐘作為基準時鐘，在前1085個采樣時鐘期間行同步為高，然后接下來的108個采樣時鐘期間行同步為低，就得到輸出的行同步；每場包括600+32=632行，以得到的輸出行同步為基準時鐘，在前632個行同步期間，場同步輸出高，接下來的4個行同步期間場同步輸出低，如此循環(huán)就得到輸出的場同步；FPGA芯片中的SVGA同步發(fā)生器將輸出的行、場同步傳給SVGA編碼器。SVGA編碼器接收從SVGA同步發(fā)生器中輸出的與SVGA視頻圖像分辨率相適應的行、場同步，同時以輸出的場同步中的有效場中的每一個輸出行同步上升沿為開始，經過255個采樣時鐘后(標準SVGA視頻的行消隱寬)，開始接收從幀存儲讀寫器讀出的800個行有效信號；SVGA編碼器就是將行有效信號和行、場同步信號一起組合成標準的SVGA視頻信號。當然，本發(fā)明的技術構思并不僅限于上述實施例，對于本領域普通技術人員來講，基于本發(fā)明而未經創(chuàng)造性勞動的簡單替換，仍屬本發(fā)明揭露的范圍。8權利要求一種采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，包括(1)X光非標準模擬視頻信號采集解碼步驟；(2)計算X光非標準模擬視頻信號的參數(shù)的步驟；(3)配置裝置工作的步驟；(4)根據(jù)X光非標準模擬視頻信號的參數(shù)和輸出視頻的參數(shù)，算出實際的采樣頻率；(5)采樣X光非標準模擬視頻信號和存儲步驟；(6)讀出有效信號的步驟；(7)輸出視頻信號的步驟；其特征在于，步驟(2)具體包括(2a)利用FPGA芯片控制一同步鎖相環(huán)提供一個頻率為F的基準時鐘，利用模數(shù)轉換器以所述基準時鐘對輸入視頻信號進行采樣，將數(shù)字數(shù)據(jù)輸入給FPGA芯片；(2b)根據(jù)步驟(1)所獲得的行場同步信號配合頻率為F的基準時鐘信號對所述數(shù)字數(shù)據(jù)計算，得出輸入視頻的參數(shù)，該參數(shù)包括每場的行數(shù)H、行消隱數(shù)X、行有效信號數(shù)Y、場消隱數(shù)C。2.根據(jù)權利要求1所述的采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，其特征在于，步驟(4)的計算方法為Y/F=N/F1，N為要輸出視頻的行有效信號數(shù)，F(xiàn)l為實際的采樣頻率。3.根據(jù)權利要求2所述的采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，其特征在于，步驟(6)具體包括(6a)根據(jù)采樣頻率F的條件下所得的每場的行數(shù)H、行消隱數(shù)X、行有效信號數(shù)Y、場消隱數(shù)C和需要輸出視頻的行有效信號數(shù)N換算出，在以實際頻率Fl采樣后輸入視頻的每場的行數(shù)Hl、行消隱數(shù)Xl、行有效信號數(shù)Yl、場消隱數(shù)Cl、場有效寬Kl;(6b)FPGA芯片中的幀存儲讀寫器控制模塊根據(jù)從步驟(1)得到的行、場同步信號，從場同步頭開始等待C1個場消隱后，在一個有效場寬為K1的有效場中，依次從每個行同步頭開始，等待XI個行消隱后，開始從幀存儲讀寫器讀出Yl個行有效信號；然后又從下一個場同步頭開始等待Cl個場消隱后，又接著在有效場中，依次從每個行同步頭開始，等待XI個行消隱后，開始從幀存儲讀寫器讀出Yl個行有效信號；如此循環(huán)地從幀存儲讀寫器讀出行有效信號。4.根據(jù)權利要求3所述的采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，其特征在于，所述步驟(6a)中的換算方法為N=Y1，Y/N=H/H1=X/X1=C/C1，K1=H1-C1，N為要輸出視頻的行有效信號數(shù)。5.根據(jù)權利要求1至4任意一項所述的采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，其特征在于，步驟(2b)中計算輸入視頻的各參數(shù)的具體算法為每場的行數(shù)H:在一個場周期信號的上升沿和下降沿期間計算行同步上升沿的個數(shù)H;行消隱數(shù)X:從行上升沿開始，在每個基準時鐘的上升沿判斷模數(shù)轉換器采樣的數(shù)據(jù)，如果等于零，則計數(shù)加l，如果大于零則計數(shù)停止，此時的計數(shù)值X就是行消隱數(shù)；行有效信號數(shù)Y:在一個行周期信號的上升沿到下降沿期間，在每個基準時鐘的上升沿判斷模數(shù)轉換器采樣的數(shù)據(jù)，如果大于零，則計數(shù)加l，最后所得的計數(shù)Y就是行有效信號數(shù)；場消隱數(shù)C:從一個場周期的上升沿開始，每檢測到一個行上升沿，則計數(shù)加l，一直到模數(shù)轉換器采樣數(shù)據(jù)大于O，最后所得的計數(shù)C就是場消隱數(shù)。全文摘要本發(fā)明涉及一種采用FPGA實現(xiàn)X光非標視頻數(shù)碼自適應轉換方法，其中計算X光非標準模擬視頻信號的參數(shù)的步驟具體包括(2a)利用FPGA芯片控制一同步鎖相環(huán)提供一個頻率為F的基準時鐘，利用模數(shù)轉換器以所述基準時鐘對輸入視頻信號進行采樣，將數(shù)字數(shù)據(jù)輸入給FPGA芯片；(2b)根據(jù)所獲得的行場同步信號配合頻率為F的基準時鐘信號對所述數(shù)字數(shù)據(jù)計算，得出輸入視頻的參數(shù)。本發(fā)明中具體揭露了計算X光非標準模擬視頻信號的參數(shù)的手段、計算實際采樣頻率的方法以及讀出有效信號的方法，解決了現(xiàn)有技術的缺陷，完善X光非標準模擬視頻轉換成標準視頻的方法。文檔編號H04N5/14GK101783869SQ20091003679公開日2010年7月21日申請日期2009年1月20日優(yōu)先權日2009年1月20日發(fā)明者余愛民,徐向民,王華,陳杰申請人:廣東科學技術職業(yè)學院