專利名稱：對(duì)編碼器輸出緩存器使用線性存儲(chǔ)模型的裝置和方法
對(duì)編碼器輸出緩存器使用線性存儲(chǔ)模型的裝置和方法根據(jù)35U. S. C. § 119的優(yōu)先權(quán)要求本專利申請(qǐng)要求2007年12月5日提交、且已被轉(zhuǎn)讓給本發(fā)明受讓人并因而被 明確援引納入于此的題為 “LINEAR MEMORY MODEL FOR THE UMBFLDCH ENCODER OUTPUT BUFFERS(用于UMB FLDCH編碼器輸出緩存器的線性存儲(chǔ)模型)”的臨時(shí)申請(qǐng)No. 60/992，463 的優(yōu)先權(quán)。背景領(lǐng)域本公開(kāi)一般涉及對(duì)編碼器輸出緩存器使用線性存儲(chǔ)模型的裝置和方法，尤其涉及 在處置擴(kuò)展幀傳輸?shù)目刂菩诺谰幋a器輸出緩存器中利用線性或順序存儲(chǔ)模型來(lái)降低編碼 器輸出存儲(chǔ)設(shè)計(jì)的復(fù)雜度。背景在一些無(wú)線通信系統(tǒng)中，將在無(wú)線網(wǎng)絡(luò)上傳送的媒體接入控制(MAC)層分組首先 被分拆成子分組。子分組被饋送到編碼器中以被編碼、交織和重復(fù)。每個(gè)子分組的輸出比 特流——被稱為碼字可比該子分組至多長(zhǎng)5倍。碼字隨后通過(guò)重復(fù)(若必要的話)在多次 混合自動(dòng)重復(fù)請(qǐng)求(HARQ)傳輸上被傳送。HARQ傳輸一般被分隔開(kāi)一時(shí)間長(zhǎng)度。例如，在 HARQ8中，碼字每8幀傳送一次。對(duì)于所傳送的每一幀，整個(gè)碼字的僅部分比特被傳送。在常規(guī)設(shè)計(jì)中，整個(gè)經(jīng)編碼的碼字或操作被存儲(chǔ)在編碼器存儲(chǔ)器或緩存器中。這 種設(shè)計(jì)要求總存儲(chǔ)器至少是所有傳入MAC分組的長(zhǎng)度總和的5倍。例如，在超移動(dòng)寬帶 (UMB)系統(tǒng)的前向鏈路專用信道(FLDCH)傳輸中，假設(shè)最差情形的數(shù)目(例如，對(duì)所有瓦片 (128個(gè))為最高分組格式、4層、以及8幀的HARQ交織深度)，常規(guī)設(shè)計(jì)需要約25M比特的 片上存儲(chǔ)器。在用以減小存儲(chǔ)器大小的提議方案中，整個(gè)碼字不作存儲(chǔ)，而是再次運(yùn)行編碼器 以重新生成整個(gè)碼字并僅僅節(jié)省特定HARQ幀傳輸所需的比特。因此，即使編碼器為所有 HARQ傳輸進(jìn)行再運(yùn)行，也不增加編碼器的峰值每秒百萬(wàn)條指令(MIPS)預(yù)算，且可靈活處置 任意數(shù)目的HARQ傳輸。編碼器的輸出被多路復(fù)用器(mux)引擎用來(lái)涂抹(paint)信道資源，諸如舉例而 言FLDCH資源。編碼器將總是為每個(gè)子分組提供足夠的比特。然而，在FLDCH資源的部分 被一些其他信道所占用的情形下，mux引擎可能未使用為子分組所提供的所有比特。為了 處置這些情形，為每個(gè)子分組維護(hù)一組比特流狀態(tài)變量。具體而言，比特流狀態(tài)變量可由編 碼器在第一幀(即，HARQ幀)傳輸開(kāi)始時(shí)初始化，并隨后在每一傳輸結(jié)束時(shí)由mux引擎進(jìn) 行更新。在編碼用于每一傳輸?shù)臄?shù)據(jù)時(shí)，編碼器使用這些變量來(lái)定位每個(gè)子分組的碼字中 要被寫入到存儲(chǔ)器的那部分。Mux引擎對(duì)狀態(tài)變量的維護(hù)簡(jiǎn)化了編碼器設(shè)計(jì)，因?yàn)槠錈o(wú)需與 FLDCH資源交疊的任何其他信道的知識(shí)(例如，CQI、信標(biāo)等)。注意，以上設(shè)計(jì)中的編碼器總是作用于針對(duì)下一幀所調(diào)度的操作或指派，而mux 引擎作用于當(dāng)前幀。因此，在指派或操作跨毗連幀擴(kuò)展的情形下，諸如在擴(kuò)展幀傳輸中，(經(jīng) 擴(kuò)展或延長(zhǎng)的幀)，編碼器將沒(méi)有來(lái)自mux引擎的最新?tīng)顟B(tài)變量信息。在這種情形下，編碼器可基于對(duì)比特流狀態(tài)變量的某些最差情形數(shù)目的假設(shè)來(lái)配置，并為每個(gè)子分組提供一些 額外比特。當(dāng)mux引擎到達(dá)下一幀時(shí)，比特流狀態(tài)變量將被更新并被用于選擇僅恰適的比 特。在UMB FLDCH擴(kuò)展幀傳輸?shù)奶囟ㄊ纠?，一個(gè)FLDCH指派將傳送一行3幀。常規(guī)編 碼器設(shè)計(jì)被配置成生成3幀的經(jīng)編碼比特并將它們保存在編碼器輸出存儲(chǔ)器或緩存器中。 然而，此方案導(dǎo)致來(lái)自不同指派或操作的經(jīng)編碼比特具有不同的壽命。例如，來(lái)自非擴(kuò)展傳 輸指派或操作的經(jīng)編碼比特將持續(xù)僅一幀，而來(lái)自擴(kuò)展傳輸指派的經(jīng)編碼比特將持續(xù)兩幀 或兩幀以上。存儲(chǔ)在存儲(chǔ)器中的比特的壽命的不同導(dǎo)致編碼器輸出存儲(chǔ)器的設(shè)計(jì)和操作的 極大復(fù)雜化。因此，一種編碼器輸出存儲(chǔ)器或緩存器設(shè)計(jì)降低復(fù)雜度同時(shí)仍能提供高效編 碼器操作。概述根據(jù)一方面，公開(kāi)了一種用在無(wú)線通信系統(tǒng)中的方法。該方法包括將使得由編碼 器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操作。此 外，該方法包括在編碼器輸出緩存器中順序地緩存N個(gè)編碼器操作中的每個(gè)操作的比特， 其中這N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特從編碼器輸出緩存器被讀出到多路 復(fù)用器引擎，而這N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到編碼器輸出緩存 器中。根據(jù)另一方面，公開(kāi)了一種用在無(wú)線通信系統(tǒng)中的收發(fā)機(jī)。該收發(fā)機(jī)包括編碼器 輸出緩存器、多路復(fù)用器引擎、以及編碼器。編碼器被配置成將使得由編碼器編碼N個(gè)順序 幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操作。另外，編碼器被配 置成在編碼器輸出緩存器中順序地緩存N個(gè)編碼器操作的比特，其中這N個(gè)編碼器操作中 的經(jīng)緩存編碼器操作的比特從編碼器輸出緩存器被讀出到多路復(fù)用器引擎，而這N個(gè)編碼 器操作中的下一編碼器操作的比特正被存儲(chǔ)到編碼器輸出緩存器中。根據(jù)又一方面，公開(kāi)了用在無(wú)線通信系統(tǒng)中的一種裝置，該裝置包括處理器。該處 理器被配置成將使得由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè) 幀傳輸?shù)腘個(gè)編碼器操作。此外，該處理器被配置成在編碼器輸出緩存器中順序地緩存N 個(gè)編碼器操作中的每個(gè)操作的比特，其中這N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特 從編碼器輸出緩存器被讀出到多路復(fù)用器引擎，而這N個(gè)編碼器操作中的下一編碼器操作 的比特正被存儲(chǔ)到編碼器輸出緩存器中；以及存儲(chǔ)器被耦合于處理器以用于存儲(chǔ)數(shù)據(jù)。根據(jù)再一方面，公開(kāi)了一種用于無(wú)線通信系統(tǒng)中的設(shè)備，該設(shè)備包括用于將使得 由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操 作的裝置。該設(shè)備還包括用于在編碼器輸出緩存器中順序地緩存N個(gè)編碼器操作中的每個(gè) 操作的比特的裝置，其中這N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特從編碼器輸出緩 存器被讀出到多路復(fù)用器引擎，而這N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ) 到編碼器輸出緩存器中。根據(jù)另一方面，公開(kāi)了一種包括計(jì)算機(jī)可讀介質(zhì)的計(jì)算機(jī)程序產(chǎn)品。該計(jì)算機(jī)可 讀介質(zhì)包括用于使計(jì)算機(jī)將使得由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指 定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操作的代碼。該計(jì)算機(jī)可讀介質(zhì)還包括用于使計(jì)算機(jī)在編 碼器輸出緩存器中順序地緩存N個(gè)編碼器操作中的每個(gè)操作的比特的代碼，其中這N個(gè)編
7碼器操作中的經(jīng)緩存編碼器操作的比特從編碼器輸出緩存器被讀出到多路復(fù)用器引擎，而 這N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到編碼器輸出緩存器中。附圖簡(jiǎn)述

圖1解說(shuō)了可在其中利用本公開(kāi)的裝置和方法的多址無(wú)線通信系統(tǒng)。圖2解說(shuō)了可在其中利用本公開(kāi)的裝置和方法的發(fā)射機(jī)系統(tǒng)或接入點(diǎn)(AP)和接 收機(jī)系統(tǒng)或接入終端(AT)的示例性框圖。圖3解說(shuō)了可在其中采用本裝置和方法的收發(fā)機(jī)的示例性框圖。圖4解說(shuō)了用在圖3的收發(fā)機(jī)中的緩存器配置的示例性框圖配置。圖5解說(shuō)了圖3的收發(fā)機(jī)進(jìn)行的幀編碼、幀緩存、以及多路復(fù)用的時(shí)間線。圖6解說(shuō)了根據(jù)本公開(kāi)的在無(wú)線通信系統(tǒng)中所用的用于編碼和順序緩存數(shù)據(jù)的 方法的流程圖。圖7解說(shuō)了根據(jù)本公開(kāi)的具有用于編碼和緩存數(shù)據(jù)的裝置的另一收發(fā)機(jī)的框圖。詳細(xì)描述首先注意，本文中描述的技術(shù)可用于各種無(wú)線通信網(wǎng)絡(luò)，諸如碼分多址(CDMA) 網(wǎng)絡(luò)、時(shí)分多址(TDMA)網(wǎng)絡(luò)、頻分多址(FDMA)網(wǎng)絡(luò)、正交FDMA(OFDMA)網(wǎng)絡(luò)、單載波 FDMA(SC-FDMA)網(wǎng)絡(luò)等。術(shù)語(yǔ)“網(wǎng)絡(luò)”和“系統(tǒng)”常被可互換地使用。CDMA網(wǎng)絡(luò)可實(shí)現(xiàn)諸如 通用地面無(wú)線電接入(UTRA)、cdma2000等無(wú)線電技術(shù)。UTRA包括寬帶CDMA(W-CDMA)和 低碼片率(LCR)。cdma2000涵蓋IS-2000、IS-95和IS-856標(biāo)準(zhǔn)。TDMA網(wǎng)絡(luò)可實(shí)現(xiàn)諸如 全球移動(dòng)通信系統(tǒng)(GSM)等無(wú)線電技術(shù)。OFDMA網(wǎng)絡(luò)可實(shí)現(xiàn)諸如演進(jìn)UTRA(E-UTRA)、IEEE 802. IUIEEE 802. 16、IEEE 802. 20、Flash-OFDM 等無(wú)線電技術(shù)。UTRA、E-UTRA 和 GSM 是 通用移動(dòng)電信系統(tǒng)(UMTS)的部分。長(zhǎng)期演進(jìn)(LTE)是即將發(fā)布的使用E-UTRA的UMTS版 本。UTRA、E-UTRA、GSM、UMTS和LTE在來(lái)自名為“第三代伙伴項(xiàng)目”(3GPP)的組織的文獻(xiàn)中 描述。cdma2000在來(lái)自名為“第三代合作伙伴項(xiàng)目2”(3GPP2)的組織的文獻(xiàn)中有記載，并 可包括諸如超移動(dòng)寬帶(UMB)等改進(jìn)。這些各色無(wú)線電技術(shù)和標(biāo)準(zhǔn)是本領(lǐng)域公知的。為了 清楚起見(jiàn)，以下針對(duì)UMB或LTE來(lái)描述這些技術(shù)的某些方面，并且在以下描述的很大部分中 使用UMB和LTE術(shù)語(yǔ)。利用單載波調(diào)制和頻域均衡的單載波頻分多址(SC-FDMA)是一種技術(shù)。SC-FDMA 具有與OFDMA系統(tǒng)相近的性能以及本質(zhì)上相同的總體復(fù)雜度。SC-FDMA信號(hào)因其固有的 單載波結(jié)構(gòu)而具有較低的峰均功率比(PAPR)。SC-FDMA已引起極大的注意，尤其是在較低 PAPR在發(fā)射功率效率的意義上將極大地裨益移動(dòng)終端的上行鏈路通信中。它目前是3GPP 長(zhǎng)期演進(jìn)(LTE)或演進(jìn)UTRA中的上行鏈路多址方案中的工作設(shè)想。參照?qǐng)D1，解說(shuō)了可在其中采用本公開(kāi)的裝置和方法的示例性多址無(wú)線通信系統(tǒng)。 接入點(diǎn)IOO(AP)包括多個(gè)天線群，一群包括104和106，另一群包括108和110，而再一群包 括112和114。在圖1中，每個(gè)天線群僅示出了兩個(gè)天線，然而，每個(gè)天線群可利用更多或 更少的天線。接入終端Iie(AT)與天線112和114正處于通信，其中天線112和114在前 向鏈路(FL) 120上向接入終端116發(fā)射信息，并在反向鏈路(RL) 118上接收來(lái)自接入終端 116的信息。接入終端122與天線106和108正處于通信，其中天線106和108在前向鏈路 126上向接入終端122發(fā)射信息，并在反向鏈路124上接收來(lái)自接入終端122的信息。在 FDD系統(tǒng)中，通信鏈路118、120、124和126可使用不同頻率進(jìn)行通信。例如，前向鏈路120可使用與反向鏈路118所使用的頻率不同的頻率。接入點(diǎn)可以是用于與諸終端通信的固定站，并且也可以被稱為接入點(diǎn)、B節(jié)點(diǎn)、或 其他某個(gè)術(shù)語(yǔ)。接入終端也可被稱為接入終端、用戶裝備(UE)、無(wú)線通信設(shè)備、終端、接入終 端、或其他某個(gè)術(shù)語(yǔ)。圖2是多輸入多輸出(MIMO)系統(tǒng)200的示例的框圖，其僅作為可在其中利用本方 法和裝置的無(wú)線系統(tǒng)的一個(gè)示例。系統(tǒng)200包括發(fā)射機(jī)系統(tǒng)210 (亦被稱為接入點(diǎn))和接 收機(jī)系統(tǒng)250 (亦被稱為接入終端)。在發(fā)射機(jī)系統(tǒng)210處，數(shù)個(gè)數(shù)據(jù)流的話務(wù)數(shù)據(jù)從數(shù)據(jù) 源212被提供給發(fā)射(TX)數(shù)據(jù)處理器214。在一個(gè)方面中，每一數(shù)據(jù)流在各自的發(fā)射天線上被發(fā)射。TX數(shù)據(jù)處理器214基于 為每個(gè)數(shù)據(jù)流選擇的特定編碼方案來(lái)格式化、編碼、和交織該數(shù)據(jù)流的話務(wù)數(shù)據(jù)以提供經(jīng) 編碼數(shù)據(jù)?？墒褂肙FDM技術(shù)將每個(gè)數(shù)據(jù)流的經(jīng)編碼數(shù)據(jù)與導(dǎo)頻數(shù)據(jù)進(jìn)行復(fù)用。導(dǎo)頻數(shù)據(jù)通 常是以已知方式處理的已知數(shù)據(jù)碼型，并且可在接收機(jī)系統(tǒng)處被用來(lái)估計(jì)信道響應(yīng)。每 一數(shù)據(jù)流的經(jīng)復(fù)用的導(dǎo)頻和經(jīng)編碼數(shù)據(jù)隨后基于為該數(shù)據(jù)流選擇的特定調(diào)制方案(例如 BPSK、QPSK、M-PSK或M-QAM)被調(diào)制(即，碼元映射)以提供調(diào)制碼元。每個(gè)數(shù)據(jù)流的數(shù)據(jù) 率、編碼、和調(diào)制可由處理器230執(zhí)行的指令來(lái)決定。所有數(shù)據(jù)流的調(diào)制碼元隨后被提供給TX MIMO處理器220，后者可進(jìn)一步處理這 些調(diào)制碼元(例如，針對(duì)OFDM)。TX ΜΙΜΟ處理器220隨后向NT個(gè)發(fā)射機(jī)(TMTR) 222a到 222t提供NT個(gè)調(diào)制碼元流。在某些實(shí)施例中，TXMIMO處理器220向這些數(shù)據(jù)流的碼元并 向從其發(fā)射該碼元的天線應(yīng)用波束成形權(quán)重。每個(gè)發(fā)射機(jī)222接收并處理各自的碼元流以提供一個(gè)或更多個(gè)模擬信號(hào)，并進(jìn)一 步調(diào)理(例如，放大、濾波、和上變頻)這些模擬信號(hào)以提供適于在MIMO信道上傳輸?shù)慕?jīng)調(diào) 制信號(hào)。來(lái)自發(fā)射機(jī)222a到222t的NT個(gè)經(jīng)調(diào)制信號(hào)隨后分別從NT個(gè)天線224a到224t 被發(fā)射。在接收機(jī)系統(tǒng)250處，所發(fā)射的經(jīng)調(diào)制信號(hào)被NR個(gè)天線252a到252r所接收，并 且從每個(gè)天線252接收到的信號(hào)被提供給各自的接收機(jī)(RCVR) 254a到254r。每個(gè)接收機(jī) 254調(diào)理(例如，濾波、放大、及下變頻)各自的收到信號(hào)，數(shù)字化該經(jīng)調(diào)理的信號(hào)以提供樣 本，并且進(jìn)一步處理這些樣本以提供相對(duì)應(yīng)的“收到”碼元流。RX數(shù)據(jù)處理器260隨后從NR個(gè)接收機(jī)254接收這NR個(gè)收到碼元流并基于特定接 收機(jī)處理技術(shù)對(duì)其進(jìn)行處理以提供NT個(gè)“檢出”碼元流。RX數(shù)據(jù)處理器260然后解調(diào)、解 交織、以及解碼每個(gè)檢出碼元流以恢復(fù)該數(shù)據(jù)流的話務(wù)數(shù)據(jù)。RX數(shù)據(jù)處理器260所執(zhí)行的 處理與發(fā)射機(jī)系統(tǒng)210處由TX MIMO處理器220和TX數(shù)據(jù)處理器214所執(zhí)行的處理互補(bǔ)。處理器270周期性地確定要使用哪個(gè)預(yù)編碼矩陣(以下討論)。處理器270編制 包括矩陣索引部分和秩值部分的反向鏈路消息。該反向鏈路消息可包括涉及通信鏈路和/或收到數(shù)據(jù)流的各種類型的信息。反向 鏈路消息隨后由還從數(shù)據(jù)源236接收數(shù)個(gè)數(shù)據(jù)流的話務(wù)數(shù)據(jù)的TX數(shù)據(jù)處理器238處理，由 調(diào)制器280調(diào)制，由發(fā)射機(jī)254a到254r調(diào)理，并被回傳給發(fā)射機(jī)系統(tǒng)210。 在發(fā)射機(jī)系統(tǒng)210處，來(lái)自接收機(jī)系統(tǒng)250的經(jīng)調(diào)制信號(hào)被天線224所接收，由接 收機(jī)222調(diào)理，由解調(diào)器240解調(diào)，并由RX數(shù)據(jù)處理器242處理以提取接收機(jī)系統(tǒng)250所發(fā)射的反向鏈路消息。處理器230隨后可確定要使用哪個(gè)預(yù)編碼矩陣來(lái)確定波束成形權(quán)重， 然后處理所提取的消息。圖3解說(shuō)了可在其中采用本裝置和方法的收發(fā)機(jī)300的示例。收發(fā)機(jī)300可在一 個(gè)方面被實(shí)現(xiàn)為接入點(diǎn)，諸如圖2中的發(fā)射機(jī)210。具體而言，圖3僅解說(shuō)了收發(fā)機(jī)300的 發(fā)射機(jī)部分，因?yàn)楸狙b置和方法與編碼器操作有關(guān)。收發(fā)機(jī)300包括可由數(shù)字信號(hào)處理器 (DSP)或任何其他合適的處理器設(shè)備實(shí)現(xiàn)的作業(yè)處理單元302。單元302處理和組織將由 收發(fā)機(jī)300傳送的數(shù)據(jù)并將比特流輸出到編碼器304。所示的作業(yè)處理單元302在一個(gè)方 面可被配置用于組織UMB系統(tǒng)的FLDCH數(shù)據(jù)。在LTE系統(tǒng)的另一示例中，處理單元302可 被配置成處理和組織物理下行鏈路共享信道(PDSCH)。編碼器304使用諸如卷積或turbo編碼(僅作為示例)等任何數(shù)目的已知編碼方 案來(lái)編碼比特流數(shù)據(jù)。在一方面，編碼器304可被配置成生成和輸出僅足夠用于下一幀傳 輸?shù)慕?jīng)編碼比特，而不是用于諸如擴(kuò)展幀傳輸?shù)忍囟ㄖ概傻娜拷?jīng)編碼比特。注意，幀為設(shè) 定數(shù)目的比特，且?guī)部砂瑪?shù)個(gè)指派。如所提及的，對(duì)于委托兩個(gè)或兩個(gè)以上的順序幀上 的傳輸(諸如UMB系統(tǒng)中的FLDCH擴(kuò)展幀傳輸)的指派或編碼器操作，編碼器304可被配 置成將包括數(shù)目N個(gè)順序幀的編碼器作業(yè)(即，擴(kuò)展幀傳輸，其中N為2或更大，或者多幀) 劃分成等于數(shù)目N個(gè)順序幀的相等數(shù)目的N個(gè)編碼器操作。這些編碼器操作中的每一個(gè)被 輸出到編碼器輸出緩存器或存儲(chǔ)器306供單個(gè)幀傳輸。擴(kuò)展幀傳輸?shù)倪@種劃分消除了緩存 器306中具有不同壽命的指派或編碼器操作(例如，一些指派持續(xù)一幀而擴(kuò)展幀傳輸指派 持續(xù)一幀以上)。當(dāng)從編碼器304輸出的經(jīng)編碼比特流被緩存在編碼器輸出緩存器306中時(shí)，僅輸 出足夠用于單個(gè)幀傳輸?shù)慕?jīng)編碼比特。在一方面，輸出緩存器306根據(jù)線性存儲(chǔ)模型來(lái)配 置，其中經(jīng)編碼幀的經(jīng)編碼比特被順序地緩存或存儲(chǔ)在緩存器306中。在特定示例中，輸出 緩存器306可根據(jù)用于編碼器輸出存儲(chǔ)器的乒乓線性緩存存儲(chǔ)模型來(lái)配置，因?yàn)榫€性存儲(chǔ) 模型是高M(jìn)IPS且存儲(chǔ)效率高。乒乓線性緩存模型意味著經(jīng)編碼比特將順序地占據(jù)編碼器 輸出緩存器。作為輸出緩存器306可如何根據(jù)線性乒乓緩存模型來(lái)配置的一個(gè)示例，圖4解說(shuō) 緩存器306的一個(gè)示例性框圖配置。根據(jù)乒乓緩存模型組織的緩存器306包括兩個(gè)在組織 上分開(kāi)的緩存器402和404，其也被標(biāo)記為編碼器輸出緩存器0和編碼器輸出緩存器1。通 過(guò)利用兩個(gè)分開(kāi)的緩存器，乒乓線性緩存模型允許從一個(gè)緩存器向多路復(fù)用器輸出與另一 緩存器中的編碼器處理和存儲(chǔ)相交疊。即，一個(gè)緩存器中的數(shù)據(jù)正被讀出到多路復(fù)用器，而 下一數(shù)據(jù)集被讀進(jìn)另一緩存器。如在緩存器402和404中可看到的，對(duì)應(yīng)一幀可存儲(chǔ)數(shù)個(gè) 不同指派或操作的各種經(jīng)編碼比特，其中緩存器402和404中的每一個(gè)合成地存儲(chǔ)用于單 個(gè)傳輸幀的經(jīng)編碼比特。這些操作或指派中的每一個(gè)可包括不同數(shù)目的比特，作為示例，如 緩存器402的緩存器條目406、408和410的不同框大小所示。關(guān)于具有多幀擴(kuò)展傳輸指派的編碼器作業(yè)或操作的緩存——如之前關(guān)于緩存器 306的線性存儲(chǔ)模型所討論的，來(lái)自不同指派或編碼器操作的經(jīng)編碼比特在緩存器中應(yīng)具 有相同壽命。相應(yīng)地，本公開(kāi)的編碼器304被配置成將具有數(shù)目N個(gè)擴(kuò)展幀的多幀編碼器 操作劃分或分解成數(shù)目N個(gè)分開(kāi)的操作。例如，在經(jīng)由三幀的多幀擴(kuò)展傳輸?shù)木幋a器操作 中，該操作將被劃分為各自為一幀傳輸?shù)娜齻€(gè)編碼器作業(yè)或操作。相應(yīng)地，編碼器304將
10所劃分出的N個(gè)編碼器作業(yè)的第一個(gè)作業(yè)中所編碼的第一批比特存儲(chǔ)到編碼器輸出緩存 器0(402)中，如緩存器條目410所示。此條目410被示為用于N幀的原始擴(kuò)展幀傳輸操作 “3”，該操作已被劃分為數(shù)目N個(gè)分開(kāi)的編碼器操作，其在條目410中的比特是所劃分出的 N幀中的第一幀(圖4中被描述為擴(kuò)展幀0)的經(jīng)編碼比特。繼對(duì)數(shù)目N個(gè)分開(kāi)編碼器操作中的第一個(gè)操作進(jìn)行編碼并存儲(chǔ)在緩存器402中之 后，該數(shù)目N個(gè)分開(kāi)編碼器操作中的下一個(gè)操作隨后在通過(guò)多路復(fù)用器交織之前被編碼或 緩存。繼續(xù)以上示例，原始操作“3”的該下一編碼器操作產(chǎn)生被存儲(chǔ)在編碼器輸出緩存器 1(404)中的經(jīng)編碼比特，如圖4中條目412所示并被記為擴(kuò)展幀1。注意，條目410和412 的大小被示為相同，這意味著數(shù)目N個(gè)分開(kāi)編碼器操作中的每一個(gè)操作實(shí)施近似相同數(shù)目 的經(jīng)編碼比特的編碼。然而在一方面，對(duì)N幀的原始MAC層指派或操作的劃分是基于分配給 該指派或操作的正交頻分復(fù)用(OFDM)頻調(diào)的數(shù)目。因此，劃分可通過(guò)將用于擴(kuò)展幀傳輸?shù)?所有數(shù)目的所分配OFDM頻調(diào)劃分成每幀近似相等數(shù)目的所分配頻調(diào)來(lái)完成。因此，緩存器 402和404的條目410和412的示例中所分別存儲(chǔ)的經(jīng)編碼比特的數(shù)目將大小近似相等。再次參照?qǐng)D3，收發(fā)機(jī)設(shè)備300還包括多路復(fù)用器(本文稱之為MUX引擎)308，其 用于交織從編碼器輸出緩存器306讀出的經(jīng)編碼數(shù)據(jù)。經(jīng)編碼和交織的數(shù)據(jù)被遞送至根據(jù) 任何合適的調(diào)制方案工作的調(diào)制器310以便經(jīng)由天線312進(jìn)行無(wú)線RF傳輸。注意，MUX引擎308被配置成在幀結(jié)束時(shí)更新經(jīng)編碼比特計(jì)數(shù)或比特流狀態(tài)。比 特流的這種上下文狀態(tài)被發(fā)送到編碼器304以允許編碼器知曉那些被交織和輸出以供傳 輸?shù)谋忍氐臓顟B(tài)。對(duì)于擴(kuò)展幀傳輸，由于編碼器304將在幀結(jié)束前運(yùn)行編碼操作，所以編碼 器304將沒(méi)有來(lái)自MUX引擎308的最新?tīng)顟B(tài)變量信息。在這種情形下，編碼器被配置成對(duì) 比特流狀態(tài)假定一些最差情形數(shù)目，并為原始擴(kuò)展幀傳輸操作的每一個(gè)所劃分幀提供一些 額外比特。到MUX引擎308到達(dá)數(shù)目N個(gè)編碼器操作中的下一幀時(shí)，比特流狀態(tài)變量將已 被編碼器304所接收和更新，并被用來(lái)選擇僅用于下一幀的恰適比特。注意，生成的這些額 外比特將不會(huì)增加編碼器輸出緩存器大小，對(duì)于其中擴(kuò)展幀傳輸僅針對(duì)UMB中的低分組格 式的實(shí)現(xiàn)尤其如此。作為示例，本公開(kāi)的方法和裝置還適用于LTE系統(tǒng)中諸如調(diào)制和編碼 方案(MCS)下的低分組格式。作為編碼器304、輸出緩存器306、以及MUX引擎308之間交互的時(shí)基的解說(shuō)，圖5 解說(shuō)了幀編碼、幀緩存、和多路復(fù)用的時(shí)間線。如所解說(shuō)的，編碼器304如箭頭502所示的 被初始化以開(kāi)始對(duì)幀的編碼；本示例中即為幀0并用附圖標(biāo)記504來(lái)標(biāo)示。在初始化時(shí)，編 碼器初始化狀態(tài)節(jié)點(diǎn)，并復(fù)制狀態(tài)節(jié)點(diǎn)信息(即，比特流狀態(tài)變量)。編碼器304將經(jīng)編碼 比特輸出到緩存器306的一部分(例如，編碼器輸出緩存器402)進(jìn)行存儲(chǔ)。在時(shí)間tl，所 存儲(chǔ)的幀504被讀出到MUX引擎308并執(zhí)行對(duì)經(jīng)編碼比特的交織。在其間MUX引擎正處理 來(lái)自緩存器306的經(jīng)編碼比特的時(shí)間段期間，編碼器304如箭頭506所指示的完成了對(duì)第 一幀(幀0 504)的比特的編碼和存儲(chǔ)。此時(shí)，編碼器304將開(kāi)始編碼下一幀的比特，該下 一幀在本示例中被稱為幀1并用附圖標(biāo)記508標(biāo)示。編碼器304將沒(méi)有來(lái)自MUX引擎308 的最新比特流狀態(tài)信息，因?yàn)橐?08還沒(méi)有終止其對(duì)幀0的處理，該終止由時(shí)間t2標(biāo)示。 相應(yīng)地，編碼器306被配置成為后續(xù)幀的編碼假定對(duì)比特流狀態(tài)的保守估計(jì)；即編碼器306 假定極少碼元被多路復(fù)用掉用于先前的幀0(504)?？稍诮?jīng)驗(yàn)或隨意的基礎(chǔ)上或基于特定通 信系統(tǒng)被設(shè)置為一合適數(shù)目的此保守估計(jì)將因此導(dǎo)致生成比下一幀(即，幀1(508))所肯定需要的更多的比特。在時(shí)間t2，MUX引擎308將完成多路復(fù)用幀0，并隨后將經(jīng)更新的比特流狀態(tài)信息 復(fù)制到子分組中以供傳輸，如箭頭510所指示。另外在此時(shí)，MUX引擎308可將經(jīng)更新的比 特流狀態(tài)信息傳達(dá)給編碼器304以用在對(duì)下一編碼器操作的編碼中。此外，在時(shí)間t2，MUX 引擎308將開(kāi)始從變?yōu)榛钴S隊(duì)列的緩存器306的另一部分(即，編碼器輸出緩存器1 (404)) 讀出經(jīng)編碼比特。任何擴(kuò)展幀指派或操作要求MUX引擎308內(nèi)部地更新比特流狀態(tài)以使得 這N個(gè)順序幀中的下一幀與該擴(kuò)展幀傳輸作業(yè)適當(dāng)相符，并由MUX引擎308選擇相應(yīng)恰適 的比特。此操作由箭頭512指示。如本領(lǐng)域技術(shù)人員可認(rèn)識(shí)到的，圖5的時(shí)間線根據(jù)需要 針對(duì)包括擴(kuò)展幀傳輸?shù)乃凶臃纸M或幀繼續(xù)重復(fù)所述操作。圖6解說(shuō)了無(wú)線通信系統(tǒng)中所用的用于基于線性存儲(chǔ)模型來(lái)編碼和緩存數(shù)據(jù)的 方法600的流程圖。作為示例，方法600可通過(guò)圖3中所解說(shuō)的收發(fā)機(jī)設(shè)備300的各種組 件以及圖1或2中所解說(shuō)的發(fā)射機(jī)來(lái)實(shí)現(xiàn)。方法600始于將要由編碼器編碼的具有數(shù)目N個(gè)順序幀的編碼器操作劃分成各自 包括單個(gè)幀傳輸?shù)腘個(gè)編碼器操作，如框602所示?？?02的過(guò)程可由編碼器304、DSP或 其他合適的處理器、或它們的組合來(lái)實(shí)現(xiàn)。在于框602中劃分編碼器操作之后，流程行進(jìn)至 框604。這里，N個(gè)編碼器操作中每個(gè)操作的經(jīng)編碼比特被順序地緩存在編碼器輸出緩存器 中。即，所劃分出的數(shù)目N個(gè)編碼器操作中的每個(gè)操作被順序緩存到緩存器306中，其中這 N個(gè)操作中的第一個(gè)操作被編碼到線性建模緩存器306的一部分中(例如，第一部分402)， 這N個(gè)編碼器操作中的下一操作被緩存在緩存器306中(例如，第二部分404)，這N個(gè)編碼 器操作中的再下一操作被緩存在緩存器306中(例如，現(xiàn)在為空的第一部分402，因?yàn)閬?lái)自 第一編碼器操作的比特已被MUX引擎408所讀出)，依此類推。如框604中進(jìn)一步所示的，這N個(gè)編碼器操作中經(jīng)緩存編碼器操作的比特從緩存 器被讀出到多路復(fù)用器引擎，而這N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到 編碼器輸出緩存器中。此操作的一個(gè)示例是先前討論的乒乓線性緩存模型。注意，作為示 例，框604的過(guò)程可由圖3中所解說(shuō)的編碼器304、緩存器306、以及MUX引擎308來(lái)實(shí)施。 或者，框604的過(guò)程的各部分可由諸如DSP或任何其他合適的處理器等處理器結(jié)合存儲(chǔ)代 碼或處理器指令的存儲(chǔ)器來(lái)實(shí)施。用以實(shí)現(xiàn)方法600的過(guò)程的其他處理器和存儲(chǔ)器的示例 由圖3中的替換性處理器314和存儲(chǔ)器316示出。方法600還可包括在虛線框606中示出的又一過(guò)程，因?yàn)檫@些過(guò)程對(duì)于方法600 的最寬泛實(shí)現(xiàn)的實(shí)踐而言并不是必需的。如框606所示，方法600還可包括在多路復(fù)用器 引擎多路復(fù)用N個(gè)編碼器操作中的一個(gè)編碼器操作之后基于這一個(gè)編碼器操作的經(jīng)編碼 比特來(lái)更新比特流狀態(tài)。因此，如先前討論的，當(dāng)MUX引擎408已完成多路復(fù)用編碼器操作 時(shí)，比特流狀態(tài)基于多路復(fù)用器408所用的比特被更新。同時(shí)要注意，雖然未明確說(shuō)明，框 606的過(guò)程固有地涉及MUX引擎的多路復(fù)用操作的執(zhí)行。在更新比特流狀態(tài)之后，還是如 框606中所示的，使用經(jīng)更新的比特流狀態(tài)從N個(gè)編碼器操作中的順序下一操作為多路復(fù) 用器引擎選擇恰適比特。圖7解說(shuō)了用在無(wú)線通信系統(tǒng)中的收發(fā)機(jī)設(shè)備700的框圖，收發(fā)機(jī)設(shè)備700包括 可被用于編碼操作和對(duì)從編碼操作產(chǎn)生的比特進(jìn)行線性緩存的裝置702。裝置702包括用 于將具有要由編碼器編碼的N個(gè)順序幀的編碼器操作化分為各自被指定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操作的模塊或裝置704。裝置704可由諸如編碼器304的編碼器內(nèi)的邏輯或 處理器、作業(yè)處理器303、諸如DSP的另一合適的處理器、或其任意組合來(lái)實(shí)現(xiàn)。注意，裝置 704的功能性類似于以上結(jié)合圖6中的框602所描述的功能。裝置704確定的經(jīng)編碼的N個(gè)編碼器操作隨后可經(jīng)由總線706、或其他類似合適的 通信耦合被傳達(dá)至裝置702中的各種其他模塊或裝置。在圖7的特定示例中，裝置704生 成的經(jīng)編碼比特經(jīng)由總線706被傳達(dá)給用于在編碼器輸出緩存器中順序地緩存這N個(gè)編碼 器操作中的每個(gè)操作的比特的裝置708。注意在一方面，N個(gè)編碼器操作中經(jīng)緩存編碼器操 作的比特被裝置708從緩存器讀出到多路復(fù)用器引擎，而這N個(gè)編碼器操作中的下一編碼 器操作的比特正被裝置708存儲(chǔ)到編碼器輸出緩存器中。作為示例，裝置708可由來(lái)自圖 3的示例的編碼器304、處理器302、緩存器306、或MUX引擎308中的一個(gè)或更多個(gè)來(lái)實(shí)現(xiàn)、 或者在還有另一 DSP或類似處理器的輔助下實(shí)現(xiàn)。注意，裝置708的功能性類似于在圖6 的方法的框604中所執(zhí)行的功能。裝置702還可包括用于在多路復(fù)用器引擎將N個(gè)編碼器操作中的一個(gè)編碼器操作 多路復(fù)用之后基于這一個(gè)編碼器操作的經(jīng)編碼比特來(lái)更新比特流狀態(tài)的裝置710這一選 項(xiàng)。裝置710例如可由MUX引擎308、緩存器306、編碼器304、諸如DSP的處理器、或其任意 組合來(lái)實(shí)現(xiàn)。另外，注意裝置710的功能性類似于結(jié)合圖6的框606所討論的過(guò)程。此外，裝置702可包括用于使用經(jīng)更新的比特流狀態(tài)從N個(gè)編碼器操作中的順序 下一個(gè)編碼器操作選擇用于多路復(fù)用器引擎的恰適比特的另一個(gè)任選裝置712。裝置712 例如可由MUX引擎308、緩存器306、編碼器304、諸如DSP的處理器、或其任意組合來(lái)實(shí)現(xiàn)。 另外，注意裝置712的功能性類似于結(jié)合圖6的框606所討論的過(guò)程。裝置702還可包括配置成存儲(chǔ)用于實(shí)施各模塊的過(guò)程和行為的計(jì)算機(jī)可讀指令 和數(shù)據(jù)的任選計(jì)算機(jī)可讀介質(zhì)或存儲(chǔ)器設(shè)備714。另外，裝置702可包括用以執(zhí)行存儲(chǔ)器 714中的計(jì)算機(jī)可讀指令、且可被配置成執(zhí)行裝置702中各種模塊或裝置的一個(gè)或多個(gè)功 能的處理器716。本領(lǐng)域技術(shù)人員將可理解，信息和信號(hào)可使用各種不同技術(shù)和技藝中的任何一種 來(lái)表示。例如，貫穿上面說(shuō)明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號(hào)、比特、碼元、和 碼片可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子、或其任何組合來(lái)表示。盡管出于解釋簡(jiǎn)單化的目的將方法集圖示并描述為一系列或數(shù)個(gè)動(dòng)作，但是將理 解本文中所描述的過(guò)程不受動(dòng)作的次序所限，因?yàn)橐恍﹦?dòng)作可按不同次序發(fā)生和/或與來(lái) 自本文中圖示和描述的其他動(dòng)作并發(fā)地發(fā)生。例如，本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，方法集可被替 換地表示成一系列相互關(guān)聯(lián)的狀態(tài)或事件，就像在狀態(tài)圖中那樣。而且，并非所有例示的動(dòng) 作皆為實(shí)現(xiàn)根據(jù)本文中所公開(kāi)的主題方法集的方法所必要的。本領(lǐng)域技術(shù)人員將進(jìn)一步領(lǐng)會(huì)，結(jié)合本文中所公開(kāi)的實(shí)施例來(lái)描述的各種解說(shuō)性 邏輯板塊、模塊、電路、和算法步驟可實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件、或這兩者的組合。為清 楚地解說(shuō)硬件與軟件的這一可互換性，各種解說(shuō)性組件、框、模塊、電路、和步驟在上面是以 其功能性的形式作一般化描述的。此類功能性是被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和 強(qiáng)加于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來(lái)實(shí)現(xiàn)所描述的功 能性，但此類設(shè)計(jì)決策不應(yīng)被解讀為致使脫離本公開(kāi)的范圍。結(jié)合本文所公開(kāi)的實(shí)施例描述的各種解說(shuō)性邏輯板塊、模塊、和電路可用通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其它可編 程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其設(shè)計(jì)成執(zhí)行本文所描述功能的 任何組合來(lái)實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任 何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例 如DSP與微處理器的組合、多個(gè)微處理器、與DSP核心協(xié)作的一個(gè)或更多個(gè)微處理器、或任 何其他此類配置。結(jié)合本文所公開(kāi)的實(shí)施例描述的方法或算法的步驟可直接在硬件中、在由處理器 執(zhí)行的軟件模塊中、或在這兩者的組合中實(shí)施。軟件模塊可駐留在RAM存儲(chǔ)器、閃存、ROM存 儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬盤、可移動(dòng)盤、CD-ROM、或本領(lǐng)域中所知的任 何其他形式的存儲(chǔ)介質(zhì)中。示例性存儲(chǔ)介質(zhì)耦合到處理器以使得該處理器能從/向該存儲(chǔ) 介質(zhì)讀寫信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留 在ASIC中。ASIC可駐留在用戶終端中。在替換方案中，處理器和存儲(chǔ)介質(zhì)可作為分立組件 駐留在用戶終端中。在一個(gè)或多個(gè)示例性示例中，所述功能可以硬件、軟件、固件、或其任意組合來(lái)實(shí) 現(xiàn)。如果在軟件中實(shí)現(xiàn)，則各功能可以作為一條或更多條指令或代碼存儲(chǔ)在計(jì)算機(jī)可讀介 質(zhì)上或藉其進(jìn)行傳送。計(jì)算機(jī)可讀介質(zhì)包括計(jì)算機(jī)存儲(chǔ)介質(zhì)和通信介質(zhì)兩者，其包括促成 計(jì)算機(jī)程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲(chǔ)介質(zhì)可以是能被計(jì)算機(jī)訪問(wèn)的任何可 用介質(zhì)。作為示例而非限定，這樣的計(jì)算機(jī)可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其 它光盤存儲(chǔ)、磁盤存儲(chǔ)或其它磁存儲(chǔ)設(shè)備、或能被用來(lái)攜帶或存儲(chǔ)指令或數(shù)據(jù)結(jié)構(gòu)形式的 合需程序代碼且能被計(jì)算機(jī)訪問(wèn)的任何其它介質(zhì)。任何連接也被正當(dāng)?shù)胤Q為計(jì)算機(jī)可讀介 質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無(wú) 線電、以及微波之類的無(wú)線技術(shù)從web網(wǎng)站、服務(wù)器、或其它遠(yuǎn)程源傳送而來(lái)，則該同軸電 纜、光纖電纜、雙絞線、DSL、或諸如紅外、無(wú)線電、以及微波之類的無(wú)線技術(shù)就被包括在介質(zhì) 的定義之中。如本文所用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多 用碟(DVD)、軟盤和藍(lán)光碟，其中盤(disk)常常磁性地再現(xiàn)數(shù)據(jù)，而碟(disc)用激光來(lái)光學(xué) 地再現(xiàn)數(shù)據(jù)。上述的組合也應(yīng)被包括在計(jì)算機(jī)可讀介質(zhì)的范圍內(nèi)。本文公開(kāi)的示例被提供用以使得本領(lǐng)域的任何技術(shù)人員能夠利用或使用當(dāng)前所 公開(kāi)的主題。對(duì)這些公開(kāi)的示例的各種修改對(duì)于本領(lǐng)域技術(shù)人員將是顯而易見(jiàn)的，并且本 文中定義的普適原理可被應(yīng)用于其他實(shí)施例而不會(huì)脫離本公開(kāi)的教義。還應(yīng)注意，本文中 專門使用措辭“示例性的”來(lái)表示“起到示例、實(shí)例、或解說(shuō)的作用”。本文中描述為“示例 性”的任何示例不必被解釋為優(yōu)于或勝過(guò)其他示例。由此，本公開(kāi)并非旨在被限定于本文中 示出的示例，而是應(yīng)被授予與本文中公開(kāi)的原理和新穎性特征一致的最廣義的范圍。
權(quán)利要求
一種用在無(wú)線通信系統(tǒng)中的方法，所述方法包括將使得由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操作；以及在編碼器輸出緩存器中順序地緩存所述N個(gè)編碼器操作中的每個(gè)操作的比特，其中所述N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特從所述編碼器輸出緩存器被讀出到多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到所述編碼器輸出緩存器中。
2.如權(quán)利要求1所述的方法，其特征在于，還包括在所述多路復(fù)用器引擎將所述N個(gè)編碼器操作中的一個(gè)編碼器操作多路復(fù)用之后基 于這一個(gè)編碼器操作的經(jīng)編碼比特來(lái)更新比特流狀態(tài)；以及使用所述經(jīng)更新的比特流狀態(tài)從所述N個(gè)編碼器操作中的順序下一編碼器操作選擇 用于所述多路復(fù)用器引擎的恰適比特。
3.如權(quán)利要求2所述的方法，其特征在于，還包括將所述經(jīng)更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作。
4.如權(quán)利要求1所述的方法，其特征在于，所述具有N幀的編碼器操作是UMB擴(kuò)展幀傳輸。
5.如權(quán)利要求1所述的方法，其特征在于，所述編碼器輸出緩存器被配置為具有至少 第一和第二緩存器部分的乒乓線性緩存器。
6.如權(quán)利要求5所述的方法，其特征在于，所述N個(gè)編碼器操作中的第一經(jīng)緩存編碼器 操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個(gè)緩存器部分 被讀出到所述多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一第二順序編碼器操作的比 特正被存儲(chǔ)到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部分中。
7.如權(quán)利要求1所述的方法，其特征在于，所述編碼器是UMBFLDCH編碼器。
8.如權(quán)利要求1所述的方法，其特征在于，所述編碼器是LTEPDSCH編碼器。
9.如權(quán)利要求1所述的方法，其特征在于，所述具有N個(gè)順序幀的編碼器操作是擴(kuò)展幀 傳輸。
10.一種用在無(wú)線通信系統(tǒng)中的收發(fā)機(jī)，所述收發(fā)機(jī)包括編碼器輸出緩存器；多路復(fù)用器引擎；以及編碼器，配置成將使得由所述編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳 輸?shù)腘個(gè)編碼器操作；以及在所述編碼器輸出緩存器中順序地緩存所述N個(gè)編碼器操作的比特，其中所述N個(gè)編 碼器操作中的經(jīng)緩存編碼器操作的比特從所述編碼器輸出緩存器被讀出到所述多路復(fù)用 器引擎，而所述N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到所述編碼器輸出緩 存器中。
11.如權(quán)利要求10所述的收發(fā)機(jī)，其特征在于，所述多路復(fù)用器引擎被配置成在多路復(fù)用之后基于所述N個(gè)編碼器操作中一個(gè)編碼器操作的經(jīng)編碼比特來(lái)更新比 特流狀態(tài)；以及使用所述經(jīng)更新的比特流狀態(tài)從所述N個(gè)編碼器操作中的順序下一編碼器操作選擇 用于所述多路復(fù)用器引擎的恰適比特。
12.如權(quán)利要求11所述的收發(fā)機(jī)，其特征在于，所述多路復(fù)用器引擎還被配置成將所 述經(jīng)更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作。
13.如權(quán)利要求10所述的收發(fā)機(jī)，其特征在于，所述具有N幀的編碼器操作是UMB擴(kuò)展 幀傳輸。
14.如權(quán)利要求10所述的收發(fā)機(jī)，其特征在于，所述編碼器輸出緩存器被配置為具有 至少第一和第二緩存器部分的乒乓線性緩存器。
15.如權(quán)利要求14所述的收發(fā)機(jī)，其特征在于，所述N個(gè)編碼器操作中的第一經(jīng)緩存編 碼器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個(gè)緩存器 部分被讀出到所述多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一第二順序編碼器操作 的比特正被存儲(chǔ)到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部 分中。
16.如權(quán)利要求10所述的收發(fā)機(jī)，其特征在于，所述編碼器是UMBFLDCH編碼器。
17.如權(quán)利要求10所述的收發(fā)機(jī)，其特征在于，所述編碼器是LTEPDSCH編碼器。
18.如權(quán)利要求10所述的收發(fā)機(jī)，其特征在于，所述具有N個(gè)順序幀的編碼器操作是擴(kuò) 展幀傳輸。
19.一種用在無(wú)線通信系統(tǒng)中的設(shè)備，包括用于將使得由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳 輸?shù)腘個(gè)編碼器操作的裝置；以及用于在編碼器輸出緩存器中順序地緩存所述N個(gè)編碼器操作中的每個(gè)操作的比特的 裝置，其中所述N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特從所述編碼器輸出緩存器被 讀出到多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到所 述編碼器輸出緩存器中。
20.如權(quán)利要求19所述的設(shè)備，其特征在于，還包括用于在所述多路復(fù)用器引擎將所述N個(gè)編碼器操作中的一個(gè)編碼器操作多路復(fù)用之 后基于這一個(gè)編碼器操作的經(jīng)編碼比特來(lái)更新比特流狀態(tài)的裝置。用于使用所述經(jīng)更新的比特流狀態(tài)從所述N個(gè)編碼器操作中的順序下一編碼器操作 選擇用于所述多路復(fù)用器引擎的恰適比特的裝置。
21.如權(quán)利要求20所述的設(shè)備，其特征在于，還包括用于將所述經(jīng)更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作的裝置。
22.如權(quán)利要求19所述的設(shè)備，其特征在于，所述具有N幀的編碼器操作是UMB擴(kuò)展幀 傳輸。
23.如權(quán)利要求19所述的設(shè)備，其特征在于，所述編碼器輸出緩存器被配置為具有至 少第一和第二緩存器部分的乒乓線性緩存器。
24.如權(quán)利要求23所述的設(shè)備，其特征在于，所述N個(gè)編碼器操作中的第一經(jīng)緩存編碼 器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個(gè)緩存器部 分被讀出到所述多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一第二順序編碼器操作的 比特正被存儲(chǔ)到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部分中。
25.如權(quán)利要求19所述的設(shè)備，其特征在于，所述編碼器是UMBFLDCH編碼器。
26.如權(quán)利要求19所述的設(shè)備，其特征在于，所述編碼器是LTEPDSCH編碼器。
27.如權(quán)利要求19所述的設(shè)備，其特征在于，所述具有N個(gè)順序幀的編碼器操作是擴(kuò)展 幀傳輸。
28.一種用在無(wú)線通信系統(tǒng)中的裝置，所述裝置包括處理器，其被配置成將使得由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳輸?shù)腘 個(gè)編碼器操作；以及在編碼器輸出緩存器中順序地緩存所述N個(gè)編碼器操作中的每個(gè)操作的比特，其中所 述N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特從所述編碼器輸出緩存器被讀出到多路 復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到所述編碼器輸 出緩存器中；以及耦合至所述處理器的用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器。
29.如權(quán)利要求28所述的裝置，其特征在于，所述處理器還被配置成在所述多路復(fù)用器引擎將所述N個(gè)編碼器操作中的一個(gè)編碼器操作多路復(fù)用之后基 于這一個(gè)編碼器操作的經(jīng)編碼比特來(lái)更新比特流狀態(tài)；以及使用所述經(jīng)更新的比特流狀態(tài)從所述N個(gè)編碼器操作中的順序下一編碼器操作選擇 用于所述多路復(fù)用器引擎的恰適比特。
30.如權(quán)利要求29所述的裝置，其特征在于，所述處理器還被配置成將所述經(jīng)更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作。
31.如權(quán)利要求28所述的裝置，其特征在于，所述具有N幀的編碼器操作是UMB擴(kuò)展幀 傳輸。
32.如權(quán)利要求28所述的裝置，其特征在于，所述編碼器輸出緩存器被配置為具有至 少第一和第二緩存器部分的乒乓線性緩存器。
33.如權(quán)利要求32所述的裝置，其特征在于，所述N個(gè)編碼器操作中的第一經(jīng)緩存編碼 器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個(gè)緩存器部 分被讀出到所述多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一第二順序編碼器操作的 比特正被存儲(chǔ)到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部分 中。
34.如權(quán)利要求28所述的裝置，其特征在于，所述編碼器是UMBFLDCH編碼器。
35.如權(quán)利要求28所述的裝置，其特征在于，所述編碼器是LTEPDSCH編碼器。
36.如權(quán)利要求28所述的裝置，其特征在于，所述具有N個(gè)順序幀的編碼器操作是擴(kuò)展 幀傳輸。
37.一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)可讀介質(zhì)，包括用于使計(jì)算機(jī)將使得由編碼器編碼N個(gè)順序幀的編碼器操作劃分為各自被指定用于 單個(gè)幀傳輸?shù)腘個(gè)編碼器操作的代碼；以及用于使計(jì)算機(jī)在編碼器輸出緩存器中順序地緩存所述N個(gè)編碼器操作中的每個(gè)操作的比特的代碼，其中所述N個(gè)編碼器操作中的經(jīng)緩存編碼器操作的比特從所述編碼器輸出 緩存器被讀出到多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一編碼器操作的比特正被 存儲(chǔ)到所述編碼器輸出緩存器中。
38.如權(quán)利要求37所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述計(jì)算機(jī)可讀介質(zhì)還包括 用于使計(jì)算機(jī)在所述多路復(fù)用器引擎將所述N個(gè)編碼器操作中的一個(gè)編碼器操作多路復(fù)用之后基于這一個(gè)編碼器操作的經(jīng)編碼比特來(lái)更新比特流狀態(tài)的代碼；以及用于使計(jì)算機(jī)使用所述經(jīng)更新的比特流狀態(tài)從所述N個(gè)編碼器操作中的順序下一編 碼器操作選擇用于所述多路復(fù)用器引擎的恰適比特的代碼。
39.如權(quán)利要求38所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述計(jì)算機(jī)可讀介質(zhì)還包括 用于使計(jì)算機(jī)將所述經(jīng)更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作的代碼。
40.如權(quán)利要求37所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述具有N幀的編碼器操作是 UMB擴(kuò)展幀傳輸。
41.如權(quán)利要求37所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述編碼器輸出緩存器被配 置為具有至少第一和第二緩存器部分的乒乓線性緩存器。
42.如權(quán)利要求41所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述N個(gè)編碼器操作中的第一 經(jīng)緩存編碼器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一 個(gè)緩存器部分被讀出到所述多路復(fù)用器引擎，而所述N個(gè)編碼器操作中的下一第二順序編 碼器操作的比特正被存儲(chǔ)到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一 緩存器部分中。
43.如權(quán)利要求37所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述編碼器是UMBFLDCH編碼器。
44.如權(quán)利要求37所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述編碼器是LTEPDSCH編碼器。
45.如權(quán)利要求37所述的計(jì)算機(jī)程序產(chǎn)品，其特征在于，所述具有N個(gè)順序幀的編碼器 操作是擴(kuò)展幀傳輸。
全文摘要
公開(kāi)了用于對(duì)編碼器輸出緩存使用線性存儲(chǔ)模型的裝置和方法。該裝置和方法通過(guò)將具有要由編碼器編碼的N個(gè)順序幀的編碼器操作劃分為各自被指定用于單個(gè)幀傳輸?shù)腘個(gè)編碼器操作(諸如在具有多個(gè)幀的擴(kuò)展幀傳輸?shù)那樾沃?來(lái)實(shí)施線性存儲(chǔ)輸出緩存。N個(gè)編碼器操作的比特隨后被順序地緩存在編碼器輸出緩存器中，其中N個(gè)編碼器操作中的每個(gè)經(jīng)緩存編碼器操作的比特從緩存器被讀出到多路復(fù)用器引擎，而這N個(gè)編碼器操作中的下一編碼器操作的比特正被存儲(chǔ)到編碼器輸出緩存器中。
文檔編號(hào)H04L1/18GK101889411SQ200880119664
公開(kāi)日2010年11月17日 申請(qǐng)日期2008年12月5日 優(yōu)先權(quán)日2007年12月5日
發(fā)明者B·帕哈, J·劉, V·安雷迪 申請(qǐng)人:高通股份有限公司