專利名稱：采用多個硬件數(shù)據(jù)路徑實現(xiàn)acs和傳輸度量操作的維特比均衡器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種維特比均衡器，用于平衡在受干擾信道中傳輸?shù)姆栃蛄小?br> 眾所周知，維特比(Viterbi)均衡器可以用于接收信號的平衡。維特比(Viterbi)均衡器為遞歸MLSE(最大似然率序列估計)序列計算機(jī)。對序列的估計基于通過格子圖尋找出的最短路徑，也就是說借助某種圖，圖中根據(jù)離散時間標(biāo)繪出了信道狀態(tài)。在此情況下，根據(jù)維特比(Viterbi)算法，計算出所考慮時間步中特定目標(biāo)狀態(tài)與先前時間步中的可能先前狀態(tài)間每次轉(zhuǎn)變的轉(zhuǎn)變度量值，此值代表轉(zhuǎn)變的概率。接著，將轉(zhuǎn)變度量值與對應(yīng)的先前狀態(tài)的狀態(tài)度量值相加(所謂的“累加”操作)，并比較用此方法所得的總和(所謂的“比較”操作)。選擇具有最小轉(zhuǎn)變度量值總和與最小先前狀態(tài)度量值的轉(zhuǎn)變(所謂的“選擇”操作)并形成已確定和目標(biāo)狀態(tài)相連的路徑的延伸。上述三個操作被稱為ACS操作。
因為先前狀態(tài)和目標(biāo)狀態(tài)間的每次轉(zhuǎn)變都具有一個引起轉(zhuǎn)變的相關(guān)數(shù)據(jù)符號，通過格子圖尋找最短路徑的過程也導(dǎo)致了傳輸數(shù)據(jù)符號序列的確定。
已知維特比(Viterbi)算法(VA)的擴(kuò)展，除了生成這種“硬判定”的數(shù)據(jù)符號以外，還提供表示硬判決置信度的可靠性信息，并且隨后的譯碼器可方便的使用此信息。類似于這樣的輸出被稱為軟輸出。
在源自簡化格子圖(即在格子圖中僅考慮一些可能的信道狀態(tài))的維特比(Viterbi)算法中，一旦發(fā)現(xiàn)通往某目標(biāo)狀態(tài)的轉(zhuǎn)變，則必須重新計算此目標(biāo)狀態(tài)。
對于高階數(shù)據(jù)信號來說，維特比(Viterbi)均衡器的計算復(fù)雜度急劇地增加。盡管GSM(全球數(shù)字移動電話系統(tǒng))采用了2階數(shù)據(jù)信號，但新的EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))標(biāo)準(zhǔn)基于8PSK(相移鍵控)調(diào)制法，此調(diào)制法采用8-階數(shù)據(jù)信號。這意味著每格狀態(tài)產(chǎn)生8次(GSM僅為2次)狀態(tài)轉(zhuǎn)變，并且有8次(GSM僅為2次)狀態(tài)轉(zhuǎn)變在每格狀態(tài)中結(jié)束。
采用適當(dāng)編程的DSP(數(shù)字信號處理器)來執(zhí)行用于處理維特比(Viterbi)算法的ACS操作。但是，其缺點(diǎn)是需要高的計算功率級，其等級為400MIPS(每秒百萬條指令)或更高。除了要通過昂貴的處理器獲得此計算功率級的缺點(diǎn)外，在移動無線電領(lǐng)域產(chǎn)生的特殊問題是，高的計算功率級通常導(dǎo)致高的能量消耗。但是移動無線電電話由于其能源的局限性無法承受高的能量消耗。
根據(jù)本發(fā)明的第一個方面，本發(fā)明提供的維特比(Viterbi)均衡器具有第一硬件數(shù)據(jù)路徑，用于執(zhí)行計算格子圖中目標(biāo)狀態(tài)度量值的ACS操作；以及第二硬件數(shù)據(jù)路徑，考慮到信道特性，其使用接收符號序列來計算格子圖中從先前狀態(tài)到目標(biāo)狀態(tài)的轉(zhuǎn)變度量值。這兩個數(shù)據(jù)路徑的使用意味著相應(yīng)的計算步驟由硬件處理，因此不消耗DSP(數(shù)字信號處理器)的任何計算能力。
本發(fā)明的第二個方面涉及一種維特比(Viterbi)均衡器，其具有第一硬件數(shù)據(jù)路徑，用于執(zhí)行計算格子圖中目標(biāo)狀態(tài)度量值的ACS操作；以及第三硬件數(shù)據(jù)路徑，其負(fù)責(zé)計算從通向目標(biāo)狀態(tài)的狀態(tài)轉(zhuǎn)變中估算出的符號序列的軟輸出值。在此情況下，兩個硬件數(shù)據(jù)路徑的使用也有效的減少了數(shù)字信號處理器上的負(fù)載。
本發(fā)明這兩個方面的一種較佳實施例的變型，其特征在于兩個硬件數(shù)據(jù)路徑直接相連，也就是說數(shù)字信號處理器沒有對在上游的硬件數(shù)據(jù)路徑中計算的數(shù)據(jù)進(jìn)行任何中間處理。在此情況下，在第二硬件數(shù)據(jù)路徑中計算的轉(zhuǎn)變度量值被直接送至第一硬件數(shù)據(jù)路徑，在第一硬件數(shù)據(jù)路徑中計算的數(shù)據(jù)被直接送至第三硬件數(shù)據(jù)路徑。因此，不需要數(shù)字信號處理器執(zhí)行中間計算步驟，從而節(jié)省了處理時間和計算能量的消耗。對于兩個數(shù)據(jù)路徑來說，數(shù)字信號處理器的任務(wù)僅為提供所考慮數(shù)據(jù)路徑的合適序列控制以及時間協(xié)調(diào)。
本發(fā)明的一個特別的較佳改良為，所設(shè)計的兩個數(shù)據(jù)路徑不僅能基于EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))移動無線電標(biāo)準(zhǔn)進(jìn)行平衡處理，還能基于GSM(全球數(shù)字移動電話系統(tǒng))移動無線電標(biāo)準(zhǔn)進(jìn)行平衡處理。這意味著相應(yīng)的硬件數(shù)據(jù)路徑既可以處理基于GMSK(高斯最小移頻鍵控)調(diào)制的2-階數(shù)據(jù)符號，也可以處理基于8PSK(相移鍵控)調(diào)制的8-階數(shù)據(jù)符號。從而，維特比(Viterbi)均衡器可選擇在EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))標(biāo)準(zhǔn)或GSM(全球數(shù)字移動電話系統(tǒng))標(biāo)準(zhǔn)下操作。
為了進(jìn)一步減少數(shù)字信號處理器的負(fù)載，最好具有一個第四硬件數(shù)據(jù)路徑，用于格子圖中目標(biāo)狀態(tài)向量(即關(guān)于目標(biāo)狀態(tài)的附加信息)的計算，和/或一個第五硬件數(shù)據(jù)路徑，用于已確定的數(shù)據(jù)符號的計算。
一種用于執(zhí)行ACS操作的第一硬件數(shù)據(jù)路徑的較佳實施例，其特征在于第一硬件數(shù)據(jù)路徑具有一個第一最小值階，其負(fù)責(zé)確定至少兩個狀態(tài)轉(zhuǎn)變的度量值和轉(zhuǎn)變度量值之和的最小值，以及一個第二最小值階，其在下游與第一最小值階相連，通過順序處理確定來自第一最小值階的總和的最小值。這導(dǎo)致了ACS操作中的“比較”步驟部分同步部分順序的被執(zhí)行，因此既有利于兩個狀態(tài)轉(zhuǎn)變的比較(基于GSM)也有利于八個狀態(tài)轉(zhuǎn)變的比較(基于EDGE)。
在附屬權(quán)利要求中說明了本發(fā)明的進(jìn)一步較佳改良。
圖4顯示了為轉(zhuǎn)變度量值的計算提供數(shù)據(jù)路徑的運(yùn)算單元的框架圖；圖5顯示了為ACS操作的執(zhí)行提供數(shù)據(jù)路徑的運(yùn)算單元的框架圖；圖6顯示了為軟輸出值的計算提供數(shù)據(jù)路徑的運(yùn)算單元的框架圖；圖7顯示了運(yùn)算單元的框架圖，其用于硬判定的數(shù)據(jù)符號的計算；以及圖8顯示了為新狀態(tài)向量的計算提供數(shù)據(jù)路徑的運(yùn)算單元的框架圖。
基于已知的等效電路，利用具有v個存儲單元，并且在存儲單元之前、之間和之后具有v+1個抽頭的移位寄存器，通過隨時間變化的信道參數(shù)(有v+1個)將從抽頭輸出的數(shù)據(jù)符號相乘的乘法器以及在輸出端的加法器，將隨時間變化的移動無線電信道模型化。V個存儲單元被稱為信道存儲器。
在此信道模型中，信道的瞬時狀態(tài)特別由移位寄存器的占有率表示。在8PSK(相移鍵控)數(shù)據(jù)符號中，有8V個可能的信道狀態(tài)(移位寄存器的占有率)，同時在GMSK(高斯最小移頻鍵控)數(shù)據(jù)符號中只有2V個。
在被稱為格子圖的信道狀態(tài)圖中，根據(jù)離散時間KT標(biāo)繪出信道狀態(tài)。T代表符號持續(xù)時間，K代表所考慮時間步的指數(shù)。
通過移動無線電信道傳輸數(shù)據(jù)符號對應(yīng)于在等效電路中將此數(shù)據(jù)符號存入移位寄存器。接著，信道(移位寄存器)的狀態(tài)(占有率)改變了，也就是說其從先前狀態(tài)轉(zhuǎn)變到只由所傳輸?shù)臄?shù)據(jù)符號確定的狀態(tài)(目標(biāo)狀態(tài))。
因此，所傳輸?shù)臄?shù)據(jù)符號序列預(yù)先確定了一條格子圖中的路徑，此路徑也被稱為格子圖的最短路徑，因為其滿足最小值條件Σk=0L+v[XK-Σl=0vak-1h1]2=Minimum]]>(1)其中，xk代表接收器所接收的數(shù)據(jù)符號，h0，h1，..，hv代表傳輸信道的信道脈沖響應(yīng)，ak代表所傳輸?shù)臄?shù)據(jù)符號，以及L+1代表所傳輸?shù)臄?shù)據(jù)符號序列的長度(單元的數(shù)量)。
對接收器來說，所傳輸?shù)臄?shù)據(jù)符號序列以及通過其確定的格子圖的最短路徑為未知元素。但是，一旦在接收器端確定了格子圖的最短路徑，所傳輸?shù)臄?shù)據(jù)符號序列也被確定。維特比(Viterbi)算法通過逐步的遞歸來確定此格子圖的最短路徑。
通常，維特比(Viterbi)算法確定時間步k中每個目標(biāo)狀態(tài)在時間步k-1中相應(yīng)的可能先前狀態(tài)(即通過數(shù)據(jù)符號的傳輸，那些可以轉(zhuǎn)變到所考慮的目標(biāo)狀態(tài)的狀態(tài))，并且計算這些狀態(tài)轉(zhuǎn)變的轉(zhuǎn)變度量值。接著，將轉(zhuǎn)變度量值與相關(guān)先前狀態(tài)的度量值(已在先前的遞歸步驟中計算出)相加，并逐個比較由此形成的度量值和轉(zhuǎn)變度量值之和。這些和中的最小值被確定為目標(biāo)狀態(tài)的度量值，并且此選擇還限定了正確的先前狀態(tài)以及相關(guān)的目標(biāo)狀態(tài)。這就是格子圖中“幸存”并繼續(xù)通向目標(biāo)狀態(tài)的僅有路徑，其他的路徑則全部終止。
對于高階信號的維特比(Viterbi)平衡來說，例如基于EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))的8PSK(相移鍵控)的調(diào)制信號，將使用簡化的格子圖，否則難以應(yīng)付其計算復(fù)雜度。對于8PSK(相移鍵控)調(diào)制法來說，其調(diào)制字符集包含8個數(shù)據(jù)符號，這意味著對于每個目標(biāo)狀態(tài)和如v＝6的信道存儲長度來說，將要考慮8次可能的轉(zhuǎn)變(數(shù)量為86)并且在每種情況下還必須預(yù)先確定所有86個目標(biāo)狀態(tài)的可能先前狀態(tài)。這大大超出了現(xiàn)有的計算功率級。
以下的例子為基于8PSK(相移鍵控)調(diào)制的(十分)簡化的格子圖，其中只考慮8個狀態(tài)。因此在每個時間步中僅需計算64個轉(zhuǎn)變度量值(8個目標(biāo)狀態(tài)，每個狀態(tài)由8次轉(zhuǎn)變獲得)。
8PSK(相移鍵控)數(shù)據(jù)符號的表示為PSK0，PSK1，PSK2，...，PSK7。已知它們的定義為PSKi＝exp(j*I*2π/8)；j為虛數(shù)單位。
信道的每個狀態(tài)由最后被存入存儲單元的數(shù)據(jù)符號表示，存儲單元位于移位寄存器的輸入端。在v＝6時，其還包括后5個先前狀態(tài)的信息。因此，信道狀態(tài)由具有6個分量的狀態(tài)向量表示PSKe，PSKd，PSKc，PSKb，PSKa，PSKp其中a、b、c、d、e、p＝0、..、7。此時，為了簡化標(biāo)記，省略了指示時間步的指數(shù)k。下劃線表示最后獲得的數(shù)據(jù)符號PSKp，其確定了狀態(tài)，5個未加下劃線的先前獲得的數(shù)據(jù)符號，被作為此狀態(tài)的附加信息僅當(dāng)計算轉(zhuǎn)變度量值時有用，這將在下文中介紹。


圖1以相繼標(biāo)上數(shù)字0到7的小方框表示了時間步k-1中的8個狀態(tài)和時間步k中的8個狀態(tài)。這些狀態(tài)數(shù)字被稱為狀態(tài)指數(shù)。此外，還顯示了時間步k-1中狀態(tài)的狀態(tài)向量。例如，經(jīng)過先前狀態(tài)PSKii0，PSKii1，PSKii2，PSKii3，PSKii4，到達(dá)時間步k-1中指數(shù)4的狀態(tài)(對應(yīng)于PSK4)，也就是說此狀態(tài)的狀態(tài)向量為PSKii4，PSKii3，PSKii2，PSKii1，PSKii0，PSK4圖1中顯示了從時間步k-1中的所有狀態(tài)到時間步k中的特定目標(biāo)狀態(tài)的轉(zhuǎn)變，即指數(shù)為1的狀態(tài)。關(guān)于時間步k中指數(shù)為1的目標(biāo)狀態(tài)的附加信息依賴于所考慮的各次轉(zhuǎn)變，因為它們決定了此狀態(tài)的附加信息。對于從時間步k-1中指數(shù)為4的狀態(tài)到時間步k中指數(shù)為1的狀態(tài)的轉(zhuǎn)變來說，其由粗箭頭表示，附加信息為PSKii3，PSKii2，PSKii1，PSKii0，PSK4。
關(guān)于時間步k中指數(shù)為m的狀態(tài)的狀態(tài)向量在下文中被簡化為Zk(m)。
在所考慮的從指數(shù)為4的先前狀態(tài)(時間步k-1)到指數(shù)為1的目標(biāo)狀態(tài)(時間步k)的轉(zhuǎn)變中，通過接收數(shù)據(jù)符號xk和估算出的信道脈沖響應(yīng)與關(guān)于此先前狀態(tài)的8PSK(相移鍵控)符號(數(shù)量為6)的卷積結(jié)果之間的歐氏距離，計算其轉(zhuǎn)變度量值，以及轉(zhuǎn)變數(shù)據(jù)符號(在此情況下為PSK1)Ik(4→1)=(xk-Σj=0.1.2.3.4PSKiij*hj+2-PSK4*h1-PSK1*h0)2]]>(2)用類似的方法計算從時間步k-1中的其他可能先前狀態(tài)m＝0、1、2、3、4、5、6、7到時間步k中指數(shù)為1的目標(biāo)狀態(tài)的轉(zhuǎn)變度量值Ik(m→1)。下文中的標(biāo)記Ik(m→m′)通常表示從時間步k-1中的狀態(tài)m到時間步k中目標(biāo)狀態(tài)m’的轉(zhuǎn)變度量值，m’＝0，...7。
時間步k中狀態(tài)m＝0，...7的度量值被稱為Mk(m)。在上述維特比(Viterbi)算法的遞歸步驟中，在第k個時間步時，所有的度量值Mk-1(m)均已知，但必須計算度量值Mk(m)。
與上述一般說明性標(biāo)記一致，現(xiàn)在在ACS操作的累加步驟(“ADD”)中將計算出的轉(zhuǎn)變度量值Ik(m→m′)和已計算出的先前狀態(tài)的度量值Mk- 1(m)相加，即Mk-1(m)+Ik(m→1)的和組成了時間步k中m＝1的目標(biāo)狀態(tài)。在比較步驟中(“COMPARE”)，確定具有最小值的和并將其定義為目標(biāo)狀態(tài)的度量值Mk(1)。在所考慮的例子中，這便是導(dǎo)致轉(zhuǎn)變的度量值，并在圖中用粗體表示了從時間步k-1中指數(shù)為4的狀態(tài)到時間步k中所考慮的目標(biāo)狀態(tài)1的轉(zhuǎn)變。對狀態(tài)向量為PSKii4，..，PSKii0，PSK4的最有可能的先前狀態(tài)的選擇，幫助形成了時間步k中指數(shù)為1的狀態(tài)的新狀態(tài)向量。其為PSKii3，PSKii2，PSKii1，PSKii0，PSK4，PSK1一旦涉及時間步k中所有狀態(tài)的ACS操作均執(zhí)行完畢時，這些狀態(tài)的所有狀態(tài)向量(數(shù)量為8)也被確定。
在所述例子中，所有狀態(tài)間都可能發(fā)生轉(zhuǎn)變。事實上的結(jié)果是，在具有8-階符號碼，通向各個目標(biāo)狀態(tài)發(fā)生8次轉(zhuǎn)變以及在此考慮的簡化格子圖的情況下，僅考慮了8個信道狀態(tài)。但是，選擇僅有8個狀態(tài)的簡化格子圖并不是本發(fā)明的先決條件，在采用未簡化到如此程度并具有不止8個狀態(tài)的格子圖的情況下也可以執(zhí)行維特比(Viterbi)算法。
圖2以功能塊及功能塊間的數(shù)據(jù)鏈路(數(shù)據(jù)總線)的形式顯示了接收器電路的結(jié)構(gòu)，其中包含本發(fā)明之均衡器。電路的中央部件為數(shù)字信號處理器DSP，其通過一個或多個配置寄存器CONFIG與兩個運(yùn)算單元RW1和RW2連接，使得數(shù)據(jù)可以互換。第一運(yùn)算單元RW1用于接收數(shù)據(jù)信號的平衡，也就是說其修復(fù)了在傳輸器端調(diào)制和通過空中接口傳輸調(diào)制信號的過程中產(chǎn)生的信號失真。第二運(yùn)算單元RW2執(zhí)行信道譯碼，也就是說在信號被調(diào)制到適當(dāng)?shù)妮d波上之前，此電路消除了在傳輸器端信道編碼的過程中附加在傳輸信號上的冗余度。運(yùn)算單元RW1和RW2既可以在GSM(全球數(shù)字移動電話系統(tǒng))標(biāo)準(zhǔn)下也可以在EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))標(biāo)準(zhǔn)下執(zhí)行平衡和信道譯碼任務(wù)。
第一運(yùn)算單元RW1通過第一雙向數(shù)據(jù)鏈路DL1與第一易失性數(shù)據(jù)存儲器RAM1相連，通過第二雙向數(shù)據(jù)鏈路DL2與第二易失性數(shù)據(jù)存儲器RAM2相連，以實現(xiàn)數(shù)據(jù)交換。在第二運(yùn)算單元RW2與第一易失性數(shù)據(jù)存儲器RAM1和第二易失性數(shù)據(jù)存儲器RAM2之間具有相應(yīng)的第三和第四雙向數(shù)據(jù)鏈路DL1’、DL2’。
將詳細(xì)描述第一運(yùn)算單元RW1與兩個易失性數(shù)據(jù)存儲器RAMW1和RAMW2之間的連接方式。第二運(yùn)算單元RW2也訪問數(shù)據(jù)存儲器RAMW1和RAMW2。為了將運(yùn)算單元RW1、RW2編程并初始化數(shù)字信號處理器DSP，所有的內(nèi)部數(shù)據(jù)存儲器RAM1、RAM2和RAMW1、RAMW2都可以被寫入或讀取。通過兩個接口INT_DEC和INT_EQ，中央數(shù)據(jù)總線DB和內(nèi)部數(shù)據(jù)總線DB1(RAM1)、DB2(RAM2)、DB3(RAMW1)和DB4(RAMW2)實現(xiàn)DSP的訪問請求。接口INT_DEC用于在信道譯碼過程中實現(xiàn)DSP的訪問，接口INT_EQ用于在平衡過程中實現(xiàn)DSP的訪問。
運(yùn)算單元RW1和RW2，數(shù)據(jù)存儲器RAM1、RAM2、RAMW1和RAMW2以及數(shù)據(jù)總線DB3、DB4和數(shù)據(jù)鏈路DL1、DL2、DL1’、DL2’可在物理上組成一個獨(dú)立的運(yùn)算處理器。
在德國專利申請案DE100 64 102.4中介紹了用于執(zhí)行信道譯碼的第二運(yùn)算單元RW2的結(jié)構(gòu)和操作方法，在此不詳細(xì)闡述，此專利申請案引用了本文所公開的內(nèi)容。
圖3顯示了第一運(yùn)算單元RW1的結(jié)構(gòu)。其包括下列硬件數(shù)據(jù)路徑---執(zhí)行ACS操作的數(shù)據(jù)路徑DP1---計算轉(zhuǎn)變度量值的數(shù)據(jù)路徑DP2---計算軟輸出值的數(shù)據(jù)路徑DP3---計算新狀態(tài)向量的數(shù)據(jù)路徑DP4---計算轉(zhuǎn)變度量值的部分被加數(shù)地址的數(shù)據(jù)路徑DP5，以及---計算硬判定的數(shù)據(jù)符號的數(shù)據(jù)路徑DP6此外，圖3顯示了數(shù)據(jù)存儲器RAM1、RAM2、RAMW1和RAMW2中的存儲內(nèi)容，以及將存儲器RAM1/2、RAMW1/2與數(shù)據(jù)路徑DP1-6連接并將數(shù)據(jù)路徑DP1-6相互連接的數(shù)據(jù)鏈路。
數(shù)據(jù)存儲器RAM1為用于計算轉(zhuǎn)變度量值的數(shù)據(jù)路徑DP2的輸入數(shù)據(jù)存儲器。其包括存儲接收數(shù)據(jù)符號xk的第一存儲區(qū)，以及存儲信道脈沖響應(yīng)的乘積和8PSK(相移鍵控)數(shù)據(jù)符號值的第二存儲區(qū)。除了獨(dú)立的乘積，數(shù)據(jù)存儲器RAM1也可以存儲包含兩個或多個類似乘積的轉(zhuǎn)變度量值的部分被加數(shù)。
存儲器RAMW1和RAMW2各自具有三個存儲部分，分別存儲轉(zhuǎn)變度量值、狀態(tài)向量和度量值。在此情況下，數(shù)據(jù)存儲器RAMW1中包含已處理過的時間步k-1中的Ik-1(m→m′)、Zk-1(m)和Mk-1(m)值(即“舊的”值)，同時相應(yīng)的新計算出的值Ik(m→m′)、Zk(m)和Mk(m)被輸入數(shù)據(jù)存儲器RAMW2中。
數(shù)據(jù)存儲器RAMW2為運(yùn)算單元RW1的輸出數(shù)據(jù)存儲器，在其第一部分存儲硬輸出值HOk(所謂的硬判定數(shù)據(jù)符號)，在其第二部分存儲軟輸出值SOk(即可靠性信息)。
通過數(shù)據(jù)鏈路DL1.1將數(shù)據(jù)存儲器RAM1中的接收數(shù)據(jù)符號xk送至第二數(shù)據(jù)路徑DP2，在第二數(shù)據(jù)路徑DP2中計算的轉(zhuǎn)變度量值Ik(m→m′)通過第二數(shù)據(jù)鏈路DL6輸出。數(shù)據(jù)鏈路DL3、DL4、DL5用于將數(shù)據(jù)存儲器RAMW1中的各存儲部分與第一數(shù)據(jù)路徑DP1連接。第一數(shù)據(jù)路徑DP1計算新的度量值并通過數(shù)據(jù)鏈路DL10將這些度量值送至數(shù)據(jù)存儲器RAMW2中正確的存儲部分。此外，第一數(shù)據(jù)路徑DP1的輸出端通過數(shù)據(jù)鏈路DL7與第六數(shù)據(jù)路徑DP6相連，并通過數(shù)據(jù)鏈路DL8和指針信息Z與第四數(shù)據(jù)路徑DP4相連。
數(shù)據(jù)鏈路DL9將第四數(shù)據(jù)路徑DP4的輸出端與第五數(shù)據(jù)路徑DP5相連。第五數(shù)據(jù)路徑DP5生成的地址由地址鏈路AL1傳至數(shù)據(jù)存儲器RAM1中的地址譯碼器。地址用來調(diào)用儲存于RAM1中第二部分的乘積-hi*PSKj，此乘積先前由DSP(數(shù)字信號處理器)計算，接著通過數(shù)據(jù)鏈路DL1.2將調(diào)用的乘積送至第二數(shù)據(jù)路徑DP2。
新計算出的度量值Mk(m)通過數(shù)據(jù)鏈路DL10由第一數(shù)據(jù)路徑DP1被送至數(shù)據(jù)存儲器RAMW2中相應(yīng)的存儲部分。數(shù)據(jù)鏈路DL11用于傳輸在第四數(shù)據(jù)路徑DP4中計算的新的狀態(tài)向量，并將其送至數(shù)據(jù)存儲器RAMW2中正確的部分。此外，第六數(shù)據(jù)路徑DP6通過數(shù)據(jù)鏈路DL13可以存取新計算出的狀態(tài)Zk(m)。
由第六數(shù)據(jù)路徑DP6計算的硬輸出值HOk通過數(shù)據(jù)鏈路DL2.1被送至數(shù)據(jù)存儲器RAM2，由第三數(shù)據(jù)路徑DP3計算的軟輸出值SOk通過數(shù)據(jù)鏈路DL2.2被送至數(shù)據(jù)存儲器RAM2。
圖4顯示了用于計算轉(zhuǎn)變度量值的第二數(shù)據(jù)路徑DP2的結(jié)構(gòu)圖。此數(shù)據(jù)路徑具有一個緩沖存儲器ZS1，一個加法器ADD1，一個累加器ACCU1，一個臨時存儲器REG1以及一個多路調(diào)制器MUX0。第二數(shù)據(jù)路徑DP2還包含復(fù)數(shù)平方單元kQUAD，此單元具有兩個實數(shù)平方器rQUAD，一個加法器ADD2和一個移位器SH1。移位器SH1的輸出端和數(shù)據(jù)鏈路DL6相連。
在下文中將描述第二數(shù)據(jù)路徑DP2的操作方法。第二數(shù)據(jù)路徑DP2使用方程式2中表述的公式正向計算轉(zhuǎn)變度量值。正向計算的意思是首先計算從特定先前狀態(tài)開始的所有轉(zhuǎn)變度量值(數(shù)量為8)，接著考慮下一個先前狀態(tài)，計算從此狀態(tài)開始的所有轉(zhuǎn)變度量值，以此類推。
具有任意狀態(tài)向量的特定先前狀態(tài)Zk-1(m)PSKg，PSKf，PSKe，PSKd，PSKc，PSKb(其中g(shù)、f、e、d、c、b＝0，...，7)將用來幫助理解。通過地址鏈路AL1選擇出這些具有相關(guān)信道系數(shù)的數(shù)據(jù)符號的乘積，并由數(shù)據(jù)鏈路DL1.1載入緩沖存儲器ZS1。此外，當(dāng)前數(shù)據(jù)符號xk也被寫入緩沖存儲器ZS1。
根據(jù)方程式2，由所考慮的先前狀態(tài)產(chǎn)生的8個轉(zhuǎn)變度量值表達(dá)如下|xk-PSKg*h6-PSKf*h5-PSKe*h4-PSKd*h3-PSKc*h2-PSKb*h1-PSKia*h0|2在此情況下，代表各個轉(zhuǎn)變的數(shù)據(jù)符號PSKia可以是任何可能值PSKia，ia＝0，..，7。這導(dǎo)致了以下的計算順序當(dāng)選定上述先前狀態(tài)時，首先將計算第一轉(zhuǎn)變度量值所需的7個乘積(其中-PSKia*h0＝-PSK0*h0)臨時存入緩沖存儲器ZS1中。接著，使用加法器ADD1和累加器ACCU1將前6個乘積(由先前狀態(tài)預(yù)先確定)和接收數(shù)據(jù)符號xk相加(應(yīng)注意乘積在存入存儲器RAM1時已具有負(fù)號，因此不需要求反也不需使用減法器)，然后將此部分和存入臨時存儲器REG1中。在最后的累加步驟中，加入表示轉(zhuǎn)變的乘積-PSKia*h0＝-PSK0*h0，并將相應(yīng)的總和送至復(fù)數(shù)平方器kQUAD1。
應(yīng)注意加法器ADD1、累加器ACCU1、臨時存儲器REG1和已提過的實數(shù)平方器rQUAD均為雙重形式，以便處理數(shù)據(jù)符號的實部和虛部。用虛線表示這些單元的雙重結(jié)構(gòu)。
兩個實數(shù)平方器rQUAD分別平方接收到的總和的實部和虛部。平方后的實部和虛部在加法器ADD2中相加，并被送至移位器SH1。移位器將所接收的數(shù)據(jù)字移動1位，接著通過數(shù)據(jù)鏈路DL6將結(jié)果作為所考慮先前狀態(tài)的第一轉(zhuǎn)變度量值輸出。
為了計算下一個具有-PSKia*h0＝-PSK1*h0的轉(zhuǎn)變度量值，存入臨時存儲器REG1中的部分和通過多路調(diào)制器MUX0被送至加法器ADD1，并在其中與將要計算的第二轉(zhuǎn)變的乘積-PSK1*h0相加。接下來的處理過程與上述過程類似，并再次通過數(shù)據(jù)鏈路DL6輸出計算出的從所考慮先前狀態(tài)到m＝1的目標(biāo)狀態(tài)的轉(zhuǎn)變度量值。
然后，計算所考慮先前狀態(tài)的剩下六個轉(zhuǎn)變度量值。接著轉(zhuǎn)入下一個先前狀態(tài)，并執(zhí)行相同的過程。
很明顯，和轉(zhuǎn)變度量值的反向計算相比，第二數(shù)據(jù)路徑DP2可以更為輕松的執(zhí)行轉(zhuǎn)變度量值的正向計算，這通常也發(fā)生在維特比(Viterbi)算法的處理過程中。其原因在于，在臨時存儲器REG1中臨時存儲的乘積和以及部分和意味著在計算第二到第八個轉(zhuǎn)變度量值時，僅需對存儲器進(jìn)行一次調(diào)用(調(diào)用-PSKia*h0)。
圖5顯示了用于執(zhí)行ACS操作的第一數(shù)據(jù)路徑DP1的結(jié)構(gòu)。
在輸入端，數(shù)據(jù)路徑DP1具有兩個加法器ADD3、ADD4，其輸出被送至臨時存儲器REG2。臨時存儲器REG2安置在第一最小值確定單元MIN1的上游。第一最小值確定單元MIN1的輸出通過附加存儲器REG3被輸入第二最小值確定單元MIN2。第二最小值確定單元MIN2的輸出被送至附加臨時存儲器REG4。REG4中存儲的內(nèi)容一方面被送至多路調(diào)制器MUX1，另一方面通過多路調(diào)制器MUX2返回給第二最小值確定單元MIN2作為第二次比較輸入。電路還具有一個P0單元，用于產(chǎn)生指針Z(Z1、Z2)，指針Z由最小值確定單元MIN1、MIN2輸出的指針信息Z1、Z2組成。輸入端數(shù)據(jù)鏈路DL4與輸出端數(shù)據(jù)鏈路DL8相同。在圖5中未顯示這些數(shù)據(jù)鏈路。
圖5所示電路運(yùn)行過程如下首先，將數(shù)據(jù)路徑DP2計算出的轉(zhuǎn)變度量值從RAMW1送至RAMW2。接著，兩個加法器ADD3、ADD4分別通過數(shù)據(jù)鏈路DL5和DL3被賦予兩個先前狀態(tài)的度量值以及涉及時間步k中特定目標(biāo)狀態(tài)的兩個相關(guān)轉(zhuǎn)變度量值(其剛由DP2從新計算出)。對于圖1所示的例子(其中目標(biāo)狀態(tài)為m＝1)，在圖5中顯示了前兩次轉(zhuǎn)變(0→1和1→1)的相應(yīng)度量值和轉(zhuǎn)變度量值。
加法器ADD3和ADD4各自將一個度量值與相關(guān)轉(zhuǎn)變度量值相加，從而對每個處理步驟來說，均在加法級ADD3、ADD4的輸出端輸出兩個相應(yīng)的總和值。兩個總和值為將要計算的目標(biāo)狀態(tài)(m＝1)最小度量值的候選值。
第一最小值確定單元MIN1調(diào)用存儲于臨時存儲器REG2中的兩個總和，并且輸出兩個總和中較小的一個。此時，指針信息Z1表示哪個所考慮的轉(zhuǎn)變具有最小總和。
在臨時存入臨時存儲器REG3之后，此最小值被送至第二最小值確定單元MIN2的一個輸入端，同時另一個輸入端已被第二多路調(diào)制器MUX2設(shè)置為最大可能值(如字長為16位的值0x7FFF)。從而，第二最小值確定單元MIN2的輸入端所接收的總和被寫入臨時存儲器REG4。
在此過程中，加法器ADD3和ADD4已計算出下一個關(guān)于狀態(tài)2-1和3-1之間轉(zhuǎn)變的總和，并且第一最小值確定單元MIN1確定了這些總和的最小值。再次生成指針信息Z1，并將兩個總和值中較小的一個送入第二最小值確定單元MIN2?，F(xiàn)在，此較小值通過多路調(diào)制器MUX2與先前確定的存入臨時存儲器REG4中的最小值比較。接著，臨時存儲器REG4中的內(nèi)容被第二最小值確定單元MIN2的輸出改寫，在此情況下，存儲內(nèi)容可能改變也可能未變，這取決于最小值確定過程的結(jié)果。第二個指針信息Z2使用兩個比較總和值中較小的一個。
很清楚，在四個這樣的處理步驟后才能確定來自先前狀態(tài)度量值和相關(guān)轉(zhuǎn)變度量值的最小總和值。此時，指針Z(Z1、Z2)表示在ACS操作過程中所確定的先前狀態(tài)的狀態(tài)向量。在圖1中，其為向量PSKii4，PSKii3，PSKii2，PSKii1，PSKii0，PSK4此方法確定的目標(biāo)狀態(tài)的度量值，通過多路調(diào)制器MUX1和數(shù)據(jù)鏈路DL10被載入數(shù)據(jù)存儲器RAMW2中。
圖8中顯示了用于計算新狀態(tài)向量的第四數(shù)據(jù)路徑DP4的結(jié)構(gòu)示意圖?；诒硎尽罢_的”先前狀態(tài)的狀態(tài)向量Zk-1(m)的指針Z(Z1、Z2)(圖1指數(shù)m＝4的狀態(tài))，通過數(shù)據(jù)鏈路DL4、DL8從數(shù)據(jù)存儲器RAMW1中的適當(dāng)存儲部分調(diào)出此狀態(tài)向量。在圖8中，選擇了一種此狀態(tài)向量的表達(dá)方式，其中考慮了每個被編為三位二進(jìn)制碼的PSK(相移鍵控)數(shù)據(jù)符號。這意味著圖8中所示的先前狀態(tài)包括六個三位二進(jìn)制碼ohm|lkj|ihg|fed|cba|loo。
此時，將此狀態(tài)向量送至數(shù)據(jù)路徑DP4中的移位和插入寄存器SHIN的第一輸入端，同時，代表轉(zhuǎn)變PSK(相移鍵控)符號的三位二進(jìn)制碼(例如001)被賦予寄存器SHIN的插入輸入端。移位和插入寄存器SHIN執(zhí)行如圖8中所示的操作，即舍棄“最老的”三位二進(jìn)制碼0nm，其他的三位二進(jìn)制碼向左移位，代表轉(zhuǎn)變的三位二進(jìn)制碼001置于所存位字的開始處。如此形成的目標(biāo)狀態(tài)的狀態(tài)向量通過數(shù)據(jù)鏈路DL11被寫入數(shù)據(jù)存儲器RAMW2中的適當(dāng)存儲部分。
用于調(diào)用相關(guān)乘積以計算下個狀態(tài)轉(zhuǎn)變的轉(zhuǎn)變度量值的地址的生成是基于由第五數(shù)據(jù)路徑DP5新定義的狀態(tài)向量，此轉(zhuǎn)變起始于剛剛計算的狀態(tài)，終止于時間步k+1中的目標(biāo)狀態(tài)。為此，由第四數(shù)據(jù)路徑DP4確定的狀態(tài)向量在第五數(shù)據(jù)路徑DP5中被打破為獨(dú)立的部分，將這些部分作為地址來調(diào)用RAM1中存儲的乘積或從此狀態(tài)到下一時間步中狀態(tài)的轉(zhuǎn)變度量值的部分被加數(shù)。
圖6顯示了用于計算軟輸出值的第三數(shù)據(jù)路徑DP3的結(jié)構(gòu)。第三數(shù)據(jù)路徑DP3具有三個最小值確定單元MIN3、MIN4、MIN5，在它們的輸出端分別緊接著三個多路分配器DMUX1、DMUX12、DMUX3。多路分配器DMUX1-3將信號分離給兩個臨時存儲器REG5、REG6；REG7、REG8；REG9、REG10。每個存儲器對REG5、REG6或REG7、REG8或REG9、REG10的兩個輸出將被送至多路調(diào)制器MUX3、MUX4、MUX5，由此形成了相應(yīng)最小值確定單元MIN3、MIN4或MIN5的第二個輸入。
此外，臨時存儲器REG5、REG7和REG9的輸出還與多路調(diào)制器MUXu(u為“上”的簡稱)的三個輸入端連接，臨時存儲器REG6、REG8和REG10的輸出還與多路調(diào)制器MUXd(d為“下”的簡稱)的三個輸入端連接。
多路調(diào)制器MUXu、MUXd的輸出被送入減法器SUB，SUB在其輸出端發(fā)出關(guān)于每個數(shù)據(jù)符號(三位)的三個軟位值s0、s1和s2。
用于生成軟輸出值的第三數(shù)據(jù)路徑DP3的運(yùn)行方法如下由三位(b0、b1、b2)表示8PSK(相移鍵控)數(shù)據(jù)符號，同時對于i＝0、1、2，bi＝0或1。計算出每個時間步中8PSK(相移鍵控)數(shù)據(jù)符號的每個組分bi的置信度值，此值表示值為1的硬判定的數(shù)據(jù)符號中相應(yīng)組分的概率。使用下列方程式計算關(guān)于位bi的軟位值sisi＝min[(Mk-1(m)+Ik(m→m′)|bi＝1)-(Mk-1(m)+Ik(m→m′)|bi＝0)]i＝0，1，2(3)三個軟位值組成了軟輸出值SOk。
應(yīng)注意在計算軟輸出值的同時，也在對所考慮的時間步中的轉(zhuǎn)變執(zhí)行ACS操作。為此，通過數(shù)據(jù)鏈路DL12，連續(xù)向最小值確定單元MIN3-5提供舊的度量值和轉(zhuǎn)變度量值的總和。多路分配器DMUX1-3用來決定由六個臨時存儲器REG5到REG10中的哪些來存儲最小值確定單元MIN3-5的輸出值。如果b2＝1，則存入REG5，如b2＝0，則存入REG6，如果b1＝1，則存入REG7，如b1＝0，則存入REG8，如果b0＝1，則存入REG9，以及如b0＝0，則存入REG10。接著，所儲存的總和被返回給相關(guān)的最小值確定單元MIN3-5，以進(jìn)行下一次比較(其基于兩相鄰時間步間的64次轉(zhuǎn)變)，多路調(diào)制器MUX3-5根據(jù)相關(guān)組分b2、b1或b0的值選擇相應(yīng)寄存器(REG5或REG6；REG7或REG8；REG9或REG10)。在每個時間步均采用一個最大比較值(例如0x7FFF)，用于最初的最小值生成。
因為對于每個位組分均發(fā)生32次轉(zhuǎn)變，所以基于上述方程式執(zhí)行最小化過程，在所有情況下均發(fā)生超過32次的狀態(tài)轉(zhuǎn)變。在處理完某一時間步的所有狀態(tài)轉(zhuǎn)變后，利用由上述遞歸方法確定并保存在臨時存儲器REG5-10中以供調(diào)用的(度量值+轉(zhuǎn)變度量值)總和，通過減法器SUB計算此時間步的軟輸出值。為此，多路調(diào)制器MUXu和MUXd均采用時分多路傳輸模式。通過數(shù)據(jù)鏈路DL2.2將軟位值s0、s1和s2的二進(jìn)制補(bǔ)碼值提供給數(shù)據(jù)存儲器RAM2。
圖7顯示了用于計算硬輸出值的數(shù)據(jù)路徑DP6的結(jié)構(gòu)。數(shù)據(jù)路徑DP6主要包括一個最小值確定單元MIN6，一個多路調(diào)制器MUX6以及一個臨時存儲器REG11，它們互相連接形成回路。和在其他數(shù)據(jù)路徑中使用的方法一樣，回路能夠確定通過數(shù)據(jù)鏈路DL7接收到的新的狀態(tài)度量值的最小值(這些度量值由數(shù)據(jù)路徑DP1中的最小化過程確定)。因為期望為每個時間步確定一個硬輸出值，所以對于所有八個新確定的狀態(tài)度量值均執(zhí)行最小化過程。
時間步k中具有最小狀態(tài)度量值的狀態(tài)向量的地址通過地址鏈路AL2被送至數(shù)據(jù)存儲器RAMW2使用的地址譯碼器中，如上所述，作為通過數(shù)據(jù)鏈路DL13調(diào)用正確的狀態(tài)向量的結(jié)果，狀態(tài)向量由相應(yīng)先前狀態(tài)的轉(zhuǎn)變數(shù)據(jù)符號組成。
為了提高硬輸出值的置信度，將執(zhí)行追溯操作，即選擇在過去的p時間步確定的轉(zhuǎn)變數(shù)據(jù)符號，例如可選擇p等于6。
應(yīng)注意p＞v是可能的，也就是說追溯操作所返回到的時間可能長于信道存儲器用于計算轉(zhuǎn)變度量值的時間。此時，必須使用擁有相應(yīng)較多(至少p個)PSK(相移鍵控)數(shù)據(jù)符號的較長狀態(tài)向量。如圖8所示，接著具有相應(yīng)的較長狀態(tài)向量的狀態(tài)被再次計算?！拜^長”狀態(tài)向量的使用對轉(zhuǎn)變度量值的計算沒有影響，因為在此時僅考慮后v個數(shù)據(jù)符號和當(dāng)前轉(zhuǎn)變數(shù)據(jù)符號。
對上述數(shù)據(jù)路徑的操作連接的很緊密，不需要DSP(數(shù)字信號處理器)進(jìn)行任何中間計算。DSP(數(shù)字信號處理器)僅主要用于執(zhí)行信道估算，計算乘積-hi*8PSKj(或通常包括一個或多個類似乘積的轉(zhuǎn)變度量值的部分被加數(shù))以及硬件運(yùn)算單元RW1和RW2的編程和配置。但是，實際的計算過程不需要DSP(數(shù)字信號處理器)的介入，從而只需中等性能就可以滿足(＜100MIPS)。
先前介紹的運(yùn)算單元RW1的操作方法使用了基于8PSK(相移鍵控)數(shù)據(jù)符號的EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))平衡。但是，所有的數(shù)據(jù)路徑DP1到DP6也可用于GSM(全球數(shù)字移動電話系統(tǒng))平衡。為此，僅需適當(dāng)配置這些數(shù)據(jù)路徑。
例如，GSM(全球數(shù)字移動電話系統(tǒng))平衡基于長度v＝5的信道存儲器，也就是說在信道估算過程中，DSP(數(shù)字信號處理器)確定了信道系數(shù)h0，h1，h2，h3，h4，h5。
使用下列公式計算轉(zhuǎn)變度量值Ik(m→m’)|xk-Σi=0,1···,4hi*(1-2*a1)-h5*(1-2*a5)|2i=0,1,2,··,5----(4)]]>其中ai表示二進(jìn)制位，即對于所有的i＝0，1，…5，ai＝0，1。
考慮以a1、a2、a3、a4表示狀態(tài)的簡化格子圖。a0表示轉(zhuǎn)變位，a5表示關(guān)于所考慮狀態(tài)的附加信息，其僅在計算轉(zhuǎn)變度量值時需要。和圖1中所示的標(biāo)記一樣，狀態(tài)向量可以以a5，a4，a3，a2，a1的形式表示。
為了滿足先決條件，關(guān)于每個時間步的格子圖都具有24＝16個狀態(tài)。因為每個(目標(biāo))狀態(tài)均可通過兩次轉(zhuǎn)變到達(dá)，所以對于每個時間步來說具有32次可能的轉(zhuǎn)變。
計算轉(zhuǎn)變度量值的數(shù)據(jù)路徑DP2不需任何改變就可用于GSM(全球數(shù)字移動電話系統(tǒng))，因為計算法則均相同。
重新配置用于計算ACS操作的數(shù)據(jù)路徑DP，使得臨時存儲器REG3和最小化回路包含了最小值確定單元MIN2，省略了臨時存儲器REG4和多路調(diào)制器MUX2。從而，指針信息Z2不存在。指針信息Z＝Z1僅為二進(jìn)制形式，并且可以跨過存儲器P0。
只需激活數(shù)據(jù)路徑DP3的三個分支中的一個來計算軟輸出值，因此可以停用或跨接多路調(diào)制器MUXu和MUXd。這樣的重新配置使數(shù)據(jù)路徑DP3可用于GSM(全球數(shù)字移動電話系統(tǒng))平衡。
圖7和8所示的數(shù)據(jù)路徑也可用于GSM(全球數(shù)字移動電話系統(tǒng))平衡。即使必須考慮改變后的狀態(tài)向量，在數(shù)據(jù)路徑DP6中(見圖7)，最小化回路將被通過16次，并且移位和插入寄存器SHIN仍可用于圖8所示的數(shù)據(jù)路徑DP4中。以上同樣適用于圖7所示的數(shù)據(jù)路徑DP6中的追溯操作。
權(quán)利要求
1.一種用于平衡在受干擾信道中傳輸?shù)姆栃蛄械木S特比均衡器，其具有數(shù)字信號處理器(DSP)，其包括一個第一輔助硬件數(shù)據(jù)路徑(DP1)，其用于執(zhí)行ACS操作并計算格子圖中目標(biāo)狀態(tài)的狀態(tài)度量值，以及一個第二輔助硬件數(shù)據(jù)路徑(DP2)，其基于信道特性，使用接收符號序列計算格子圖中從先前狀態(tài)到目標(biāo)狀態(tài)的轉(zhuǎn)變度量值。
2.一種用于平衡在受干擾信道中傳輸?shù)臄?shù)據(jù)信號的維特比均衡器，其具有數(shù)字信號處理器(DSP)，其包括一個第一輔助硬件數(shù)據(jù)路徑(DP1)，其用于執(zhí)行ACS操作并計算格子圖中目標(biāo)狀態(tài)的狀態(tài)度量值，以及一個第三輔助硬件數(shù)據(jù)路徑(DP3)，其負(fù)責(zé)計算軟輸出值，用于從通向目標(biāo)狀態(tài)的狀態(tài)轉(zhuǎn)變中估算出的符號序列。
3.如權(quán)利要求1或2所述的維特比均衡器，其特征在于兩個硬件數(shù)據(jù)路徑(D1、D2；D3、D4)直接相互連接，也就是說數(shù)字信號處理器沒有對在上游的硬件數(shù)據(jù)路徑(DP2；DP1)中計算的數(shù)據(jù)進(jìn)行任何中間處理。
4.如上述權(quán)利要求中任一所述的維特比均衡器，其特征在于兩個硬件數(shù)據(jù)路徑(D1、D2；D3、D4)不僅能基于EDGE(GSM拓展增強(qiáng)型數(shù)據(jù))移動無線電標(biāo)準(zhǔn)進(jìn)行平衡處理，還能基于GSM(全球數(shù)字移動電話系統(tǒng))移動無線電標(biāo)準(zhǔn)進(jìn)行平衡處理。
5.如上述權(quán)利要求中任一所述的維特比均衡器，其特征在于具有計算目標(biāo)狀態(tài)向量的第四硬件數(shù)據(jù)路徑(DP4)。
6.如權(quán)利要求5所述的維特比均衡器，其特征在于具有第五硬件數(shù)據(jù)路徑(DP5)，其使用從第四硬件數(shù)據(jù)路徑(DP4)獲得的目標(biāo)狀態(tài)的狀態(tài)向量計算轉(zhuǎn)變度量值部分總和的地址，轉(zhuǎn)變度量值關(guān)于從此目標(biāo)狀態(tài)到下一時間步中狀態(tài)的轉(zhuǎn)變。
7.如上述權(quán)利要求中任一所述的維特比均衡器，其特征在于還具有計算確定數(shù)據(jù)符號的硬件數(shù)據(jù)路徑(DP6)。
8.如上述權(quán)利要求中任一所述的維特比均衡器，其特征在于為了執(zhí)行ACS操作，第一硬件數(shù)據(jù)路徑(DP1)包括一個第一最小值級(MIN1)，其特別確定來自兩次狀態(tài)轉(zhuǎn)變的度量值和轉(zhuǎn)變度量值的總和的最小值，以及一個第二最小值級(MIN2、REG4、MUX2)，其連接在第一最小值級(MIN1)的下游，并通過順序處理，確定由第一最小值級(MIN1)輸出的總和的最小值。
9.如權(quán)利要求5和8所述的維特比均衡器，其特征在于由兩個最小值級(MIN1、MIN2)發(fā)出的指針信息(Z12、Z2)將用于第四硬件數(shù)據(jù)路徑(DP4)中，以確定目標(biāo)狀態(tài)的狀態(tài)向量。
10.如權(quán)利要求1所述的維特比均衡器，其特征在于第二硬件數(shù)據(jù)路徑(DP2)包括一個計算回路(ADD1、ACCU1、REG1)，用于乘積的求和或轉(zhuǎn)變度量值部分總和的計算。
11.如權(quán)利要求10所述的維特比均衡器，其特征在于計算回路(ADD1、ACCU1、REG1)包括臨時存儲器(REG1)，用于部分總和的存儲，這些部分總和可用于計算從特定先前狀態(tài)產(chǎn)生的所有轉(zhuǎn)變度量值。
12.如權(quán)利要求10或11所述的維特比均衡器，其特征在于第二硬件數(shù)據(jù)路徑(DP2)包括至少一個連接在計算回路下游的平方級(rQUAD)，以及至少一個附加加法級(ADD2)。
13.如權(quán)利要求2所述的維特比均衡器，其特征在于第三硬件數(shù)據(jù)路徑(DP3)包含至少一個計算回路，其中包括最小值確定單元(MIN3-5)，多路分配器(DMUX1-3)，安置在多路分配器(DMUX1-3)輸出端的存儲器對(REG5-10)，以及多路調(diào)制器(MUX3-5)，其中存儲器對(REG5-10)的輸出通過多路調(diào)制器(MUX3-5)被送至最小值確定單元(MIN3-5)的一個輸入端。
全文摘要
一種維特比(Viterbi)均衡器，其具有數(shù)字信號處理器(DSP)，DSP包括第一(DP1)和第二(DP2、DP3)輔助硬件數(shù)據(jù)路徑。第一數(shù)據(jù)路徑(DP1)用于執(zhí)行ACS操作并計算格子圖中目標(biāo)狀態(tài)的狀態(tài)度量值。根據(jù)配置的不同，第二硬件數(shù)據(jù)路徑(DP2、DP3)既可以計算格子圖中從先前狀態(tài)到目標(biāo)狀態(tài)的轉(zhuǎn)變度量值，也可以計算軟輸出值。
文檔編號H04B7/005GK1442009SQ01812226
公開日2003年9月10日 申請日期2001年6月29日 優(yōu)先權(quán)日2000年7月3日
發(fā)明者B·貝克 申請人:因芬尼昂技術(shù)股份公司