一種高電容驅(qū)動(dòng)低功耗cmos跨阻放大器的制造方法
【專利摘要】本發(fā)明公開(kāi)了一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，包括調(diào)節(jié)共源共柵輸入級(jí)、帶反饋電壓放大級(jí)和帶深度反饋輸出級(jí)，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端通過(guò)帶反饋電壓放大級(jí)進(jìn)而與帶深度反饋輸出級(jí)的輸入端連接。本發(fā)明通過(guò)采用調(diào)節(jié)共源共柵輸入級(jí)、帶深度負(fù)反饋輸出級(jí)以及自偏置結(jié)構(gòu)，實(shí)現(xiàn)電容驅(qū)動(dòng)能力，在輸入輸出電容都較大時(shí)，仍可獲得較大的帶寬，且通過(guò)采用帶反饋電壓輸出級(jí)，可以有效增大跨阻放大器的放大倍數(shù)，同時(shí)可以精確的控制跨阻放大器的跨阻放大器倍數(shù)。并且本發(fā)明通過(guò)采用自偏置結(jié)構(gòu)可以節(jié)省一個(gè)帶隙基準(zhǔn)電路，可以有效的降低跨阻放大器的功耗，減小芯片面積。本發(fā)明可廣泛應(yīng)用于通信設(shè)備中。
【專利說(shuō)明】
一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其涉及一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大 器。
【背景技術(shù)】
[0002] 隨著通信技術(shù)的快速發(fā)展，高速、穩(wěn)定、便攜的電子設(shè)備已經(jīng)成了時(shí)代的主流。而 前置放大器作為通信系統(tǒng)的重要組成部分，其性能直接影響著整個(gè)通信系統(tǒng)的性能。
[0003] 在傳統(tǒng)的電路設(shè)計(jì)中，人們通常習(xí)慣于將電壓作為電路的信號(hào)變量，因此目前的 電壓信號(hào)處理電路也相對(duì)成熟。但隨著通信技術(shù)的發(fā)展，電流型和電容型的微弱電信號(hào)在 通信系統(tǒng)中也變得越來(lái)越常見(jiàn)，例如在光纖通信、人體通信中，通常采用電流耦合或電容耦 合等信號(hào)耦合方式，所以必須將這類電流型或電容型的微弱電信號(hào)進(jìn)行放大，并轉(zhuǎn)變成電 壓信號(hào)，便于后續(xù)的電壓信號(hào)處理電路進(jìn)行處理。因此，因此研究具有低噪聲、高增益、高帶 寬的前置放大器顯得非常有必要。
[0004] 現(xiàn)今，在基于標(biāo)準(zhǔn)CMOS工藝的跨阻放大器已經(jīng)取得了一定進(jìn)展，但目前的研究主 要集中于光纖通信中的跨阻放大器，雖然該類放大器能在輸入電容為〇.5pF左右的電容下 工作在較高頻率，但是這種放大器很難適應(yīng)具有較高輸入輸出電容的通信系統(tǒng)，例如人體 通信中的輸入電容通常大于5pF，而且其功耗通常也較大，并不適用于移動(dòng)通信設(shè)備。

【發(fā)明內(nèi)容】

[0005] 為了解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種能降低功耗，適應(yīng)性較高的一 種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器。
[0006] 本發(fā)明所采取的技術(shù)方案是：
[0007] -種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，包括調(diào)節(jié)共源共柵輸入級(jí)、帶反饋電壓 放大級(jí)和帶深度反饋輸出級(jí)，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端通過(guò)帶反饋電壓放大級(jí)進(jìn) 而與帶深度反饋輸出級(jí)的輸入端連接。
[0008] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述調(diào)節(jié)共源共柵輸入級(jí)包括第一電阻、第一 NM0S管、 第二匪0S管、第三匪0S管和第一電壓放大器，所述第一匪0S管的漏極通過(guò)第一電阻連接至 電源端，所述第一匪0S管的柵極連接至電源端，所述第一匪0S管的源極與第二匪0S管的漏 極連接，所述第二NM0S管的源極分別與電流信號(hào)輸入端、第三NM0S管的漏極、第三NM0S管的 柵極和第一電壓放大器的輸入端連接，所述第一電壓放大器的輸出端與第二NM0S管的柵極 連接，所述第三NM0S管的源極與地連接，所述第一 NM0S管的漏極連接至帶反饋電壓放大級(jí) 的輸入端。
[0009] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述調(diào)節(jié)共源共柵輸入級(jí)包括第一電阻、第一 NM0S管、 第二匪0S管、第三匪0S管、第一限流電阻、第二限流電阻、第六匪0S管、第七匪0S管、第八 NM0S管、第九NM0S管、第十NM0S管和第二PM0S管，所述第一 NM0S管的漏極通過(guò)第一電阻連接 至電源端，所述第一匪0S管的柵極連接至電源端，所述第一匪0S管的源極與第二匪0S管的 漏極連接，所述第二NMOS管的源極分別與電流信號(hào)輸入端、第三NMOS管的漏極、第三NMOS管 的柵極和第七匪0S管的柵極連接，所述第三NM0S管的源極、第七NM0S管的源極、第八NM0S管 的源極和第十NMOS管的源極均與地連接，所述第二NMOS管的柵極與第九匪0S管的漏極連 接，所述第一匪0S管的柵極分別與第六NMOS管的柵極、第二PM0S管的源極和第九W0S管的 柵極，所述第六NMOS管的漏極通過(guò)第一限流電阻連接至電源端，所述第九匪0S管的漏極通 過(guò)第二限流電阻連接至電源端，所述第六匪0S管的漏極與第二PM0S管的柵極連接，所述第 六NMOS管的源極與第七NMOS管的漏極連接，所述第九NMOS管的源極與第十NMOS管的漏極連 接，所述第二PM0S管的漏極分別與第八NMOS管的漏極、第八NMOS管的柵極和第十W0S管的 柵極相連接，所述第一 NMOS管的漏極連接至帶反饋電壓放大級(jí)的輸入端。
[0010] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述帶反饋電壓放大級(jí)包括第二電阻和第二電壓放大 器，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端連接至第二電壓放大器的輸入端，所述第二電壓放 大器的輸入端通過(guò)第二電阻連接至第二電壓放大器的輸出端，所述第二電壓放大器的輸出 端連接至帶深度反饋輸出級(jí)的輸入端。
[0011] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述帶反饋電壓放大級(jí)包括第二電阻、第三限流電阻、 第四限流電阻、第五限流電阻、第十一匪0S管、第十二NM0S管和第十三匪0S管，所述調(diào)節(jié)共 源共柵輸入級(jí)的輸出端通過(guò)第二電阻進(jìn)而連接至第十三NM0S管的源極，所述調(diào)節(jié)共源共柵 輸入級(jí)的輸出端連接至第十一匪os管的柵極，所述第^^一NM0S管的漏級(jí)和第十三匪0S管的 漏極均連接至電源端，所述第十二匪0S管的漏極通過(guò)第四限流電阻連接至電源端，所述第 十二匪0S管的漏極連接至第十三NM0S管的柵極，所述第^^一NM0S管的源級(jí)通過(guò)第三限流電 阻與地連接，所述第十一NM0S管的源級(jí)與第十二NM0S管的柵極連接，所述第十三匪0S管的 源級(jí)通過(guò)第五限流電阻與地連接，所述第十二NM0S管的源級(jí)與地連接，所述第十三NM0S管 的源級(jí)與帶深度反饋輸出級(jí)的輸入端連接。
[0012] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述帶深度反饋輸出級(jí)包括第一 PM0S管、第四NM0S管、 第五匪0S管和第三電壓放大器，所述帶反饋電壓放大級(jí)的輸出端連接至第四匪0S管的柵 極，所述第一 PM0S管的源極連接至電源端，所述第一 PM0S管的柵極分別與第三電壓放大器 的輸入端、第一 PM0S管的漏極、第四匪0S管的漏極相連接，所述第四匪0S管的源極與第五 匪0S管的漏極連接，所述第三電壓放大器的輸出端與第五匪0S管的柵極連接，所述第五 NM0S管的源極與地連接。
[0013] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述帶深度反饋輸出級(jí)包括第一 PM0S管、第四NM0S管、 第五匪0S管、第三PM0S管、第四PM0S管、第十四NM0S管和第六限流電阻，所述帶反饋電壓放 大級(jí)的輸出端連接至第四NM0S管的柵極，所述第三PM0S管的源級(jí)、第四PM0S管的源級(jí)和第 一 PM0S管的源級(jí)均與電源端連接，所述第三PM0S管的柵極分別與第一 PM0S管的柵極、第一 PM0S管的漏極和第四NM0S管的漏極連接，所述第三PM0S管的漏極通過(guò)第六限流電阻與地連 接，所述第三PM0S管的漏極與第十四NM0S管的柵極連接，所述第四PM0S管的柵極分別與第 四PM0S管的漏極、第十四匪0S管的漏極和第五NM0S管的柵極相連接，所述第四NM0S管的源 極與第五NM0S管的漏極連接，所述第十四NM0S管的源極和第五NM0S管的源極均與地連接。
[0014] 本發(fā)明的有益效果是：
[0015] 本發(fā)明一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器通過(guò)采用調(diào)節(jié)共源共柵輸入級(jí)、帶 深度負(fù)反饋輸出級(jí)以及自偏置結(jié)構(gòu)，實(shí)現(xiàn)電容驅(qū)動(dòng)能力，在輸入輸出電容都較大時(shí)，仍可獲 得較大的帶寬，且通過(guò)采用帶反饋電壓輸出級(jí)，可以有效增大跨阻放大器的放大倍數(shù)，同時(shí) 可以精確的控制跨阻放大器的跨阻放大器倍數(shù)。并且本發(fā)明通過(guò)采用自偏置結(jié)構(gòu)可以節(jié)省 一個(gè)帶隙基準(zhǔn)電路，可以有效的降低跨阻放大器的功耗，減小芯片面積。
【附圖說(shuō)明】
[0016] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步說(shuō)明：
[0017] 圖1為本發(fā)明的電路原理圖；
[0018] 圖2為本發(fā)明的調(diào)節(jié)共源共柵輸入級(jí)的另一實(shí)施例的電路原理圖；
[0019] 圖3為本發(fā)明的帶反饋電壓放大級(jí)的另一實(shí)施例的電路原理圖；
[0020] 圖4為本發(fā)明的帶深度負(fù)反饋的另一實(shí)施例的電路原理圖。
【具體實(shí)施方式】
[0021] 參考圖1，本發(fā)明一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，包括調(diào)節(jié)共源共柵輸入 級(jí)1、帶反饋電壓放大級(jí)2和帶深度反饋輸出級(jí)3,所述調(diào)節(jié)共源共柵輸入級(jí)1的輸出端通過(guò) 帶反饋電壓放大級(jí)2進(jìn)而與帶深度反饋輸出級(jí)3的輸入端連接。
[0022] 電流信號(hào)輸入端的輸入信號(hào)是一個(gè)電流信號(hào)Ιιη，Ιιη通過(guò)調(diào)節(jié)共源共柵輸入級(jí)1耦 合進(jìn)入跨阻放大器，電流信號(hào)經(jīng)過(guò)調(diào)節(jié)共源共柵輸入級(jí)1后轉(zhuǎn)化為一個(gè)電壓信號(hào)V a;所述的 帶反饋電壓放大級(jí)2的輸入信號(hào)是調(diào)節(jié)共源共柵輸入級(jí)1所輸出的電壓信號(hào)Va，通過(guò)帶反饋 電壓放大電路對(duì)該電壓￥ 3進(jìn)行放大，放大后的電壓為Vb;所述的帶深度負(fù)反饋輸出級(jí)將帶反 饋電壓放大級(jí)2的輸出電壓Vb進(jìn)行功率放大后輸出，輸出電壓為Vmjt。
[0023] 優(yōu)選的，所述調(diào)節(jié)共源共柵輸入級(jí)1，可將輸入電流耦合到跨阻放大器中，并將輸 入電流信號(hào)轉(zhuǎn)化為電壓信號(hào)，該輸入級(jí)采用一個(gè)電壓放大器作為反饋電路，這個(gè)反饋電路 可以使得該跨阻放大器的輸入阻抗減小，從而減小輸入電容對(duì)跨阻放大器帶寬的影響，增 強(qiáng)跨阻放大器對(duì)輸入電容的驅(qū)動(dòng)能力;所述帶反饋電壓放大級(jí)2將輸入級(jí)所輸出的電壓進(jìn) 行放大，提高放大器的放大倍數(shù)，并且由于在該級(jí)放大中采用了反饋，可使得跨阻放大倍數(shù) 近似等于反饋電阻的大小;所述帶深度負(fù)反饋輸出級(jí)，該輸出級(jí)包括一個(gè)源跟隨器，可提高 跨阻放大器的輸出功率，提高帶負(fù)載能力，同時(shí)該輸出級(jí)還采用了一個(gè)深度負(fù)反饋電路，可 以使得該跨阻放大器的輸出阻抗減小，從而減小輸入電容對(duì)跨阻放大器帶寬的影響，增強(qiáng) 跨阻放大器對(duì)輸入電容的驅(qū)動(dòng)能力。
[0024] 進(jìn)一步作為優(yōu)選的實(shí)施方式，所述調(diào)節(jié)共源共柵輸入級(jí)1包括第一電阻R1、第一 NM0S管NM1、第二NM0S管NM2、第三NM0S管NM3和第一電壓放大器A1，所述第一 NM0S管NM1的漏 極通過(guò)第一電阻R1連接至電源端，所述第一 NM0S管NM1的柵極連接至電源端，所述第一 NM0S 管匪1的源極與第二W0S管W2的漏極連接，所述第二匪0S管匪2的源極分別與電流信號(hào)輸 入端、第三NM0S管匪3的漏極、第三NM0S管匪3的柵極和第一電壓放大器A1的輸入端連接，所 述第一電壓放大器A1的輸出端與第二NM0S管NM2的柵極連接，所述第三NM0S管NM3的源極與 地連接，所述第一 NM0S管NM1的漏極連接至帶反饋電壓放大級(jí)2的輸入端。
[0025] 所述調(diào)節(jié)共源共柵輸入級(jí)1包括第一匪0S管匪1、第二NM0S管匪2和第三匪0S管 匪3、第一電阻R1以及第一電壓放大器A1。所述第二NM0S管匪2和第三NM0S管匪3構(gòu)成一個(gè)共 柵結(jié)構(gòu)輸入級(jí)，輸入電流Iin通過(guò)第一匪0S管匪1和第二W0S管匪2耦合到跨阻放大器中，在
[0029]由于Ιιη的變化會(huì)引起輸入點(diǎn)電壓Vin的變化，因此可加第一電壓放大器A1將V in放 大后反饋到第二NM0S管匪2的柵極，這可以使得輸入級(jí)的輸入電阻大大減小，加了第一電壓 放大器A1后的輸入電阻與電流信號(hào)輸入端的極點(diǎn)頻率可表示為：
不加第一電壓放大器A1時(shí)，這種共柵結(jié)構(gòu)輸入級(jí)的輸入電阻為：
[0027]通常輸入電容(^都遠(yuǎn)大于M0S管的寄生電容，因此，電流信號(hào)輸入端的極點(diǎn)頻率可 近似表示成如下：
[0032] 通過(guò)比較式(2)、（4)我們可以發(fā)現(xiàn)，在增加第一電壓放大器A1作為反饋時(shí)，電流信 號(hào)輸入端的極點(diǎn)頻率得到了很大的提升。
[0033] 同時(shí)這種改進(jìn)的調(diào)節(jié)共源共柵輸入級(jí)1還可將輸入電流信號(hào)IinR化成電壓信號(hào) Va，電流信號(hào)輸入端的電壓變化為：
[0034] Vin=Iin*Rin (5)
[0035] 第一電壓放大器A1的輸出電壓為：
[0036] Voutl = Vin*(-Al ) = Iin*Rin*(~Al) (6)
[0037] 第二NMOS管NM2的電流變化為：
[0038] I2=(V〇utl-Vin)*gnm2^Iin (7)
[0039] Va=l2*Ra^Iin*Ra (8)
[0040] 其中Ras從節(jié)點(diǎn)a處看進(jìn)去的等效電阻。至此，輸入級(jí)已經(jīng)將輸入電流信號(hào)轉(zhuǎn)化成 電壓信號(hào)。
[0041] 進(jìn)一步作為優(yōu)選的實(shí)施方式，所述帶反饋電壓放大級(jí)2包括第二電阻R2和第二電 壓放大器A2,所述調(diào)節(jié)共源共柵輸入級(jí)1的輸出端連接至第二電壓放大器A2的輸入端，所述 第二電壓放大器A2的輸入端通過(guò)第二電阻R2連接至第二電壓放大器A2的輸出端，所述第二 電壓放大器A2的輸出端連接至帶深度反饋輸出級(jí)3的輸入端。
[0042] 所述帶反饋電壓放大級(jí)2包括第二電壓放大器A2和第二電阻R2,其中所述第二電 阻R2為反饋電阻。帶反饋電壓放大級(jí)2將￥ 3進(jìn)行放大，提高放大器的放大倍數(shù)，放大后的電 壓為Vb，并且由于在該級(jí)放大中采用了反饋，可使得跨阻放大倍數(shù)近似等于第二電阻R2的 大小。其推導(dǎo)過(guò)程如下：
[0043]由于第二電壓放大器A2的放大倍數(shù)A2?1，所以從a點(diǎn)看進(jìn)去的等效電阻可以表示 為

[0046] Vb = Va*(-A2) ^-Iin*Rf (11)
[0047] 從式（11)可以看出，經(jīng)過(guò)電壓放大之后，該跨阻放大器的跨阻放大倍數(shù)近似的等 于反饋電阻Rf的大小，因此，可以通過(guò)調(diào)節(jié)Rf的大小來(lái)調(diào)整跨阻放大倍數(shù)。
[0048]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述帶深度反饋輸出級(jí)3包括第一 PM0S管PM1、第四 NM0S管NM4、第五NM0S管匪5和第三電壓放大器A3,所述帶反饋電壓放大級(jí)2的輸出端連接至 第四NM0S管NM4的柵極，所述第一 PM0S管PM1的源極連接至電源端，所述第一 PM0S管PM1的柵 極分別與第三電壓放大器A3的輸入端、第一 PM0S管PM1的漏極、第四NM0S管匪4的漏極相連 接，所述第四匪0S管匪4的源極與第五匪0S管匪5的漏極連接，所述第三電壓放大器A3的輸 出端與第五匪0S管匪5的柵極連接，所述第五匪0S管匪5的源極與地連接。其中，其中第四 匪0S管NM4和第五匪0S管匪5構(gòu)成一個(gè)源跟隨器，可提高跨阻放大器的輸出功率，提高帶負(fù) 載能力;第五NM0S管匪5及第三電壓放大器A3構(gòu)成一個(gè)深度負(fù)反饋電路，可以使得該跨阻放 大器的輸出阻抗減小A 3倍，從而減小輸入電容對(duì)跨阻放大器帶寬的影響，增強(qiáng)跨阻放大器 對(duì)輸入電容的驅(qū)動(dòng)能力，其具體原理如下：
[0049] 所述帶深度負(fù)反饋輸出級(jí)包括第一 PM0S管PM1、第四NM0S管匪4、第五NM0S管匪5和 第三電壓放大器A3,其中第四NM0S管匪4和第五匪0S管匪5構(gòu)成一個(gè)源跟隨器，可提高跨阻 放大器的輸出功率，提高帶負(fù)載能力；在未加深度負(fù)反饋電阻時(shí)，第四匪0S管匪4和第五 NM0S管匪5所構(gòu)成的源跟隨器的輸出電阻為
[0051 ]通常輸出電容(：_都遠(yuǎn)大于M0S管的寄生電容，因此，輸出節(jié)點(diǎn)的極點(diǎn)頻率可近似 表示成如下：
[0053] 所述第五匪0S管匪5及第三電壓放大器A3構(gòu)成一個(gè)深度負(fù)反饋電路，可以使得該 跨阻放大器的輸出阻抗減小，加反饋電路后的輸出電阻為：
[0055] 比較公式（12)、（14)可以發(fā)現(xiàn)，增加了深度負(fù)反饋電路之后，輸出電阻明顯減小， 這可以有效的減小輸出電容對(duì)跨阻放大器帶寬的影響，提高跨阻放大器的輸出電容的驅(qū)動(dòng) 能力。
[0056] 其中，共源共柵結(jié)構(gòu)是在負(fù)載電阻與放大管之間增加一個(gè)寬長(zhǎng)比比放大管小的多 的隔離管，所述的共源共柵結(jié)構(gòu)以及源跟隨器結(jié)構(gòu)體現(xiàn)在調(diào)節(jié)共源共柵輸入級(jí)1、第一電壓 放大器A1以及第二電壓放大器A2中。由于該隔離管的寬長(zhǎng)比很小，可以隔離放大管的寄生 電容與負(fù)載電阻，從而擴(kuò)展帶寬;源跟隨器結(jié)構(gòu)是指在兩級(jí)放大電路之間增加一個(gè)源跟隨 器，該結(jié)構(gòu)可以使得每一級(jí)放大電路之間更好的匹配，有效的增加電壓擺幅，同時(shí)隔離開(kāi)每 一級(jí)放大電路之間的負(fù)載電阻與寄生電容，擴(kuò)展帶寬;采用自偏置結(jié)構(gòu)可以節(jié)省一個(gè)帶隙 基準(zhǔn)電路，可以有效的降低跨阻放大器的功耗，減小芯片面積。
[0057] 參考圖2,進(jìn)一步作為優(yōu)選的實(shí)施方式，所述調(diào)節(jié)共源共柵輸入級(jí)1的另一實(shí)施例 為:所述調(diào)節(jié)共源共柵輸入級(jí)1包括第一電阻R1、第一 NM0S管匪1、第二匪0S管匪2、第三NM0S 管匪3、第一限流電阻RX1、第二限流電阻RX2、第六匪0S管匪6、第七NM0S管匪7、第八匪0S管 匪8、第九NM0S管匪9、第十匪0S管匪10和第二PM0S管PM2，所述第一 NM0S管匪1的漏極通過(guò)第 一電阻R1連接至電源端，所述第一匪0S管匪1的柵極連接至電源端，所述第一匪0S管匪1的 源極與第二NM0S管匪2的漏極連接，所述第二匪0S管匪2的源極分別與電流信號(hào)輸入端、第 三NM0S管匪3的漏極、第三NM0S管匪3的柵極和第七NM0S管匪7的柵極連接，所述第三NM0S管 NM3的源極、第七NM0S管NM7的源極、第八NM0S管NM8的源極和第十NM0S管NM10的源極均與地 連接，所述第二NM0S管NM2的柵極與第九NM0S管NM9的漏極連接，所述第一 NM0S管NM1的柵極 分別與第六匪0S管匪6的柵極、第二PM0S管PM2的源極和第九匪0S管匪9的柵極，所述第六 匪0S管匪6的漏極通過(guò)第一限流電阻RX1連接至電源端，所述第九NM0S管NM9的漏極通過(guò)第 二限流電阻RX2連接至電源端，所述第六NM0S管匪6的漏極與第二PM0S管PM2的柵極連接，所 述第六NM0S管匪6的源極與第七匪0S管匪7的漏極連接，所述第九匪0S管匪9的源極與第十 匪0S管匪10的漏極連接，所述第二PM0S管PM2的漏極分別與第八匪0S管匪8的漏極、第八 NM0S管NM8的柵極和第十NM0S管NM10的柵極相連接，所述第一 NM0S管NM1的漏極連接至帶反 饋電壓放大級(jí)2的輸入端。
[0058] 參考圖3,進(jìn)一步作為優(yōu)選的實(shí)施方式，所述帶反饋電壓放大級(jí)2的另一實(shí)施例為： 所述帶反饋電壓放大級(jí)2包括第二電阻R2、第三限流電阻RX3、第四限流電阻RX4、第五限流 電阻RX5、第^^一NM0S管匪11、第十二匪0S管匪12和第十三匪0S管匪13，所述調(diào)節(jié)共源共柵 輸入級(jí)1的輸出端通過(guò)第二電阻R2進(jìn)而連接至第十三NM0S管匪13的源極，所述調(diào)節(jié)共源共 柵輸入級(jí)1的輸出端連接至第十一匪0S管匪11的柵極，所述第^^一匪0S管匪11的漏級(jí)和第 十三匪0S管NM13的漏極均連接至電源端，所述第十二NM0S管匪12的漏極通過(guò)第四限流電阻 RX4連接至電源端，所述第十二NM0S管匪12的漏極連接至第十三NM0S管匪13的柵極，所述第 十一匪0S管匪11的源級(jí)通過(guò)第三限流電阻RX3與地連接，所述第^^一匪0S管匪11的源級(jí)與 第十二NM0S管匪12的柵極連接，所述第十三匪0S管匪13的源級(jí)通過(guò)第五限流電阻RX5與地 連接，所述第十二NM0S管NM12的源級(jí)與地連接，所述第十三NM0S管NM13的源級(jí)與帶深度反 饋輸出級(jí)3的輸入端連接。
[0059] 參考圖4,進(jìn)一步作為優(yōu)選的實(shí)施方式，所述帶深度反饋輸出級(jí)3的另一實(shí)施例為： 所述帶深度反饋輸出級(jí)3包括第一PM0S管PM1、第四NM0S管NM4、第五NM0S管NM5、第三PM0S管 PM3、第四PM0S管PM4、第十四NM0S管匪14和第六限流電阻RX6,所述帶反饋電壓放大級(jí)2的輸 出端連接至第四NM0S管NM4的柵極，所述第三PM0S管PM3的源級(jí)、第四PM0S管PM4的源級(jí)和第 一 PM0S管PM1的源級(jí)均與電源端連接，所述第三PM0S管PM3的柵極分別與第一 PM0S管PM1的 柵極、第一 PM0S管PM1的漏極和第四匪0S管NM4的漏極連接，所述第三PM0S管PM3的漏極通過(guò) 第六限流電阻RX6與地連接，所述第三PM0S管PM3的漏極與第十四匪0S管匪14的柵極連接， 所述第四PM0S管PM4的柵極分別與第四PM0S管PM4的漏極、第十四匪0S管匪14的漏極和第五 NM0S管匪5的柵極相連接，所述第四匪0S管NM4的源極與第五NM0S管匪5的漏極連接，所述第 十四NM0S管匪14的源極和第五NM0S管匪5的源極均與地連接。
[0060] 從上述的多個(gè)實(shí)施例中可以看出，在整個(gè)電路中，所有M0S管的偏置電壓均來(lái)源于 本跨阻放大器電路，采用的是自偏置結(jié)構(gòu)，無(wú)需添加額外的偏置產(chǎn)生電路，可以有效的減小 芯片的面積，同時(shí)減小功耗。
[0061 ]本發(fā)明實(shí)施例中的輸入電容為10pF，輸出電容也為10pF，其-3dB帶寬為1.08GHz， 可以滿足一些具有高輸入輸出電容的通信系統(tǒng)的需求。
[0062]從上述內(nèi)容可知，本發(fā)明一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器通過(guò)采用調(diào)節(jié)共 源共柵結(jié)構(gòu)作為跨阻放大器的輸入級(jí)，可以有效的降低輸入阻抗，提升輸入級(jí)的電容的驅(qū) 動(dòng)能力;采用帶反饋電壓放大級(jí)2,使得跨阻放大器的放大倍數(shù)的大小近似等于反饋電阻的 大小;采用共源共柵結(jié)構(gòu)以及源跟隨器結(jié)構(gòu)實(shí)現(xiàn)頻帶擴(kuò)展，同時(shí)增大電壓擺幅;采用帶深度 負(fù)反饋輸出級(jí)可以有效降低輸出阻抗，提升輸出級(jí)的電容驅(qū)動(dòng)能力;采用自偏置結(jié)構(gòu)可以 有效的減小跨阻放大器的功耗及芯片面積。本發(fā)明具有低輸入阻抗、低輸出阻抗、高電容驅(qū) 動(dòng)、低功耗、面積小、高電壓擺幅的特點(diǎn)。
[0063]以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說(shuō)明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施 例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替 換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:包括調(diào)節(jié)共源共柵輸入級(jí)、帶 反饋電壓放大級(jí)和帶深度反饋輸出級(jí)，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端通過(guò)帶反饋電壓 放大級(jí)進(jìn)而與帶深度反饋輸出級(jí)的輸入端連接。2. 根據(jù)權(quán)利要求1所述的一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:所述調(diào) 節(jié)共源共柵輸入級(jí)包括第一電阻、第一匪0S管、第二匪0S管、第三匪0S管和第一電壓放大 器，所述第一匪0S管的漏極通過(guò)第一電阻連接至電源端，所述第一匪0S管的柵極連接至電 源端，所述第一 W0S管的源極與第二NM0S管的漏極連接，所述第二匪0S管的源極分別與電 流信號(hào)輸入端、第三匪0S管的漏極、第三匪0S管的柵極和第一電壓放大器的輸入端連接，所 述第一電壓放大器的輸出端與第二NM0S管的柵極連接，所述第三匪0S管的源極與地連接， 所述第一 NM0S管的漏極連接至帶反饋電壓放大級(jí)的輸入端。3. 根據(jù)權(quán)利要求1所述的一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:所述調(diào) 節(jié)共源共柵輸入級(jí)包括第一電阻、第一 NM0S管、第二匪0S管、第三匪0S管、第一限流電阻、第 二限流電阻、第六NM0S管、第七NM0S管、第八NM0S管、第九NM0S管、第十NM0S管和第二PM0S 管，所述第一匪0S管的漏極通過(guò)第一電阻連接至電源端，所述第一匪0S管的柵極連接至電 源端，所述第一 W0S管的源極與第二NM0S管的漏極連接，所述第二匪0S管的源極分別與電 流信號(hào)輸入端、第三NM0S管的漏極、第三NM0S管的柵極和第七NM0S管的柵極連接，所述第三 NM0S管的源極、第七NM0S管的源極、第八匪0S管的源極和第十NM0S管的源極均與地連接，所 述第二NM0S管的柵極與第九W0S管的漏極連接，所述第一W0S管的柵極分別與第六NM0S管 的柵極、第二PM0S管的源極和第九NM0S管的柵極，所述第六NM0S管的漏極通過(guò)第一限流電 阻連接至電源端，所述第九NM0S管的漏極通過(guò)第二限流電阻連接至電源端，所述第六NM0S 管的漏極與第二PM0S管的柵極連接，所述第六匪0S管的源極與第七匪0S管的漏極連接，所 述第九NM0S管的源極與第十匪0S管的漏極連接，所述第二PM0S管的漏極分別與第八NM0S管 的漏極、第八W0S管的柵極和第十NM0S管的柵極相連接，所述第一匪0S管的漏極連接至帶 反饋電壓放大級(jí)的輸入端。4. 根據(jù)權(quán)利要求1所述的一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:所述帶 反饋電壓放大級(jí)包括第二電阻和第二電壓放大器，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端連接 至第二電壓放大器的輸入端，所述第二電壓放大器的輸入端通過(guò)第二電阻連接至第二電壓 放大器的輸出端，所述第二電壓放大器的輸出端連接至帶深度反饋輸出級(jí)的輸入端。5. 根據(jù)權(quán)利要求1所述的一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:所述帶 反饋電壓放大級(jí)包括第二電阻、第三限流電阻、第四限流電阻、第五限流電阻、第十一 NM0S 管、第十二NM0S管和第十三NM0S管，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端通過(guò)第二電阻進(jìn)而 連接至第十三NM0S管的源極，所述調(diào)節(jié)共源共柵輸入級(jí)的輸出端連接至第十一 NM0S管的柵 極，所述第十一匪0S管的漏級(jí)和第十三匪0S管的漏極均連接至電源端，所述第十二匪0S管 的漏極通過(guò)第四限流電阻連接至電源端，所述第十二匪0S管的漏極連接至第十三匪0S管的 柵極，所述第十一匪0S管的源級(jí)通過(guò)第三限流電阻與地連接，所述第十一匪0S管的源級(jí)與 第十二NM0S管的柵極連接，所述第十三NM0S管的源級(jí)通過(guò)第五限流電阻與地連接，所述第 十二匪0S管的源級(jí)與地連接，所述第十三匪0S管的源級(jí)與帶深度反饋輸出級(jí)的輸入端連 接。6. 根據(jù)權(quán)利要求1所述的一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:所述帶 深度反饋輸出級(jí)包括第一 PMOS管、第四NMOS管、第五NMOS管和第三電壓放大器，所述帶反饋 電壓放大級(jí)的輸出端連接至第四匪0S管的柵極，所述第一 PM0S管的源極連接至電源端，所 述第一 PM0S管的柵極分別與第三電壓放大器的輸入端、第一 PM0S管的漏極、第四匪0S管的 漏極相連接，所述第四匪0S管的源極與第五匪0S管的漏極連接，所述第三電壓放大器的輸 出端與第五NMOS管的柵極連接，所述第五NMOS管的源極與地連接。7.根據(jù)權(quán)利要求1所述的一種高電容驅(qū)動(dòng)低功耗CMOS跨阻放大器，其特征在于:所述帶 深度反饋輸出級(jí)包括第一PM0S管、第四NMOS管、第五NMOS管、第三PM0S管、第四PM0S管、第十 四匪0S管和第六限流電阻，所述帶反饋電壓放大級(jí)的輸出端連接至第四NMOS管的柵極，所 述第三PM0S管的源級(jí)、第四PM0S管的源級(jí)和第一PM0S管的源級(jí)均與電源端連接，所述第三 PM0S管的柵極分別與第一 PM0S管的柵極、第一 PM0S管的漏極和第四NMOS管的漏極連接，所 述第三PM0S管的漏極通過(guò)第六限流電阻與地連接，所述第三PM0S管的漏極與第十四NMOS管 的柵極連接，所述第四PM0S管的柵極分別與第四PM0S管的漏極、第十四NMOS管的漏極和第 五匪0S管的柵極相連接，所述第四匪0S管的源極與第五匪0S管的漏極連接，所述第十四 NMOS管的源極和第五NMOS管的源極均與地連接。
【文檔編號(hào)】H03F3/21GK106026948SQ201610323009
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年5月16日
【發(fā)明人】吳偉平, 吳朝暉, 王靜, 趙明劍, 李斌
【申請(qǐng)人】華南理工大學(xué)