輸入緩沖電路的制作方法【專利摘要】本發(fā)明公開了一種輸入緩沖電路，其包括：第一電流源、第一差分控制電路、第二電流源、第二差分控制電路、第三電流源、第一差分輸出電路、第四電流源和第二差分輸出電路。其中，第一差分控制電路用于根據(jù)輸入信號在第一耦合端子上產(chǎn)生第一偏置電壓，以及，用于根據(jù)輸入信號產(chǎn)生第一控制信號。第二差分控制電路用于根據(jù)輸入信號在第二耦合端子上產(chǎn)生第二偏置電壓；以及，用于根據(jù)輸入信號產(chǎn)生第二控制信號。第三電流源用于根據(jù)第二偏置電壓提供第一電流。第一差分輸出電路用于接收第一控制信號而產(chǎn)生輸出信號。第四電流源根據(jù)第一偏置電壓提供第二電流。第二差分輸出電路用于接收第二控制信號而產(chǎn)生所述輸出信號。本發(fā)明可以提升系統(tǒng)的性能。【專利說明】輸入緩沖電路
技術(shù)領(lǐng)域：
[0001]本發(fā)明涉及一種緩沖電路，更特別地，涉及一種能夠在寬的(wide)輸入信號電平上操作的輸入緩沖電路。【
背景技術(shù)：
】[0002]系統(tǒng)往往包括至少一個(gè)接收器(receiver)，用以接收信號。通常，接收器會需要操作在不同的操作速度上，以支持不同的規(guī)范。然而，接收器需要操作在合適的參考電壓范圍(referencevoltagerange)中，以使得它能夠操作在期望的操作速度上。[0003]圖1是一種說明傳統(tǒng)接收器的操作的示意圖。如圖1所示，若期望接收器操作在操作速度2.7Gbps上，以滿足標(biāo)準(zhǔn)I的要求，則接收器需要操作在等于或高于0.9V的參考電壓上，接收器的操作性能將是好的(good);否則，接收器的操作性能將是差的(bad)。類似地，若期望接收器操作在操作速度1.9Gbps上，以滿足標(biāo)準(zhǔn)2的要求，則需要接收器操作在等于或高于0.6V的參考電壓上，否則，接收器的操作性能將是差的。[0004]在圖1的另一示例中，接收器被期望操作在3.2Gbps的操作速度上，以滿足標(biāo)準(zhǔn)3的要求。然而，由于參考電壓過低(如為0.18V)，致使接收器僅能夠操作在1.6Gbps的操作速度上，因此，接收器的性能是差的。[0005]因此，若參考電壓容差范圍(referencevoltagetolerancerange)過窄，則表明接收器能夠具有良好性能的范圍過窄，從而，接收器的性能往往會是非優(yōu)化的?！?br/>發(fā)明內(nèi)容】[0006]有鑒于此，本發(fā)明的目的之一在于提供一種輸入緩沖電路，可以擴(kuò)展(extend)參考電壓容差范圍。[0007]本發(fā)明一實(shí)施例公開了一種輸入緩沖電路，其包括:第一電流源、第一差分控制電路、第二電流源、第二差分控制電路、第三電流源、第一差分輸出電路、第四電流源和第二差分輸出電路。其中，第一差分控制電路在第一耦合端子處耦接于第一電流源，用于接收輸入信號并根據(jù)輸入信號在第一耦合端子上產(chǎn)生第一偏置電壓，以及，用于根據(jù)輸入信號產(chǎn)生第一控制信號。第二差分控制電路在第二耦合端子處耦接于第二電流源，用于接收所述輸入信號并根據(jù)輸入信號在第二耦合端子上產(chǎn)生第二偏置電壓；以及，用于根據(jù)輸入信號產(chǎn)生第二控制信號。第三電流源包括第二端和耦接于第一預(yù)定電壓電平的第一端，其中，第三電流源根據(jù)所述第二偏置電壓提供第一電流。第一差分輸出電路耦接于所述第三電流源的第二端，用以接收所述第一電流;用于接收所述第一控制信號而產(chǎn)生輸出信號。第四電流源包括第一端和耦接于所述第二預(yù)定電壓電平的第二端，其中，所述第四電流源根據(jù)所述第一偏置電壓而流出提供第二電流。第二差分輸出電路耦接于所述第四電流源的第一端，用于接收所述第二控制信號而產(chǎn)生所述輸出信號。[0008]本發(fā)明另一實(shí)施例公開了一種輸入緩沖電路，其包括:第一電流源、第一差分控制電路、第二電流源、第二差分控制電路、第一可調(diào)電阻、可調(diào)電阻模塊、第二可調(diào)電阻和跨導(dǎo)提供電路。其中，第一差分控制電路在第一耦合端子處耦接于所述第一電流源，用于接收輸入信號之一并根據(jù)所述輸入信號在所述第一耦合端子上產(chǎn)生第一偏置電壓，以及，用于產(chǎn)生第一控制信號。第二差分控制電路在第二耦合端子處耦接于所述第二電流源，用于接收所述輸入信號之另一并根據(jù)所述輸入信號在所述第二耦合端子上產(chǎn)生第二偏置電壓；以及，用于產(chǎn)生第二控制信號。第一可調(diào)電阻包括第二端和耦接于第一預(yù)定電壓電平的第一端，其中，所述第一可調(diào)電阻的阻值根據(jù)所述第二偏置電壓變化。可調(diào)電阻模塊耦接于所述第一可調(diào)電阻的第二端，其中，所述可調(diào)電阻模塊的阻值根據(jù)所述第二偏置電壓變化。第二可調(diào)電阻包括第一端和耦接于所述第二預(yù)定電壓電平的第二端，其中，所述第二可調(diào)電阻的阻值根據(jù)所述第一偏置電壓變化?？鐚?dǎo)提供電路耦接在所述可調(diào)電阻模塊和所述第二可調(diào)電阻之間，用于提供跨導(dǎo)。[0009]鑒于上述實(shí)施例，本發(fā)明提供的輸入緩沖電路針對不同的輸入信號電平均具有高增益，從而，可以擴(kuò)展參考電壓容差范圍，進(jìn)而提升系統(tǒng)性能。[0010]本領(lǐng)域技術(shù)人員在閱讀附圖所示優(yōu)選實(shí)施例的下述詳細(xì)描述之后，可以毫無疑義地理解本發(fā)明的這些目的及其它目的?！靖綀D說明】[0011]圖1是一種說明傳統(tǒng)接收器的操作的示意圖；[0012]圖2是根據(jù)本發(fā)明一實(shí)施例說明一種輸入緩沖電路的方塊示意圖；[0013]圖2a是本發(fā)明實(shí)施例示出的其中一種輸入信號的曲線示意圖；[0014]圖2b是本發(fā)明實(shí)施例示出的另一種輸入信號的曲線示意圖；[0015]圖3是說明圖2所不實(shí)施例的詳細(xì)電路的其中一種電路不意圖；[0016]圖4是圖2所示輸出級的一種等效電路圖；[0017]圖5是根據(jù)本發(fā)明另一實(shí)施例說明一種輸出級的電路圖?！揪唧w實(shí)施方式】[0018]以下描述為本發(fā)明實(shí)施的較佳實(shí)施例。以下實(shí)施例僅用來例舉闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的范疇。在通篇說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域技術(shù)人員應(yīng)可理解，制造商可能會用不同的名詞來稱呼同樣的元件。本說明書及權(quán)利要求書并不以名稱的差異來作為區(qū)別元件的方式，而是以元件在功能上的差異來作為區(qū)別的基準(zhǔn)。本發(fā)明中使用的術(shù)語“元件”、“系統(tǒng)”和“裝置”可以是與計(jì)算機(jī)相關(guān)的實(shí)體，其中，該計(jì)算機(jī)可以是硬件、軟件、或硬件和軟件的結(jié)合。在以下描述和權(quán)利要求書當(dāng)中所提及的術(shù)語“包含”和“包括”為開放式用語，故應(yīng)解釋成“包含，但不限定于…”的意思。此外，術(shù)語“親接”意指間接或直接的電氣連接。因此，若文中描述一個(gè)裝置耦接于另一裝置，則代表該裝置可直接電氣連接于該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。[0019]本發(fā)明實(shí)施例提供的輸入緩沖電路可以擴(kuò)展參考電壓容差范圍，進(jìn)而，可滿足不同標(biāo)準(zhǔn)的要求，而不會受限于單一標(biāo)準(zhǔn)。[0020]圖2是根據(jù)本發(fā)明一實(shí)施例說明一種輸入緩沖電路的方塊示意圖。如圖2所示，輸入緩沖電路100包括控制級(controlstage)S_c和輸出級(outputstage)S_o。控制級S_c包括第一電流源(currentsource)CS_l、差分控制電路(differentialcontrolcircuit)DCC_1(在本實(shí)施例中被稱作第一差分控制電路)、第二電流源CS_2和差分控制電路DCC_2(在本實(shí)施例中被稱作第二差分控制電路)。第一差分控制電路DCC_1在第一親合端子(coupleterminal)CTj處耦接于第一電流源CS_1，以及用于接收輸入信號INS_1、INS_2。在一些實(shí)施例中，第一差分控制電路DCC_1和第二差分控制電路DCC_2可操作在一輸入共模條件下(operateinaninputcommonmode)，換言之，輸入信號1呢_1和1略_2的共模電壓值相同。例如，在一些示例中，對于給定的參考電壓Vref，輸入信號INS_1和INS_2可以是以參考電壓Vref為共模電壓的差分信號，如圖2a所示，圖2a是本發(fā)明實(shí)施例示出的其中一種輸入信號的曲線示意圖，其中，共模電壓值為Vref。再例如，在另一些示例中，對于給定的參考電壓Vref，輸入信號INS_1可以是參考電壓Vref，而輸入信號INS_2可以是Vref土Vp，其中，Vp是預(yù)定的電壓電平，即輸入信號INS_2在參考電壓Vref上波動，如圖2b所示，圖2b是本發(fā)明實(shí)施例示出的另一種輸入信號的曲線示意圖，應(yīng)當(dāng)說明的是，本發(fā)明并不限于此。但為方便描述，在一些實(shí)施例中，以輸入信號INS_1、INS_2構(gòu)成(form)差分信號為例進(jìn)行說明。第一差分控制電路DCCj根據(jù)輸入信號INS_1、INS_2在第一耦合端子CTj上產(chǎn)生第一偏置電壓(biasvoltage)Vb_l，以及，根據(jù)輸入信號INS_1、INS_2產(chǎn)生第一控制信號C_11、C_12，其中，控制信號C_11、C_12構(gòu)成差分信號。第二差分控制電路DCC_2在第二耦合端子CT_2處耦接于第二電流源CS_2，用于接收輸入信號INS_1、INS_2及根據(jù)輸入信號INS_1、INS_2在第二耦合端子CT_2上產(chǎn)生第二偏置電壓Vb_2。第二差分控制電路還根據(jù)輸入信號INS_1、INS_2產(chǎn)生第二控制信號C_21、C_22，同樣，第二控制信號(:_21、C_22構(gòu)成差分信號。[0021]輸出級S_o包括第三電流源CS_3、差分輸出電路(differentialoutputcircuit)D0C_1(在本實(shí)施例中被稱作第一差分輸出電路)、第四電流源CS_4和差分輸出電路D0C_2(在本實(shí)施例中被稱作第二差分輸出電路)。第三電流源CS_3包括第二端和耦接于第一預(yù)定電壓電平(predeterminedvoltagelevel)VDD的第一端。第三電流源CS_3根據(jù)第二偏置電壓Vb_2提供第一電流1_1。第一差分輸出電路D0C_1耦接于第三電流源CS_3的第二端，以接收所述第一電流1_1，且用于接收控制信號CS_11、CS_12以產(chǎn)生輸出信號0S_1、0S_2，其中，輸出信號0S_1、0S_2構(gòu)成差分信號。第四電流源CS_4包括第一端和耦接于第二預(yù)定參考電平GND(為方便描述，此實(shí)施例中的第二預(yù)定參考電平以地參考電平為例，但應(yīng)當(dāng)說明的是，本發(fā)明并不限于此)的第二端。第四電流源CS_4根據(jù)第一偏置電壓Vb_l汲取(drain)第二電流1_2。第二差分輸出電路D0C_2耦接于第四電流源CS_4的第一端，且用于接收第二控制信號(:_21、C_22，以根據(jù)控制信號(:_21、C_22產(chǎn)生所述輸出信號0S_1、0S_2。[0022]圖3是說明圖2所示實(shí)施例的詳細(xì)電路的其中一種電路示意圖。如圖3所示，第一電流源CSj包括第一類型的第二晶體管(transistor)P_2。該第一類型的第二晶體管P_2包括:第一端，耦接于所述第一預(yù)定電壓電平VDD;第二端，耦接于所述第一耦合端子CTj;以及控制端，耦接于所述第二預(yù)定電壓電平GND。第二電流源CS_2包括第二類型的第二晶體管N_2。該第二類型的第二晶體管N_2包括:第二端，耦接于所述第二預(yù)定電壓電平GND;第一端，耦接于所述第二耦合端子CT_2;以及控制端，耦接于所述第一預(yù)定電壓電平VDD。請注意，提供給第一類型的第二晶體管P_2的控制端的第二預(yù)定電壓電平GND被作為第一類型的第二晶體管P_2的偏置電壓而施加。類似地，提供給第二類型的第二晶體管N_2的控制端的第一預(yù)定電壓電平VDD被作為第二類型的第二晶體管【2的偏置電壓而施加。[0023]第一差分控制電路DCC_1包括:第一類型的第三晶體管?_3、第一電阻1?_1、第一類型的第四晶體管卩_4以及第二電阻R_2。該第三類型的第三晶體管P_3包括:第一端，親接于第一親合端子CT_1;第二端，用于輸出所述第一控制信號(3_11(上述第一控制信號C_11、C_12之一)；以及控制端，用于接收所述輸入信號INS_1(上述差分輸入信號INS_1、INS_2之一)。第一電阻1?_1包括:第一端，耦接于第一類型的第三晶體管P_3的第二端；以及第二端，耦接于所述第二預(yù)定電壓電平GND。第一類型的第四晶體管?_4包括:第一端，耦接于所述第一親合端子CT_1;第二端，用于輸出所述第一控制信號(3_12(上述第一控制信號C_ll、C_12之另一)；以及控制端，用于接收所述輸入信號INS_2(上述差分輸入信號INS_1、INS_2之另一)。第二電阻1?_2包括:第一端，耦接于第一類型的第四晶體管P_4的第二端；以及第二端，耦接于所述第二預(yù)定電壓電平GND。[0024]第二差分控制電路DCC_2包括:第三電阻1?_3、第二類型的第三晶體管13、第四電阻尺_(dá)4以及第二類型的第四晶體管N_4。第三電阻1?_3包括:第一端，耦接于所述第一預(yù)定電壓電平VDD;以及第二端，用于輸出所述第二控制信號(:_22(上述第二控制信號C_21、C_22之一)。第二類型的第三晶體管~_3包括:第一端，耦接于第三電阻R_3的第二端;第二端，耦接于第二耦合端子CT_2;以及控制端，用于接收所述輸入信號INS_1。第四電阻1?_4包括:第一端，耦接于所述第一預(yù)定電壓電平VDD;以及第二端，用于輸出所述第二控制信號(:_21(上述第二控制信號C_21、C_22之另一)。第二類型的第四晶體管14包括:第一端，耦接于第四電阻1?_4的第二端；第二端，耦接于第二耦合端子CT_2;以及控制端，用于接收所述輸入信號INS_2o[0025]請注意，針對上述描述，第一差分控制電路DCCj和第二差分控制電路DCC_2可操作在一輸入共模(inputcommonmode)條件下。[0026]第三電流源CS_3包括:第一類型的第一晶體管?_1。該第一類型的第一晶體管P_1包括:第一端，作為第三電流源CS_3的第一端(用于接收所述第二參考電壓電平VDD);控制端，用于接收第二偏置電壓Vb_2;以及第二端，作為第三電流源CS_3的第二端。第四電流源CS_4包括第二類型的第一晶體管N_l。該第二類型的第一晶體管N_1包括:第一端，作為第四電流源CS_4的第一端;控制端，用于接收第一偏置電壓Vb_l;以及第二端，作為第四電流源CS_4的第二端。請注意，提供給第一類型的第一晶體管Pj的控制端的第二偏置電壓電平Vb_2被作為第一類型的第一晶體管?_1的偏置電壓而施加。類似地，提供給第二類型的第一晶體管Nj的控制端的第一偏置電壓電平Vbj被作為第二類型的第一晶體管Nj的偏置電壓而施加。[0027]進(jìn)一步地，第一差分輸出電路D0C_1包括第一類型的第五晶體管P_5和第一類型的第六晶體管P_6。第一類型的第五晶體管?_5包括:第一端，耦接于第一類型的第一晶體管P_I的第二端;控制端，用于接收第一控制信號C_12。第一類型的第六晶體管?_6包括:第一端，耦接于第一類型的第一晶體管Pj的第二端;控制端，用于接收第一控制信號C_ll。第一類型的第五晶體管?_5和第一類型的第六晶體管P_6中的兩者之一均包括第二端，用于輸出所述輸出信號0S_1、0S_2。如圖3所示，第一類型的第五晶體管P_5的第二端可用于輸出所述輸出信號0S_1;而第一類型的第六晶體管P_6的第二端可用于輸出所述輸出信號0S_2。[0028]第二差分輸出電路D0C_2包括第二類型的第五晶體管N_5和第二類型的第六晶體管【6。第二類型的第五晶體管N_5包括:第二端，耦接于第二類型的第一晶體管Nj的第一端；以及控制端，用于接收第二控制信號C_21。第二類型的第六晶體管16包括:第二端，耦接于第二類型的第一晶體管Nj的第一端；以及控制端，用于接收第二控制信號C_22。第二類型的第五晶體管P_5和第二類型的第六晶體管N_6中的兩者之一均包括第一端，用于輸出所述輸出信號0S_1、0S_2。如圖3所示，第二類型的第五晶體管N_5的第一端可用于輸出所述輸出信號0S_1；而第二類型的第六晶體管N_6的第一端可用于輸出所述輸出信號0S_2。[0029]在一些實(shí)施例中，上述第一類型的晶體管可以是P型金屬氧化物半導(dǎo)體場效應(yīng)管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)，以及，上述第二類型的晶體管可以是N型金屬氧化物半導(dǎo)體場效應(yīng)管(N-channelMetalOxideSemiconductorFieldEffectTransistor,NMOSFET)，但本發(fā)明并不限于此。[0030]下面的描述將用來描繪所述輸入緩沖電路的操作。請?jiān)俅螀⒄請D3，在一些實(shí)施例中，輸入信號INS_1為參考電壓Vref，以及，輸入信號INS_2為Vref土Vp。其中，Vp是預(yù)定的電壓電平。[0031]若所述輸入信號為低(low)輸入，則第二類型的第五晶體管N_5和第二類型的第六晶體管N_6具有高導(dǎo)通電阻(turningonresistance)，從而，輸出級3_0的輸出擺幅(outputswing)可以被增大。同樣地，若所述輸入信號是中等(medium)輸入，貝Ij第一類型的第五晶體管P_5、第一類型的第六晶體管?_6、第二類型的第五晶體管【5和第二類型的第六晶體管N_6具有高跨導(dǎo)(transconductance)，從而，輸出級S_o的輸出擺幅可以被增大。若所述輸入信號是高(high)輸入，則所述第二偏置電壓Vb_2增大，從而使得第一類型的第一晶體管P_1的電阻(resistance)增大。這樣，在第一類型的第一晶體管P_1的第二端上的電壓V_P1減小。因此，第一類型的第五晶體管P_5和第一類型的第六晶體管P_6的電阻增大。因此，輸出級S_o的總阻抗(totalimpedance)增大，從而，輸出級3_0的差分增益(differentialgain)增大。換言之，輸出級3_0的輸出擺幅可以被增大。在本發(fā)明實(shí)施例中，使用第一類型的晶體管(如P_3、P_4)和第二類型的晶體管(如N_3、N_4)作為輸入器件，可以針對不同的輸入共模電壓(如Vref)產(chǎn)生自偏置電壓(self-biasvoltage)，進(jìn)而擴(kuò)展參考電壓容差范圍。[0032]基于上述實(shí)施例，本發(fā)明提供的輸入緩沖電路能夠在寬的(wide)輸入信號電平(例如，寬的輸入共模電壓)上操作，對于不同的輸入信號電平，本發(fā)明提供的所述輸入緩沖電路能夠具有高增益(highgain)。因此，由于輸入信號的輸出擺幅被擴(kuò)展了，從而參考電壓容差范圍能夠被擴(kuò)展。[0033]鑒于上述描述，第一類型的第一晶體管P_l、第一類型的第五晶體管?_5、第一類型的第六晶體管P_6和第二類型的第一晶體管N_1之功能可被視作為可調(diào)整電阻(adjustableresistor)。同樣地，第二類型的第五晶體管N_5和第二類型的第六晶體管N_6提供跨導(dǎo)。因此，圖3中的輸出級S_o可被圖4中的電路替換，其中，圖4是圖2所示第二級(即輸出級)的一種等效電路圖。至于更多細(xì)節(jié)，第一類型的第一晶體管P_1被第一可調(diào)電阻ARj替換，第一類型的第五晶體管P_5被第三可調(diào)電阻AR_3替換，第一類型的第六晶體管P_6被第四可調(diào)電阻AR_4替換，以及第二類型的第一晶體管【1被第二可調(diào)電阻AR_2替換。[0034]因此，在一些實(shí)施例中，上述輸出級S_o包括第一可調(diào)電阻(如AR_1)、可調(diào)電阻模塊(adjustableresistancemodule)(如AR_3、AR_4)、第二可調(diào)電阻(如AR_2)以及跨導(dǎo)提供電路(transconductanceprovidingcircuit)(如N_5、N_6)。第一可調(diào)電阻AR_1包括第二端以及耦接于第一預(yù)定電壓電平VDD的第一端。第一可調(diào)電阻AR_1的阻值根據(jù)(correspondingto)所述第二偏置電壓Vb_2變化。可調(diào)電阻模塊(在此實(shí)施例中，為方便說明，可調(diào)電阻模塊以第三可調(diào)電阻AR_3和第四可調(diào)電阻AR_4為例進(jìn)行說明，但本發(fā)明并不限于此)耦接于第一可調(diào)電阻ARj的第二端，用于接收第一控制信號C_11、C_12(圖中未示出)，其中，可調(diào)電阻模塊的阻值根據(jù)第一控制信號和第二偏置電壓變化。換言之，可調(diào)電阻模塊(如AR_3、AR_4)根據(jù)電壓V_PI變化，其中，電壓V_PI與第二偏置電壓V_b2有關(guān)。第二可調(diào)電阻AR_2包括第一端和耦接于第二預(yù)定電壓電平GND的第二端，其中，第二可調(diào)電阻AR_2的阻值根據(jù)第一偏置電壓Vb_l變化?？鐚?dǎo)提供電路耦接在所述可調(diào)電阻模塊和第二可調(diào)電阻AR_2之間，用于提供跨導(dǎo)，特別地，根據(jù)上述第二控制信號提供跨導(dǎo)。為方便理解，本發(fā)明實(shí)施例中的跨導(dǎo)提供電路可以包括第二類型的第五晶體管~_5和第二類型的第六晶體管N_6，應(yīng)當(dāng)說明的是，本發(fā)明中的跨導(dǎo)提供電路并不限于此。在圖4所示的實(shí)施例中，第二類型的第五晶體管N_5包括:第二端，耦接于第二可調(diào)電阻的第一端；以及控制端，用于接收所述第二控制信號之一(如C_21)。第二類型的第六晶體管16包括:第二端，耦接于第二可調(diào)電阻的第一端；以及控制端，用于接收所述第二控制信號之另一(如C_22);其中，第二類型的第五晶體管N_5和第二類型的第六晶體管N_6根據(jù)所述第二控制信號提供跨導(dǎo)。為方便理解，可調(diào)電阻模塊可以包括第三可調(diào)電阻AR_3和第四可調(diào)電阻AR_4，但應(yīng)當(dāng)說的是，本發(fā)明并不限于此。在圖4所示的示例中，第三可調(diào)電阻AR_3包括:第一端，耦接于第一可調(diào)電阻AR_1的第二端；以及第二端，耦接于所述跨導(dǎo)提供電路。第四可調(diào)電阻AR_4包括:第一端，耦接于第一可調(diào)電阻AR_1的第二端；以及第二端，耦接于所述跨導(dǎo)提供電路。其中，第三可調(diào)電阻AR_3和第四可調(diào)電阻AR_4的阻值根據(jù)所述第一控制信號變化。在此實(shí)施例中，第二類型的第五晶體管~_5的第一端耦接于可調(diào)電阻模塊的一端，特別地，耦接于可調(diào)電阻模塊中的第三可調(diào)電阻AR_3的第二端。第二類型的第六晶體管N_6的第一端耦接于可調(diào)電阻模塊的另一端，特別地，耦接于可調(diào)電阻模塊中的第四可調(diào)電阻AR_4的第二端。在一些實(shí)施例中，第二類型的第五晶體管N_5的第一端和第二類型的第六晶體管N_6的第一端用于輸出上述輸出信號0S_1、0S_2(圖中未示出)。應(yīng)當(dāng)說明的是，根據(jù)圖3所示實(shí)施例的詳細(xì)描述，為簡潔起見，此處省略圖3和圖4相結(jié)合所獲得的輸入緩沖電路的實(shí)施例中的類似描述。[0035]請注意，圖3中的輸出級S_o可以包括除圖3中所描述的結(jié)構(gòu)外的其它結(jié)構(gòu)。圖5是根據(jù)本發(fā)明另一實(shí)施例說明所述輸出級的電路圖，舉例來說，圖5中的輸出級S_o除包括圖3中所示的器件外，還包括第一類型的第七晶體管P_7、第一類型的第八晶體管?_8、第二類型的第七晶體管N_7、第二類型的第八晶體管18。第一類型的第七晶體管?_7、第一類型的第八晶體管?_8、第二類型的第七晶體管【7、第二類型的第八晶體管【8之操作和結(jié)構(gòu)與第一類型的第五晶體管P_5、第一類型的第六晶體管?_6、第二類型的第五晶體管15、第二類型的第六晶體管N_6之操作和結(jié)構(gòu)相同，因此，為簡潔起見，此處不再贅述。[0036]鑒于上述實(shí)施例，由于能夠擴(kuò)展所述參考電壓容差范圍，因此，盡管只提供了一恒定的參考電壓，但可以滿足用于接收器的不同標(biāo)準(zhǔn)的要求。從而，可以提升接收器的性能。同樣地，盡管參考電壓是不同的，但可以獲得更好的參考電壓容差范圍。[0037]在不脫離本發(fā)明的精神以及范圍內(nèi)，本發(fā)明可以其它特定格式呈現(xiàn)。所描述的實(shí)施例在所有方面僅用于說明的目的而并非用于限制本發(fā)明。本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。本領(lǐng)域技術(shù)人員皆在不脫離本發(fā)明之精神以及范圍內(nèi)做些許更動與潤飾?！局鳈?quán)項(xiàng)】1.一種輸入緩沖電路，其特征在于，包括:第一電流源；第一差分控制電路，在第一耦合端子處耦接于所述第一電流源，用于接收輸入信號并根據(jù)所述輸入信號在所述第一耦合端子上產(chǎn)生第一偏置電壓，以及，用于根據(jù)所述輸入信號產(chǎn)生第一控制信號；第二電流源；第二差分控制電路，在第二耦合端子處耦接于所述第二電流源，用于接收所述輸入信號并根據(jù)所述輸入信號在所述第二耦合端子上產(chǎn)生第二偏置電壓；以及，用于根據(jù)所述輸入信號產(chǎn)生第二控制信號；第三電流源，包括第二端和耦接于第一預(yù)定電壓電平的第一端，其中，所述第三電流源根據(jù)所述第二偏置電壓提供第一電流；第一差分輸出電路，耦接于所述第三電流源的第二端，以接收所述第一電流，用于接收所述第一控制信號而產(chǎn)生輸出信號；第四電流源，包括第一端和耦接于所述第二預(yù)定電壓電平的第二端，其中，所述第四電流源根據(jù)所述第一偏置電壓而汲取第二電流;以及第二差分輸出電路，耦接于所述第四電流源的第一端，用于接收所述第二控制信號而產(chǎn)生所述輸出信號。2.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第一電流源包括第一類型的第二晶體管，其中，所述第一類型的第二晶體管包括:第一端，耦接于所述第一預(yù)定電壓電平;第二端，耦接于所述第一耦合端子;以及控制端，耦接于所述第二預(yù)定電壓電平。3.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第二電流源包括第二類型的第二晶體管，其中，所述第二類型的第二晶體管包括:第二端，耦接于所述第二預(yù)定電壓電平;第一端，耦接于所述第二耦合端子;以及控制端，耦接于所述第一預(yù)定電壓電平。4.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第三電流源包括第一類型的第一晶體管，其中，所述第一類型的第一晶體管包括:第一端，作為所述第三電流源的第一端;控制端，用于接收所述第二偏置電壓；以及第二端，作為所述第三電流源的第二端。5.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第四電流源包括第二類型的第一晶體管，其中，所述第二類型的第一晶體管包括:第一端，作為所述第四電流源的第一端;控制端，用于接收所述第一偏置電壓；以及第二端，作為所述第四電流源的第二端。6.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第一差分控制電路包括:第一類型的第三晶體管、第一電阻、第一類型的第四晶體管以及第二電阻，其中，所述第一類型的第三晶體管包括:第一端，耦接于所述第一耦合端子;第二端，用于輸出所述第一控制信號之一；以及控制端，用于接收所述輸入信號之一；所述第一電阻包括:第一端，耦接于所述第一類型的第三晶體管的第二端；以及第二端，耦接于所述第二預(yù)定電壓電平；所述第一類型的第四晶體管包括:第一端，耦接于所述第一耦合端子;第二端，用于輸出所述第一控制信號之另一；以及控制端，用于接收所述輸入信號之另一；所述第二電阻包括:第一端，耦接于所述第一類型的第四晶體管的第二端；以及第二端，耦接于所述第二預(yù)定電壓電平。7.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第二差分控制電路包括:第三電阻、第二類型的第三晶體管、第四電阻和第二類型的第四晶體管，其中，所述第三電阻包括:第一端，耦接于所述第一預(yù)定電壓電平；以及第二端，用于輸出所述第二控制信號之一；所述第二類型的第三晶體管包括:第一端，耦接于所述第三電阻的第二端;第二端，耦接于所述第二耦合端子;以及控制端，用于接收所述輸入信號之一；所述第四電阻包括:第一端，耦接于所述第一預(yù)定電壓電平；以及第二端，用于輸出所述第二控制信號之另一；所述第二類型的第四晶體管包括:第一端，耦接于所述第四電阻的第二端;第二端，耦接于所述第二耦合端子;以及控制端，用于接收所述輸入信號之另一。8.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第一差分輸出電路包括:第一類型的第五晶體管和第一類型的第六晶體管，其中，所述第一類型的第五晶體管包括:第一端，耦接于所述第三電流源的第二端；以及控制端，用于接收所述第一控制信號之一；所述第一類型的第六晶體管包括:第一端，耦接于所述第三電流源的第二端；以及控制端，用于接收所述第一控制信號之另一。9.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第二差分輸出電路包括:第二類型的第五晶體管和第二類型的第六晶體管，其中，所述第二類型的第五晶體管包括:第二端，耦接于所述第四電流源的第一端；以及控制端，用于接收所述第二控制信號之一；所述第二類型的第六晶體管包括:第二端，耦接于所述第四電流源的第一端；以及控制端，用于接收所述第二控制信號之另一。10.如權(quán)利要求1所述的輸入緩沖電路，其特征在于，所述第一差分控制電路和所述第二差分控制電路操作在一輸入共模條件下。11.一種輸入緩沖電路，其特征在于，包括:第一電流源；第一差分控制電路，在第一耦合端子處耦接于所述第一電流源，用于接收輸入信號并根據(jù)所述輸入信號在所述第一耦合端子上產(chǎn)生第一偏置電壓，以及，用于根據(jù)所述輸入信號產(chǎn)生第一控制信號；第二電流源；第二差分控制電路，在第二耦合端子處耦接于所述第二電流源，用于接收所述輸入信號并根據(jù)所述輸入信號在所述第二耦合端子上產(chǎn)生第二偏置電壓；以及，用于根據(jù)所述輸入信號產(chǎn)生第二控制信號；第一可調(diào)電阻，包括第二端和耦接于第一預(yù)定電壓電平的第一端，其中，所述第一可調(diào)電阻的阻值根據(jù)所述第二偏置電壓變化；可調(diào)電阻模塊，耦接于所述第一可調(diào)電阻的第二端，其中，所述可調(diào)電阻模塊的阻值根據(jù)所述第二偏置電壓變化；第二可調(diào)電阻，包括第一端和耦接于第二預(yù)定電壓電平的第二端，其中，所述第二可調(diào)電阻的阻值根據(jù)所述第一偏置電壓變化;以及跨導(dǎo)提供電路，耦接在所述可調(diào)電阻模塊和所述第二可調(diào)電阻之間，用于提供跨導(dǎo)。12.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述第一電流源包括第一類型的第二晶體管，其中，所述第一類型的第二晶體管包括:第一端，耦接于所述第一預(yù)定電壓電平;第二端，耦接于所述第一耦合端子;以及控制端，耦接于所述第二預(yù)定電壓電平。13.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述第二電流源包括第二類型的第二晶體管，其中，所述第二類型的第二晶體管包括:第二端，耦接于所述第二預(yù)定電壓電平;第一端，耦接于所述第二耦合端子;以及控制端，耦接于所述第一預(yù)定電壓電平。14.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述第一差分控制電路包括:第一類型的第三晶體管、第一電阻、第一類型的第四晶體管以及第二電阻，其中，所述第一類型的第三晶體管包括:第一端，耦接于所述第一耦合端子;第二端，用于輸出所述第一控制信號之一；以及控制端，用于接收所述輸入信號之一；所述第一電阻包括:第一端，耦接于所述第一類型的第三晶體管的第二端；以及第二端，耦接于所述第二預(yù)定電壓電平；所述第一類型的第四晶體管包括:第一端，耦接于所述第一耦合端子;第二端，用于輸出所述第一控制信號之另一；以及控制端，用于接收所述輸入信號之另一；所述第二電阻包括:第一端，耦接于所述第一類型的第四晶體管的第二端；以及第二端，耦接于所述第二預(yù)定電壓電平。15.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述第二差分控制電路包括:第三電阻、第二類型的第三晶體管、第四電阻和第二類型的第四晶體管，其中，所述第三電阻包括:第一端，耦接于所述第一預(yù)定電壓電平；以及第二端，用于輸出所述第二控制信號之一；所述第二類型的第三晶體管包括:第一端，耦接于所述第三電阻的第二端;第二端，耦接于所述第二耦合端子;以及控制端，用于接收所述輸入信號之一；所述第四電阻包括:第一端，耦接于所述第一預(yù)定電壓電平；以及第二端，用于輸出所述第二控制信號之另一；所述第二類型的第四晶體管包括:第一端，耦接于所述第四電阻的第二端;第二端，耦接于所述第二耦合端子;以及控制端，用于接收所述輸入信號之另一。16.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述可調(diào)電阻模塊包括:第三可調(diào)電阻和第四可調(diào)電阻，其中，所述第三可調(diào)電阻包括:第一端，耦接于所述第一可調(diào)電阻的第二端；以及第二端，耦接于所述跨導(dǎo)提供電路；所述第四可調(diào)電阻包括:第一端，耦接于所述第一可調(diào)電阻的第二端；以及第二端，耦接于所述跨導(dǎo)提供電路；其中，所述第三可調(diào)電阻和所述第四可調(diào)電阻的阻值根據(jù)所述第一控制信號變化。17.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述跨導(dǎo)提供電路包括:第二類型的第五晶體管和第二類型的第六晶體管，其中，所述第二類型的第五晶體管包括:第二端，耦接于所述第二可調(diào)電阻的第一端；第一端，耦接于所述可調(diào)電阻模塊的第一端；以及控制端，用于接收所述第二控制信號之一；所述第二類型的第六晶體管包括:第二端，耦接于所述第二可調(diào)電阻的第一端；第一端，耦接于所述可調(diào)電阻模塊的第二端；以及控制端，用于接收所述第二控制信號之另一；其中，所述第二類型的第五晶體管和所述第二類型的第六晶體管根據(jù)所述第二控制信號提供跨導(dǎo)。18.如權(quán)利要求11所述的輸入緩沖電路，其特征在于，所述第一差分控制電路和所述第二差分控制電路操作在一輸入共模條件下?！疚臋n編號】H03K19/0175GK105939156SQ201510916487【公開日】2016年9月14日【申請日】2015年12月10日【發(fā)明人】郭柏均,李安修【申請人】聯(lián)發(fā)科技股份有限公司