一種抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路，由兩類(lèi)反相器構(gòu)成：雙輸入、雙輸出反相器DIDO和雙輸入、單輸出反相器DISO，所采用的兩類(lèi)反相器的具體數(shù)目及其連接方式依據(jù)設(shè)計(jì)電路的復(fù)雜程度及其所采用的時(shí)鐘設(shè)計(jì)方案而定。DIDO和DISO均包含兩個(gè)PMOS晶體管和兩個(gè)NMOS晶體管。在基于雙輸入、雙輸出以及雙輸入、單輸出時(shí)鐘反相器的時(shí)鐘分布網(wǎng)絡(luò)中，雙輸入、雙輸出反相器上產(chǎn)生的單粒子瞬態(tài)脈沖傳播到時(shí)鐘葉節(jié)點(diǎn)的概率為零。因此，本發(fā)明顯著地提高時(shí)鐘分布網(wǎng)絡(luò)抗單粒子瞬態(tài)的能力，有效地降低時(shí)鐘分布網(wǎng)絡(luò)受到輻射粒子轟擊后各個(gè)時(shí)鐘葉節(jié)點(diǎn)上產(chǎn)生單粒子瞬態(tài)脈沖的概率。因此，本發(fā)明的抗單粒子瞬態(tài)的時(shí)鐘加固電路的抗單粒子瞬態(tài)能力要顯著優(yōu)于傳統(tǒng)未加固的時(shí)鐘電路。
【專(zhuān)利說(shuō)明】
一種抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及時(shí)鐘加固領(lǐng)域，特別涉及一種抗單粒子瞬態(tài)（Singl e-Event Trans i ent，SET)的時(shí)鐘驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002] 應(yīng)用于航天、航空的電子系統(tǒng)很容易受到單粒子效應(yīng)（Single-Event Effect， SEE)的影響而失效，并且單粒子效應(yīng)對(duì)航天設(shè)備中電子器件的影響隨集成電路特征尺寸的 持續(xù)縮減在日益加劇，已經(jīng)成為了航天用大規(guī)模集成電路中的主要失效模式。
[0003] 作為單粒子效應(yīng)的一種，單粒子瞬態(tài)通常是指半導(dǎo)體器件在受到空間單粒子轟擊 后，粒子的能量沉積導(dǎo)致粒子的碰撞電離，在濃度梯度和電場(chǎng)的作用下電離出的電荷被收 集和輸運(yùn)，導(dǎo)致電路節(jié)點(diǎn)出現(xiàn)電流和電壓瞬時(shí)突變的現(xiàn)象。
[0004] 作為同步數(shù)字系統(tǒng)中分布最廣、頻率最高的信號(hào)，時(shí)鐘信號(hào)在集成電路中占有著 舉足輕重的地位。而時(shí)鐘分布網(wǎng)絡(luò)(Clock Distribution Network，Q)N)作為時(shí)鐘信號(hào)的載 體，由多個(gè)時(shí)鐘節(jié)點(diǎn)構(gòu)成，時(shí)鐘節(jié)點(diǎn)在受到輻射粒子轟擊后將會(huì)產(chǎn)生軟錯(cuò)誤，嚴(yán)重的將會(huì)導(dǎo) 致電路(甚至是整個(gè)芯片)失效，因此，時(shí)鐘分布網(wǎng)絡(luò)的重要性自然也不言而喻。目前，業(yè)內(nèi) 對(duì)時(shí)鐘節(jié)點(diǎn)的翻轉(zhuǎn)引發(fā)軟錯(cuò)誤率(Soft Error Rati〇，SER)的研究卻比較少，CDN加固方法 鮮見(jiàn)文獻(xiàn)。
[0005] 為了達(dá)到低功耗、低偏斜的目的，人們對(duì)于CDN的結(jié)構(gòu)一直處于不斷的研究和探索 之中。目前常見(jiàn)的CDN結(jié)構(gòu)包括樹(shù)狀時(shí)鐘網(wǎng)絡(luò)(平衡樹(shù)、Η樹(shù)、X樹(shù)等）、網(wǎng)狀(Mesh)時(shí)鐘網(wǎng)絡(luò)、 魚(yú)骨型（Fishbone)時(shí)鐘網(wǎng)絡(luò)以及混合時(shí)鐘網(wǎng)絡(luò)。此外，還出現(xiàn)了諧振時(shí)鐘網(wǎng)絡(luò)(Resonant Clock Distribution Network)等新型的時(shí)鐘分布網(wǎng)絡(luò)。而無(wú)論是哪種拓?fù)浣Y(jié)構(gòu)的時(shí)鐘分 布網(wǎng)絡(luò)，時(shí)鐘緩沖器(buffer)/反相器(inverter)都是其中必不可少的組成部分。作為時(shí)鐘 分發(fā)的基礎(chǔ)，時(shí)鐘buffer在提供純凈、精確的時(shí)鐘信號(hào)方面起著主導(dǎo)作用：它們?yōu)樵O(shè)計(jì)者提 供了更多的靈活性，使設(shè)計(jì)者可以對(duì)齊時(shí)鐘邊沿，或者使時(shí)鐘前移或后移，從而增大數(shù)據(jù)有 效窗口；同時(shí)，它們還可以補(bǔ)償線路長(zhǎng)度延時(shí)以及提供獨(dú)特的芯片時(shí)序，幫助工程師設(shè)計(jì)出 最佳電路。
[0006] 重離子、質(zhì)子、中子等引發(fā)的單粒子效應(yīng)對(duì)時(shí)鐘網(wǎng)絡(luò)的影響主要通過(guò)兩種特殊模 式的電路失效進(jìn)行:福射致時(shí)鐘競(jìng)爭(zhēng)(又叫時(shí)鐘毛刺，Radiation-Induced Clock Race)和 福射致時(shí)鐘抖動(dòng)(Radiation-Induced Clock Jitter)。其中，福射致時(shí)鐘競(jìng)爭(zhēng)是指所收集 的電荷引發(fā)時(shí)鐘跳變到錯(cuò)誤的狀態(tài)，引入一個(gè)新的時(shí)鐘邊沿，在邊沿敏感電路中該現(xiàn)象會(huì) 導(dǎo)致數(shù)據(jù)的錯(cuò)誤采樣;輻射致時(shí)鐘抖動(dòng)是指當(dāng)輻射粒子引起的電荷收集靠近時(shí)鐘邊沿時(shí)， 時(shí)鐘邊沿會(huì)偏離其預(yù)期的跳變時(shí)間，引起時(shí)鐘抖動(dòng)增加的現(xiàn)象。N. Seifert等人的研究結(jié)果 表明：在未加固的基于脈沖鎖存器的時(shí)鐘分布網(wǎng)絡(luò)設(shè)計(jì)中，Clock SER占到了整個(gè)芯片級(jí) SER的50% ;而在基于觸發(fā)器的設(shè)計(jì)中，輻射致時(shí)鐘競(jìng)爭(zhēng)所引發(fā)的SER占所有時(shí)鐘路徑SER的 絕大部分（由輻射致時(shí)鐘抖動(dòng)所引發(fā)的SER占全部時(shí)鐘路徑SER的2% )。
[0007] 時(shí)鐘分布網(wǎng)絡(luò)抗單粒子效應(yīng)的能力一方面可以通過(guò)在CDN各個(gè)葉節(jié)點(diǎn)上捕捉到的 瞬態(tài)脈沖的數(shù)目、瞬態(tài)脈沖的寬度等來(lái)直接進(jìn)行表征；另一方面，也可以通過(guò)設(shè)計(jì)中時(shí)鐘信 號(hào)上的瞬態(tài)脈沖所引發(fā)的時(shí)序單元錯(cuò)誤采樣的次數(shù)來(lái)間接地進(jìn)行表征。
[0008] A.Mallajosyula和P.Zarkesh-Ha在IEEE International Integrated Reliability Workshop Final Report(國(guó)際綜合可靠性研討會(huì)報(bào)告)上發(fā)表的"A Robust Single Event Upset Hardened Clock Distribution Network"（一種抗單粒子翻轉(zhuǎn)的時(shí) 鐘分布網(wǎng)絡(luò)）（2008年10月12-16日，第121-124頁(yè)）中提出了一種基于改進(jìn)的Muller C單元 (C-e 1 ement)的抗單粒子翻轉(zhuǎn)的時(shí)鐘葉節(jié)點(diǎn)的驅(qū)動(dòng)電路。該技術(shù)通過(guò)在時(shí)鐘葉節(jié)點(diǎn)的驅(qū)動(dòng) 單元中引入延時(shí)單元，利用時(shí)間冗余的加固方法來(lái)濾除其所在時(shí)鐘路徑上傳播過(guò)來(lái)的單粒 子瞬態(tài)脈沖。這會(huì)產(chǎn)生額外的延時(shí)，同時(shí)，該驅(qū)動(dòng)電路所能濾除的單粒子瞬態(tài)脈沖的寬度完 全取決于所引入的延時(shí)單元。除此之外，該技術(shù)只能用于時(shí)鐘分布網(wǎng)絡(luò)中葉節(jié)點(diǎn)驅(qū)動(dòng)單元 的加固。

【發(fā)明內(nèi)容】

[0009] 本發(fā)明要解決的技術(shù)問(wèn)題是:針對(duì)已有時(shí)鐘分布網(wǎng)絡(luò)中抗單粒子翻轉(zhuǎn)的時(shí)鐘驅(qū)動(dòng) 電路延遲大、且所能濾除的單粒子瞬態(tài)脈沖的寬度完全取決于所引入的延時(shí)單元的問(wèn)題， 提供一種抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路，它可以顯著地提高時(shí)鐘分布網(wǎng)絡(luò)抗單粒子瞬態(tài)的 能力，有效地降低時(shí)鐘分布網(wǎng)絡(luò)受到輻射粒子轟擊后各個(gè)時(shí)鐘葉節(jié)點(diǎn)上產(chǎn)生單粒子瞬態(tài)脈 沖的概率。
[0010] 本發(fā)明提出的抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路由兩類(lèi)反相器構(gòu)成:雙輸入、雙輸出 (Dual Inputs and Dual 0utputs，DID0)的反相器和雙輸入、單輸出（Dual Inputs and Single 0utput，DIS0)的反相器。其中，所采用的兩類(lèi)反相器的具體數(shù)目及其連接方式依據(jù) 設(shè)計(jì)電路的復(fù)雜程度及其所采用的時(shí)鐘設(shè)計(jì)方案(包括時(shí)鐘分布網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)等)而定。
[0011] 和常用的未加固的普通反相器相比，本發(fā)明中提出的雙輸入、雙輸出的反相器包 括兩個(gè)輸入端口 11_D、12_D，兩個(gè)輸出端口 ZN1_D、ZN2_D。而雙輸入、單輸出的反相器包括兩 個(gè)輸入端口 11_S、12_S，一個(gè)輸出端口 ZN_S。
[0012] 和普通的一個(gè)PM0S晶體管和一個(gè)匪0S晶體管構(gòu)成的反相器相比，本發(fā)明中雙輸 入、雙輸出結(jié)構(gòu)的反相器包含了兩個(gè)PM0S晶體管記為第一 PM0S管、第二PM0S管，和兩個(gè)NM0S 晶體管記為第一NM0S管、第二NM0S管。其中，第一PM0S管的柵極Pgl_D連接雙輸入、雙輸出反 相器的輸入端口 I1_D，源極Psl_D連接電源VDD，漏極Pdl_D連接雙輸入、雙輸出反相器的輸 出端口 ZN1_D;第二PM0S管的柵極Pg2_D連接雙輸入、雙輸出反相器的輸入端口 I2_D，源極 卩82_0連接電源VDD，漏極Pd2_D連接雙輸入、雙輸出反相器的輸出端口 ZN2_D;第一NM0S管的 柵極Ngl_D連接雙輸入、雙輸出反相器的輸入端口 12_D，源極Ns 1_D連接地VSS，漏極Nd 1_D連 接雙輸入、雙輸出反相器的輸出端口 ZN1_D;第二NM0S管的柵極Ng2_D連接雙輸入、雙輸出反 相器的輸入端口 I2_D，源極Ns2_D連接地VSS，漏極Nd2_D連接雙輸入、雙輸出反相器的輸出 端口 ZN2_D。
[0013] 本發(fā)明雙輸入、單輸出的反相器也包含兩個(gè)PM0S晶體管記為第三PM0S管、第四 PM0S管，和兩個(gè)NM0S晶體管第三NM0S管、第四NM0S管。其中，第三PM0S管的柵極Pg3_S連接雙 輸入、單輸出反相器的輸入端口 11_S，源極?83_5連接電源VDD，漏極Pd3_S連接雙輸入、單輸 出反相器的輸出端口 ZN1_S;第四PM0S管的柵極Pg4_S連接雙輸入、單輸出反相器的輸入端 口 12_S，源極?84_0連接電源VDD，漏極Pd4_S連接雙輸入、單輸出反相器的輸出端口 ZN2_S; 第三匪OS管的柵極Ng3_S連接雙輸入、單輸出反相器的輸入端口 12_S，源極Ns3_D連接地 VSS，漏極Nd3_S連接雙輸入、單輸出反相器的輸出端口 ZN1_S;第四匪0S管的柵極Ng4_S連接 雙輸入、單輸出反相器的輸入端口 12_S，源極Ns4_S連接地VSS，漏極Nd4_S連接雙輸入、單輸 出反相器的輸出端口 ZN2_S。
[0014] 圖5為采用DIDO和DIS0單元實(shí)現(xiàn)的抗單粒子瞬態(tài)的時(shí)鐘加固電路的示意圖。該實(shí) 施例中，本發(fā)明時(shí)鐘驅(qū)動(dòng)電路是η級(jí)反相器構(gòu)成的平衡樹(shù)結(jié)構(gòu)的時(shí)鐘網(wǎng)絡(luò)，第一級(jí)反相器至 第η-1級(jí)反相器均是雙輸入、雙輸出反相器，最后一級(jí)反相器即第η級(jí)反相器是雙輸入、單輸 出反相器，η為整數(shù)，η的取值依據(jù)設(shè)計(jì)電路的復(fù)雜程度及其所采用的時(shí)鐘設(shè)計(jì)方案(包括時(shí) 鐘分布網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)等)而定，一般η大于等于3。第一級(jí)(Level 1)反相器的兩個(gè)輸入端 口連接同一時(shí)鐘信號(hào)elk;其輸出端口ZN1_D_1連接第二級(jí)(Level 2)反相器(圖中以連接兩 個(gè)第二級(jí)反相器為例）的輸入端口 11_D_21和11_D_22，第一級(jí)反相器的輸出端口ZN2_D_1連 接第二級(jí)反相器的輸入端口 I2_D_21和I2_D_22;兩個(gè)第二級(jí)反相器的輸出端口 ZN1_D_21和 ZN1_D_22分別連接后面相應(yīng)的第三級(jí)(Level 3)反相器的輸入端口 11_D_31、11_D_31和11_ D_33、11_D_34，其輸出端口 ZN2_D_21和ZN2_D_22分別連接第三級(jí)反相器的輸入端口 I2_D_ 31、I2_D_31和I2_D_33、I2_D_34。第k級(jí)反相器的輸出端口 ZNl_D_k連接其后一級(jí)反相器（即 第k+Ι級(jí)反相器)的輸入端口 Il_D_(k+l) j，第k級(jí)反相器(Level k)的輸出端口ZN2_D_k連接 第k+1級(jí)反相器的輸入端口 12_D_(k+1) j，k、j均為整數(shù)，3彡k彡n-2，1彡j彡4。時(shí)鐘電路中的 最后一級(jí)反相器（即直接連接觸發(fā)器等時(shí)序單元的時(shí)鐘反相器，第η級(jí)反相器)采用的是雙 輸入、單輸出的時(shí)鐘反相器:其兩個(gè)輸入端口 Il_S_j、I2_S_j分別連接倒數(shù)第二級(jí)反相器 (即第n-1級(jí)反相器)的輸出端口 ZN1_D_ (η-1) j、ZN2_D_ (η-1) j，其輸出端口 ZN_S_ j連接與之 相連的觸發(fā)器等時(shí)序單元的時(shí)鐘輸入端口。
[0015] 本發(fā)明抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路的工作過(guò)程如下：
[0016] 以圖5所示的η級(jí)平衡樹(shù)結(jié)構(gòu)的抗單粒子瞬態(tài)的時(shí)鐘分布網(wǎng)絡(luò)為例來(lái)說(shuō)明本發(fā)明 的抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路的具體應(yīng)用。假設(shè)時(shí)鐘輸入elk為0,第二級(jí)(Level 2)反相 器中的第一個(gè)雙輸入、雙輸出反相器中的第一 PM0S管受到輻射粒子的轟擊產(chǎn)生一單粒子瞬 態(tài)脈沖。該瞬態(tài)脈沖會(huì)傳播到第三級(jí)(Level 3)反相器的第一PM0S管的柵極Pgl_D以及第二 NM0S管的柵極Ng2_D，導(dǎo)致Leve 1 3中反相器的第一PM0S管截止；同時(shí)，第二NM0S管導(dǎo)通。由 于Level 2中第一個(gè)反相器的輸出端ZN2_D為正常的低電平，Level 3中各反相器的第二 PM0S管是導(dǎo)通的。這樣，Level 3中各反相器的第二PM0S管和第二NM0S管將同時(shí)導(dǎo)通，Level 3反相器的輸出端口 ZN2_D便被由正常的高電平（電源電壓值)拉到一個(gè)中間電平(介于0和 電源電壓值之間的某一電壓值，具體電壓值根據(jù)雙輸入、雙輸出反相器中第二PM0S管和第 二匪0S管上的寄生電阻的比值來(lái)確定），于是在Level 3反相器的輸出端口2呢_0便發(fā)生了 一個(gè)VDD到某一中間電平的跳變，產(chǎn)生了一個(gè)小于滿(mǎn)擺幅的瞬態(tài)脈沖(而Level 3中反相器 的輸出端口 ZN1_DS正常的高電平）。
[0017]同樣地，Level 3反相器輸出端口ZN2_D上的瞬態(tài)脈沖信號(hào)會(huì)沿著時(shí)鐘路徑逐漸向 后傳播，而在傳播過(guò)程中，瞬態(tài)脈沖的幅值將會(huì)不斷衰減。最終，瞬態(tài)脈沖將消失，不會(huì)傳播 到后續(xù)的時(shí)序單元。
[0018]最壞的情況，考慮在傳播到最后一級(jí)時(shí)鐘反相器（即雙輸入、單輸出的DIS0反相 器)時(shí)仍有SET脈沖存在--假設(shè)有一SET脈沖傳播到DISO反相器的輸入端口 I2_D。根據(jù)本 設(shè)計(jì)中雙輸入、單輸出反相器的傳輸特性，只有當(dāng)其兩個(gè)輸入端口 11_S、12_S相同時(shí)，其輸 出才會(huì)發(fā)生翻轉(zhuǎn)；因此，即使有SET脈沖傳播到了DISO反相器的一個(gè)輸入端口，該SET脈沖信 號(hào)也會(huì)被DISO反相器濾除（即DISO反相器的輸出端口 ZN_Sl不會(huì)有SET脈沖產(chǎn)生），從而保 證了傳播到后續(xù)時(shí)序單元的時(shí)鐘信號(hào)的正確性。
[0019] 采用本發(fā)明可以達(dá)到以下技術(shù)效果：
[0020] 本發(fā)明的抗單粒子瞬態(tài)的時(shí)鐘加固電路的抗單粒子瞬態(tài)能力要顯著優(yōu)于傳統(tǒng)未 加固的時(shí)鐘電路。在基于雙輸入、雙輸出以及雙輸入、單輸出時(shí)鐘反相器的時(shí)鐘分布網(wǎng)絡(luò) 中，雙輸入、雙輸出反相器上產(chǎn)生的單粒子瞬態(tài)脈沖傳播到時(shí)鐘葉節(jié)點(diǎn)的概率為零。因此， 本發(fā)明顯著地提高時(shí)鐘分布網(wǎng)絡(luò)抗單粒子瞬態(tài)的能力，有效地降低時(shí)鐘分布網(wǎng)絡(luò)受到輻射 粒子轟擊后各個(gè)時(shí)鐘葉節(jié)點(diǎn)上產(chǎn)生單粒子瞬態(tài)脈沖的概率。
【附圖說(shuō)明】
[0021] 圖1為本發(fā)明提出的雙輸入、雙輸出的反相器的邏輯結(jié)構(gòu)示意圖；
[0022] 圖2為本發(fā)明中采用的雙輸入、單輸出的反相器的邏輯結(jié)構(gòu)示意圖；
[0023] 圖3為本發(fā)明提出的雙輸入、雙輸出的反相器的符號(hào)圖；
[0024] 圖4為本發(fā)明采用的雙輸入、單輸出的反相器的符號(hào)圖；
[0025]圖5為采用DID0和DIS0反相器實(shí)現(xiàn)的抗單粒子瞬態(tài)的時(shí)鐘加固電路的示意圖； [0026]圖6為一個(gè)具體實(shí)施例，由通用65nm工藝下標(biāo)準(zhǔn)單元庫(kù)中未加固時(shí)鐘反相器 CLKNVHSV4構(gòu)成的八級(jí)反相器鏈以及SET瞬態(tài)脈沖在其中傳播的示意圖；
[0027] 圖7為一個(gè)具體實(shí)施例，65nm工藝下采用本發(fā)明中加固的雙輸入、雙輸出的反相器 CLKNVHSV4_DID0及雙輸入、單輸出的反相器CLKNVHSV4_DIS0構(gòu)成的八級(jí)反相器鏈以及SET 瞬態(tài)脈沖在其中傳播的示意圖。
【具體實(shí)施方式】
[0028] 圖1為本發(fā)明提出的雙輸入、雙輸出的反相器的邏輯結(jié)構(gòu)示意圖。和普通的一個(gè) PM0S晶體管和一個(gè)匪0S晶體管構(gòu)成的反相器相比，本發(fā)明中雙輸入、雙輸出結(jié)構(gòu)的反相器 包含了兩個(gè)PM0S晶體管記為第一 PM0S管、第二PM0S管，和兩個(gè)NM0S晶體管記為第一 NM0S管、 第二NM0S管。其中，第一PM0S管的柵極Pgl_D連接雙輸入、雙輸出反相器的輸入端口 11_D，源 極Psl_D連接電源VDD，漏極Pdl_D連接雙輸入、雙輸出反相器的輸出端口 ZN1_D;第二PM0S管 的柵極Pg2_D連接雙輸入、雙輸出反相器的輸入端口 12_D，源極？82_0連接電源VDD，漏極 Pd2_D連接雙輸入、雙輸出反相器的輸出端口 ZN2_D;第一匪0S管的柵極Ngl_D連接雙輸入、 雙輸出反相器的輸入端口 I2_D，源極Ns 1_D連接地VSS，漏極Ndl_D連接雙輸入、雙輸出反相 器的輸出端口 ZN1_D;第二NM0S管的柵極Ng2_D連接雙輸入、雙輸出反相器的輸入端口 12_D， 源極Ns2_D連接地VSS，漏極Nd2_D連接雙輸入、雙輸出反相器的輸出端口 ZN2_D。
[0029] 圖2為本發(fā)明提出的雙輸入、單輸出的反相器的邏輯結(jié)構(gòu)示意圖。本發(fā)明雙輸入、 單輸出的反相器包含兩個(gè)PM0S晶體管記為第三PM0S管、第四PM0S管，和兩個(gè)NM0S晶體管第 三NM0S管、第四NM0S管。其中，第三PM0S管的柵極Pg3_S連接雙輸入、單輸出反相器的輸入端 口 11_S，源極?83_3連接電源VDD，漏極Pd3_S連接雙輸入、單輸出反相器的輸出端口 ZN1_S; 第四PMOS管的柵極Pg4_S連接雙輸入、單輸出反相器的輸入端口 12_S，源極？84_0連接電源 VDD，漏極Pd4_S連接雙輸入、單輸出反相器的輸出端口 ZN2_S;第三NM0S管的柵極Ng3_S連接 雙輸入、單輸出反相器的輸入端口 12_S，源極Ns3_D連接地VSS，漏極Nd3_S連接雙輸入、單輸 出反相器的輸出端口 ZN1_S;第四匪0S管的柵極Ng4_S連接雙輸入、單輸出反相器的輸入端 口 12_S，源極Ns4_S連接地VSS，漏極Nd4_S連接雙輸入、單輸出反相器的輸出端口 ZN2_S。
[0030] 如圖3所示，為本發(fā)明的雙輸入、雙輸出反相器的符號(hào)圖。圖4所示為本發(fā)明的雙輸 入、單輸出反相器的符號(hào)圖。在圖5的抗單粒子瞬態(tài)的時(shí)鐘加固電路中將采用DID0和DIS0反 相器的符號(hào)圖進(jìn)行連接。
[0031] 圖5為采用DID0和DIS0單元實(shí)現(xiàn)的抗單粒子瞬態(tài)的時(shí)鐘加固電路的示意圖。該實(shí) 施例中，本發(fā)明時(shí)鐘驅(qū)動(dòng)電路是η級(jí)反相器構(gòu)成的平衡樹(shù)結(jié)構(gòu)的時(shí)鐘網(wǎng)絡(luò)，第一級(jí)反相器至 第η-1級(jí)反相器均是雙輸入、雙輸出反相器，最后一級(jí)反相器即第η級(jí)反相器是雙輸入、單輸 出反相器，η為整數(shù)，η的取值依據(jù)設(shè)計(jì)電路的復(fù)雜程度及其所采用的時(shí)鐘設(shè)計(jì)方案(包括時(shí) 鐘分布網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)等)而定。第一級(jí)(Level 1)反相器的兩個(gè)輸入端口連接同一時(shí)鐘信 號(hào)elk;其輸出端口ZN1_D_1連接第二級(jí)(Level 2)反相器(圖中以連接兩個(gè)第二級(jí)反相器為 例）的輸入端口 11_D_21和11_D_22，第一級(jí)反相器的輸出端口ZN2_D_1連接第二級(jí)反相器的 輸入端口 I2_D_21和I2_D_22;兩個(gè)第二級(jí)反相器的輸出端口ZN1_D_21和ZN1_D_22分別連接 后面相應(yīng)的第三級(jí)（Level 3)反相器的輸入端口 11_D_31、11_D_31和11_D_33、11_D_34，其 輸出端口 ZN2_D_21和ZN2_D_22分別連接第三級(jí)反相器的輸入端口 I2_D_31、I2_D_31和I2_ D_33、I2_D_34。第k級(jí)反相器的輸出端口 ZNl_D_k連接其后一級(jí)反相器（即第k+1級(jí)反相器） 的輸入端口 I l_D_(k+l) j，第k級(jí)反相器(Level k)的輸出端口 ZN2_D_k連接第k+Ι級(jí)反相器 的輸入端口 12_D_(k+1) j，k、j均為整數(shù)，3彡k彡n-2，1 < j彡4。時(shí)鐘電路中的最后一級(jí)反相 器(即直接連接觸發(fā)器等時(shí)序單元的時(shí)鐘反相器，第η級(jí)反相器)采用的是雙輸入、單輸出的 時(shí)鐘反相器:其兩個(gè)輸入端口 Il_S_j、I2_S_j分別連接倒數(shù)第二級(jí)反相器（即第η-1級(jí)反相 器)的輸出端口 ZNl_D_(n-l) j、ZN2_D_(n-l) j，其輸出端口 ZN_S_ j連接與之相連的觸發(fā)器等 時(shí)序單元的時(shí)鐘輸入端口。
[0032]圖6為一個(gè)具體實(shí)施例，由通用65nm工藝下標(biāo)準(zhǔn)單元庫(kù)中未加固時(shí)鐘反相器 CLKNVHSV4構(gòu)成的八級(jí)反相器鏈以及SET瞬態(tài)脈沖在其中傳播的示意圖。圖6(a)所示為采用 一個(gè)通用65nm工藝下標(biāo)準(zhǔn)單元庫(kù)中未加固反相器CLKNVHSV4構(gòu)成的反相器鏈。該反相器鏈 由八個(gè)時(shí)鐘反相器CLKNVHSV4首尾相接構(gòu)成，反相器鏈的輸入端和輸出端分別為I和Z。圖6 (b)為SET瞬態(tài)脈沖在該反相器鏈中傳播的示意圖。SET脈沖激勵(lì)加在該反相器鏈的輸入端 口 I。當(dāng)所施加的SET脈沖寬度較小時(shí)，在傳播過(guò)程中脈沖的振幅和寬度會(huì)逐漸縮減，到達(dá)反 相器鏈的輸出端Z時(shí)，已捕捉不到SET脈沖。而當(dāng)施加的SET脈沖寬度達(dá)到35ps左右時(shí)，在輸 出端口 Z便可捕捉到滿(mǎn)擺幅的SET脈沖信號(hào)。
[0033]圖7為一個(gè)具體實(shí)施例，65nm工藝下采用本發(fā)明中加固的雙輸入、雙輸出的反相器 CLKNVHSV4_DID0及雙輸入、單輸出的反相器CLKNVHSV4_DIS0構(gòu)成的八級(jí)反相器鏈以及SET 瞬態(tài)脈沖在其中傳播的示意圖。圖7(a)所示為65nm工藝下采用本發(fā)明中兩種加固反相器首 尾相接構(gòu)成的反相器鏈。該反相器鏈中包含了 7個(gè)雙輸入、雙輸出的反相器CLKNVHSV4_DID0 以及一個(gè)雙輸入、單輸出的反相器CLKNVHSV4_DIS0;反相器鏈的輸入端口為I和10,輸出端 口為Z。圖7(b)為SET瞬態(tài)脈沖在該反相器鏈中的傳播示意圖。保持該反相器鏈的輸入端口 10始終為ο，對(duì)輸入端口 I加一SET脈沖，通過(guò)觀察各個(gè)反相器的輸出端ZN*和ΖΝ*0(其中* = 1，2，···，7)以及反相器鏈的輸出端Z的輸出波形來(lái)了解所加SET脈沖在該反相器鏈中的傳 播。當(dāng)所加SET脈沖寬度達(dá)到500ps時(shí)，在第三級(jí)反相器的輸出端仍然不會(huì)觀察到明顯的瞬 態(tài)脈沖一一實(shí)際上，在第一級(jí)反相器的輸出端，脈沖的幅值已經(jīng)小于了所加SET脈沖幅值的 1/2〇
[0034] 為了說(shuō)明本發(fā)明抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路的抗單粒子瞬態(tài)效果，采用本發(fā)明 的時(shí)鐘驅(qū)動(dòng)電路，利用Encounter工具并結(jié)合腳本實(shí)現(xiàn)了一個(gè)標(biāo)量仿存控制器譯碼電路的 設(shè)計(jì)(包括布圖規(guī)劃、時(shí)鐘樹(shù)綜合、布局布線等）；利用寄生參數(shù)提取工具StarRC提取了整個(gè) 設(shè)計(jì)的詳細(xì)標(biāo)準(zhǔn)寄生格式DSPF(Detailed Standard Parasitic Format)文件;米用Hspice 工具對(duì)包含了電阻、電容等詳細(xì)寄生信息的DSPF網(wǎng)表進(jìn)行了仿真。
[0035] 考慮到標(biāo)量訪存控制器譯碼電路的設(shè)計(jì)主要基于觸發(fā)器，故結(jié)合N. Seifert等人 的研究結(jié)果，本文主要對(duì)設(shè)計(jì)進(jìn)行了輻射致時(shí)鐘競(jìng)爭(zhēng)的仿真。仿真時(shí)SET脈沖的注入位置遍 歷了時(shí)鐘網(wǎng)絡(luò)上的各個(gè)DID0反相器的輸出端口； SET脈沖的注入時(shí)間隨機(jī)（在仿真時(shí)間段 內(nèi)，采用shell腳本自動(dòng)生成一隨機(jī)注入時(shí)間）；SET脈沖寬度隨機(jī)，并且該SET脈沖寬度小于 等于最大脈沖寬度值(最大脈沖寬度值根據(jù)地面輻照試驗(yàn)的試驗(yàn)結(jié)果確定，脈沖寬度的生 成同樣采用shell腳本自動(dòng)生成）。在Spice網(wǎng)表中，調(diào)用了兩個(gè)完全相同的譯碼電路；同時(shí)， 分別將兩個(gè)譯碼電路中同一時(shí)序單元(D觸發(fā)器)的時(shí)鐘輸入端口 CK連接到一個(gè)異或門(mén)的兩 個(gè)輸入端口（即仿真過(guò)程中調(diào)用的異或門(mén)的數(shù)目等于譯碼電路中時(shí)序單元的總數(shù)）。仿真過(guò) 程中，對(duì)其中一個(gè)譯碼電路中時(shí)鐘路徑上的DID0反相器的輸出端口遍歷地進(jìn)行SET脈沖注 入，通過(guò)統(tǒng)計(jì)異或門(mén)（D觸發(fā)器CK端連接的一組異或門(mén)）中高電平出現(xiàn)的數(shù)目來(lái)研究本發(fā)明 抗單粒子瞬態(tài)的時(shí)鐘加固電路中SET脈沖在時(shí)鐘路徑上的傳播。統(tǒng)計(jì)結(jié)果見(jiàn)表1。
[0036] 為了更加直觀地驗(yàn)證本發(fā)明抗單粒子瞬態(tài)的時(shí)鐘加固電路的加固效果，采用標(biāo)準(zhǔn) 單元庫(kù)中未加固的相同驅(qū)動(dòng)能力的時(shí)鐘反相器(CLKNVHSV1)對(duì)同樣的設(shè)計(jì)進(jìn)行了時(shí)鐘樹(shù)綜 合，得到未加固的時(shí)鐘分布網(wǎng)絡(luò)。同時(shí)，采用上文所述的仿真方法對(duì)未加固的時(shí)鐘分布網(wǎng)絡(luò) 上與本發(fā)明的抗單粒子瞬態(tài)的時(shí)鐘加固電路中各個(gè)DID0反相器相對(duì)應(yīng)的反相器的輸出端 口進(jìn)行了遍歷仿真;并對(duì)仿真結(jié)果進(jìn)行了統(tǒng)計(jì)(統(tǒng)計(jì)結(jié)果見(jiàn)表1)。由于本發(fā)明的抗單粒子瞬 態(tài)的時(shí)鐘分布網(wǎng)絡(luò)的葉節(jié)點(diǎn)上采用的是DIS0結(jié)構(gòu)的反相器，該結(jié)構(gòu)反相器受到轟擊的條件 下其輸出端口 ZN也會(huì)產(chǎn)生SET脈沖，該脈沖有可能會(huì)會(huì)傳播到與其直接相連的觸發(fā)器上。但 是，考慮到葉節(jié)點(diǎn)受到轟擊并產(chǎn)生SET脈沖的情況與未加固時(shí)鐘分布網(wǎng)絡(luò)上葉節(jié)點(diǎn)的情況 相似，本文將不對(duì)其進(jìn)行仿真說(shuō)明。
[0037] 為了使驗(yàn)證結(jié)果更加充分，分別對(duì)本發(fā)明的抗單粒子瞬態(tài)的時(shí)鐘加固電路中的31 個(gè)DID0反相器(CLKNVHSV1_DID0)的輸出端口 ZN1和未加固的時(shí)鐘分布網(wǎng)絡(luò)中對(duì)應(yīng)的31個(gè)未 加固的普通反相器(CLKNVHSV1)的輸出端口ZN進(jìn)行了四次遍歷仿真。其中，基于標(biāo)量仿存控 制器譯碼電路的設(shè)計(jì)中共包含88個(gè)時(shí)序單元(觸發(fā)器），即在觸發(fā)器CK端口處檢測(cè)到的SET 的最大數(shù)目為88。通過(guò)表1中統(tǒng)計(jì)結(jié)果的對(duì)比，可以直觀地看出：本發(fā)明的抗單粒子瞬態(tài)的 時(shí)鐘加固電路的抗SET能力明顯優(yōu)于傳統(tǒng)的未加固的時(shí)鐘電路，適合用于抗單粒子瞬態(tài)加 固時(shí)鐘分布網(wǎng)絡(luò)，應(yīng)用于航空、航天等領(lǐng)域。
[0038] 表1
[0039]
【主權(quán)項(xiàng)】
1. 一種抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路，其特征在于，包括兩類(lèi)反相器:雙輸入、雙輸出 的反相器和雙輸入、單輸出的反相器;兩類(lèi)反相器的具體數(shù)目及其連接方式依據(jù)設(shè)計(jì)電路 的復(fù)雜程度及其所采用的時(shí)鐘設(shè)計(jì)方案而定； 雙輸入、雙輸出的反相器包括兩個(gè)輸入端口 11_D、12_D，兩個(gè)輸出端口 ZN1_D、ZN2_D，兩 個(gè)PMOS晶體管記為第一 PMOS管、第二PMOS管，和兩個(gè)NMOS晶體管記為第一 NMOS管、第二NMOS 管；其中，第一PMOS管的柵極Pgl_D連接雙輸入、雙輸出反相器的輸入端口 11_D，源極Ps 1_D 連接電源VDD，漏極Pdl_D連接雙輸入、雙輸出反相器的輸出端口 ZN1_D;第二PMOS管的柵極 Pg2_D連接雙輸入、雙輸出反相器的輸入端口 I2_D，源極?82_0連接電源VDD，漏極Pd2_D連接 雙輸入、雙輸出反相器的輸出端口 ZN2_D;第一 NMOS管的柵極Ng 1_D連接雙輸入、雙輸出反相 器的輸入端口 12_D，源極Ns 1_D連接地VSS，漏極Ndl_D連接雙輸入、雙輸出反相器的輸出端 口ZN1_D;第二匪OS管的柵極Ng2_D連接雙輸入、雙輸出反相器的輸入端口 I2_D，源極Ns2_D 連接地VSS，漏極Nd2_D連接雙輸入、雙輸出反相器的輸出端口 ZN2_D; 雙輸入、單輸出的反相器包括兩個(gè)輸入端口 11_S、12_S，一個(gè)輸出端口 ZN_S;兩個(gè)PMOS 晶體管記為第三PMOS管、第四PMOS管，和兩個(gè)NMOS晶體管第三NMOS管、第四NMOS管;其中，第 三PMOS管的柵極Pg3_S連接雙輸入、單輸出反相器的輸入端口 I1_S，源極卩83_5連接電源 VDD，漏極Pd3_S連接雙輸入、單輸出反相器的輸出端口 ZN1_S;第四PMOS管的柵極Pg4_S連接 雙輸入、單輸出反相器的輸入端口 12_S，源極?84_0連接電源VDD，漏極Pd4_S連接雙輸入、單 輸出反相器的輸出端口 ZN2_S;第三匪OS管的柵極Ng3_S連接雙輸入、單輸出反相器的輸入 端口 I2_S，源極Ns3_D連接地VSS，漏極Nd3_S連接雙輸入、單輸出反相器的輸出端口 ZN1_S; 第四匪OS管的柵極Ng4_S連接雙輸入、單輸出反相器的輸入端口 12_S，源極Ns4_S連接地 VSS，漏極Nd4_S連接雙輸入、單輸出反相器的輸出端口 ZN2_S。2. 如權(quán)利要求1所述的抗單粒子瞬態(tài)的時(shí)鐘驅(qū)動(dòng)電路，其特征在于，所述兩類(lèi)反相器的 數(shù)目為η，η為整數(shù)，一般η大于等于3，所述連接方式為平衡樹(shù)結(jié)構(gòu);第一級(jí)反相器至第n-1級(jí) 反相器均是雙輸入、雙輸出反相器，最后一級(jí)反相器即第η級(jí)反相器是雙輸入、單輸出反相 器;第一級(jí)反相器的兩個(gè)輸入端口連接同一時(shí)鐘信號(hào)elk;其輸出端口 ZN1_D_1連接第二級(jí) 反相器的輸入端口 I1_D_21和I1_D_22,第一級(jí)反相器的輸出端口 ZN2_D_1連接第二級(jí)反相 器的輸入端口 I2_D_21和I2_D_22;兩個(gè)第二級(jí)反相器的輸出端口 ZN1_D_21和ZN1_D_22分別 連接后面相應(yīng)的第三級(jí)反相器的輸入端口 11_D_31、11_D_31和11_D_33、11_D_34，其輸出端 口ZN2_D_21和ZN2_D_22分別連接第三級(jí)反相器的輸入端口 I2_D_31、I2_D_31和I2_D_33、 I2_D_34;第k級(jí)反相器的輸出端口ZNl_D_k連接第k+1級(jí)反相器的輸入端口 Il_D_(k+l) j，第 k級(jí)反相器的輸出端口 ZN2_D_k連接第k+1級(jí)反相器的輸入端口 12_D_(k+1) j，k、j均為整數(shù)， 3彡k彡n-2，l<j<4;第η級(jí)反相器的輸入端口 Il_S_j、I2_S_j分別連接第n-1級(jí)反相器的輸 出端口ZNl_D_(n-l)j、ZN2_D_(n-l)j，其輸出端口ZN_S_j連接與之相連的觸發(fā)器等時(shí)序單 元的時(shí)鐘輸入端口。
【文檔編號(hào)】H03K19/003GK105897243SQ201610196746
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年3月31日
【發(fā)明人】陳書(shū)明, 郝培培, 黃鵬程, 梁斌
【申請(qǐng)人】中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)