本發(fā)明屬于模數(shù)轉(zhuǎn)換，具體涉及一種高速兩步式時間域模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

1、隨著大規(guī)模集成電路的發(fā)展和工藝尺寸的持續(xù)縮小，物聯(lián)網(wǎng)技術(shù)得到了蓬勃的發(fā)展，推動了可穿戴設(shè)備、智能家居等諸多應(yīng)用場景的快速發(fā)展。在這些場景下，電子設(shè)備需要在保持正常功能的同時具有較高的能效，以延長使用周期。然而，大量用于采集模擬信號的無線傳感器的應(yīng)用會導(dǎo)致整個系統(tǒng)功耗過大。逐次逼近架構(gòu)的模數(shù)轉(zhuǎn)換器(successiveapproximation?analog-to-digital?converter，sa?adc)憑借其高度數(shù)字化電路和良好的數(shù)字兼容性，在眾多adc架構(gòu)中脫穎而出，成為近年來的研究熱點。

2、目前采用的時間域adc往往是電壓-時間混合域adc，相比純時間域adc，需要多一級放大器，產(chǎn)生更多的功耗，并導(dǎo)致線性度變差，精度降低；尤其，電壓-時間混合域sa?adc中的逐次逼近架構(gòu)時間數(shù)字轉(zhuǎn)換器(successive?approximation?time-to-digitalconverter，sa?tdc)所需延時單元數(shù)量是基于選擇性延時調(diào)整單元的逐次逼近次時間數(shù)字轉(zhuǎn)換器(successive?approximation?register?time-to-digital?converter，sar?tdc)的兩倍，且由于延時單元數(shù)量眾多，且存有細小誤差，致使延時失調(diào)也較大，所需的決策時間較長，導(dǎo)致sa?tdc量化周期長。換句話說，sa?tdc存在量化效率低且精度不高的問題。

技術(shù)實現(xiàn)思路

1、為了解決上述問題，本發(fā)明提供了一種高速兩步式時間域模數(shù)轉(zhuǎn)換器。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實現(xiàn)：

2、本發(fā)明提供的高速兩步式時間域模數(shù)轉(zhuǎn)換器，包括：共模電壓轉(zhuǎn)換單元，用于將輸入的差分電壓信號轉(zhuǎn)換為具有時間差的第一時間脈沖信號和第二時間脈沖信號；轉(zhuǎn)換選取單元，用于對所述第一時間脈沖信號和所述第二時間脈沖信號依次進行延時處理和編碼處理，獲得多個第一編碼，并從所述第一時間脈沖信號、所述第二時間脈沖信號以及延時處理所獲得的多個延時脈沖信號中，選取并輸出第一信號和第二信號；其中，所述第一信號是指所述多個延時脈沖信號和所述第二時間脈沖信號中最接近所述第一時間脈沖信號的信號，所述第二信號是指所述多個延時脈沖信號和所述第一時間脈沖信號中最接近所述第二時間脈沖信號的信號；一步多位逐次逼近型模數(shù)轉(zhuǎn)換單元，用于對輸入的所述第一信號和所述第二信號進行連續(xù)量化編碼，輸出多個第二編碼，并根據(jù)所述多個第二編碼，通過產(chǎn)生上拉或下拉電流的方式，延長或縮短所述第一信號和/或第二信號的傳輸時間；量化編碼單元，用于將所述多個第一編碼和所述多個第二編碼的格式統(tǒng)一后進行組合，得到目標量化編碼。

3、本發(fā)明具有如下有益技術(shù)效果：針對現(xiàn)有的sa?tdc存在量化效率低且精度不高的問題，本發(fā)明提出的高速兩步式時間域模數(shù)轉(zhuǎn)換器，使用共模電壓轉(zhuǎn)換單元將差分電壓無損耗轉(zhuǎn)換為第一時間脈沖信號和第二時間脈沖信號，并利用這兩個信號在轉(zhuǎn)換選取單元中進行量化，生成多個第一編碼，將轉(zhuǎn)換選取單元輸出的第一信號和第二信號輸入一步多位逐次逼近型模數(shù)轉(zhuǎn)換單元中進行連續(xù)量化編碼，生成多個第二編碼，該第二編碼用于控制一步多位逐次逼近型模數(shù)轉(zhuǎn)換單元對第一信號和第二信號執(zhí)行不同長度的延時處理，在統(tǒng)一第一編碼和第二編碼的格式并組合輸出后，完成模擬電壓信號向數(shù)字信號的量化轉(zhuǎn)換?；诒景l(fā)明提出的高速兩步式時間域模數(shù)轉(zhuǎn)換器，可以起到精準模擬不同的延時單元的效果，從而無需增加多個延時時長值一定的延時單元；同時，延時單元數(shù)量的減少意味著整體電路結(jié)構(gòu)布局復(fù)雜度降低，進一步降低電路功耗和面積成本；并且由于延時單元數(shù)量減少，也降低延時單元數(shù)量增多引入的誤差，進而降低延時失調(diào)；最后使用一步多位逐次逼近型模數(shù)轉(zhuǎn)換單元對第一信號和第二信號進行連續(xù)量化編碼，可以有效縮短量化時間并提高高速兩步式時間域模數(shù)轉(zhuǎn)換器的量化效率和量化精度。

4、以下將結(jié)合附圖及實施例對本發(fā)明做進一步詳細說明。

技術(shù)特征：

1.一種高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述一步多位逐次逼近型模數(shù)轉(zhuǎn)換單元包括：至少一個一步兩位編碼單元；每個一步兩位編碼單元包括：第一延時單元、第二延時單元、第一緩沖反相單元、第二緩沖反相單元、時域比較單元、第一組合邏輯單元、第二組合邏輯單元、第一電流控制單元和第二電流控制單元；其中，

3.根據(jù)權(quán)利要求2所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述第一緩沖反相單元包括：第一緩沖器、第一反相器和第二反相器；

4.根據(jù)權(quán)利要求2所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述第二緩沖反相單元包括：第二緩沖器、第三反相器和第四反相器；

5.根據(jù)權(quán)利要求2所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述時域比較單元包括：第一時域比較器、第二時域比較器和第三時域比較器；

6.根據(jù)權(quán)利要求2所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述第一電流控制單元包括：pmos管mp1、pmos管mp2、pmos管mp3和pmos管mp4，nmos管mn1、nmos管mn2、nmos管mn3和nmos管mn4；

7.根據(jù)權(quán)利要求2所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述第二電流控制單元包括：pmos管mp5、pmos管mp6、pmos管mp7和pmos管mp8，nmos管mn5、nmos管mn6、nmos管mn7和nmos管mn8；其中，

8.根據(jù)權(quán)利要求6所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述時域比較單元的第三輸出端和所述時域比較單元的第四輸出端輸出的數(shù)值相反；

9.根據(jù)權(quán)利要求7所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述第一組合邏輯單元的輸出端輸出的數(shù)值和所述第二組合邏輯單元的輸出端輸出的數(shù)值相反；

10.根據(jù)權(quán)利要求1所述的高速兩步式時間域模數(shù)轉(zhuǎn)換器，其特征在于，所述差分電壓信號包括：振幅相同且相位相反的第一脈沖信號in1和第二脈沖信號in2；所述共模電壓轉(zhuǎn)換單元包括：三個開關(guān)ckt、開關(guān)ckd、兩個采樣電容cs、共模電容ccm、第四時間域比較器、第五時間域比較器；其中，

技術(shù)總結(jié)
本發(fā)明適用于模數(shù)轉(zhuǎn)換領(lǐng)域，提供了高速兩步式時間域模數(shù)轉(zhuǎn)換器，包括：共模電壓轉(zhuǎn)換單元，用于將差分電壓信號轉(zhuǎn)換為第一、第二時間脈沖信號；轉(zhuǎn)換選取單元，用于對第一、第二時間脈沖信號依次進行延時和編碼處理，獲得第一編碼，并從第一、第二時間脈沖信號以及延時處理所獲得的多個延時脈沖信號中選取并輸出第一信號和第二信號；一步多位逐次逼近型模數(shù)轉(zhuǎn)換單元，用于對第一信號和第二信號進行連續(xù)量化編碼，輸出第二編碼，并根據(jù)第二編碼，延長或縮短第一信號和/或第二信號的傳輸時間；量化編碼單元，用于利用第一編碼和第二編碼，得到目標量化編碼?；诒景l(fā)明提供的方案可以有效縮短量化時間、提高量化效率和量化精度。

技術(shù)研發(fā)人員：李登全,顏于博,李德攀,朱樟明,丁瑞雪
受保護的技術(shù)使用者：西安電子科技大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/26