一種低溫漂cmos振蕩器電路的制作方法
【專利摘要】本實用新型公開了一種低溫漂CMOS振蕩器電路，包括脈沖發(fā)生電路和F-V頻率電壓轉(zhuǎn)化電路；通過脈沖發(fā)生電路和F-V頻率電壓轉(zhuǎn)化電路取樣輸出頻率，反饋控制比較器的閾值電壓，進而自動監(jiān)控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。本實用新型通過脈沖發(fā)生電路和F-V電路實現(xiàn)了片上CMOS振蕩器的低溫漂，電路結(jié)構(gòu)簡單，溫漂低，工藝可移植性強。
【專利說明】_種低溫漂CMOS振蕩器電路

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種模擬集成電路技術(shù)，尤其是一種減小CMOS振蕩器的振蕩頻 率隨溫度變化的技術(shù)。

【背景技術(shù)】
[0002] 近年來，對于作為電子產(chǎn)品復(fù)雜功能來源的電子組件微型化要求已擴展至振蕩 器，激發(fā)了對超小型振蕩器的研宄。石英晶振輸出的時鐘頻率擁有良好的溫度和電壓穩(wěn)定 性，但其成本高，體積大，不利于系統(tǒng)集成?；跇?biāo)準(zhǔn)的數(shù)字CMOS工藝實現(xiàn)片上時鐘振蕩 器，可以縮小系統(tǒng)體積、降低功耗、提高抗干擾能力、增加可靠性和使用的靈活性等優(yōu)點，具 有及其重要的實際意義。
[0003] 目前，采用CMOS工藝實現(xiàn)振蕩器的難點是振蕩頻率易隨溫度、電源和工藝變化。 虞曉凡，林分平《一種帶溫度和工藝補償?shù)钠蠒r鐘振蕩器》，采用開關(guān)電容陣列補償工藝 偏差對振蕩頻率的影響，但增加了電路的面積及控制端。該電路同時采用片上LD0穩(wěn)壓源 給整個振蕩器供電，增加了系統(tǒng)的功耗和設(shè)計復(fù)雜度；中國專利"一種具有溫度和工藝自補 償特性的CMOS松弛振蕩（CN103701411A)提出了一種不隨工藝變化的低溫漂基準(zhǔn)電流和基 準(zhǔn)電壓的方法對振蕩頻率進行補償，但此方法忽略了比較器延遲時間隨溫度變化的非線性 對振蕩頻率的影響。
[0004] 由于比較器的有限帶寬，對于產(chǎn)生較高頻率的振蕩器，其內(nèi)部比較器延遲時間相 對振蕩周期便不可忽略，因此，延遲時間隨溫度的變化是振蕩器溫漂的一個重要來源。 實用新型內(nèi)容
[0005] 本實用新型所要解決的技術(shù)問題是提供一種低溫漂CMOS振蕩器電路，通過脈沖 發(fā)生電路和F-V (頻率一電壓）轉(zhuǎn)化電路取樣輸出頻率反饋控制比較器的閾值電壓，進而自 動監(jiān)控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。
[0006] 為解決上述技術(shù)問題，本實用新型提供一種低溫漂CMOS振蕩器電路，其特征是， 包括脈沖發(fā)生電路和F-V頻率電壓轉(zhuǎn)化電路；
[0007] 脈沖發(fā)生電路包括第二電容、第四電阻、NM0S管、PM0S管、第二比較器、第一反相 器、第二反相器、第一或非門、第二或非門；第二比較器的正向輸入端B與比較器參考電壓 取樣電路連接，同時經(jīng)第四電阻與NM0S管的漏極連接，同時還與PM0S管的漏極連接；NM0S 管的源極接地，柵極接至第二反相器的輸出端P ;PM0S管的源極連接至電源VDD，柵極連接 至第二反相器的輸出端P，源極與漏極之間由第二電容連接；第二比較器的輸出端分別與 第一反相器的輸入端、第一或非門的第一輸入端連接，第一反相器的輸出端連接至第二或 非門的第二輸入端，第二或非門的輸出端連接至第一或非門的第二輸入端，第一或非門的 輸出端連接至第二或非門的第一輸入端；第一或非門的輸出端同時連接至第二反相器的輸 入端；第二比較器的反向輸入端與比較器參考電壓取樣電路連接。
[0008] F-V頻率電壓轉(zhuǎn)化電路包括第一運算放大器；電源VDD經(jīng)分壓后連接至第一運算 放大器的正向輸入端，第一運算放大器的輸出端C連接至第二運算放大器的反向輸入端； 第一運算放大器的反向輸入端連接至脈沖發(fā)生電路中的第二比較器的正向輸入端B，第一 運算放大器的輸出端C連接至脈沖發(fā)生電路中的第二比較器的反向輸入端。
[0009] 所述脈沖發(fā)生電路的輸出端連接至D觸發(fā)器。
[0010] 脈沖發(fā)生電路中的第二反相器的輸出端P連接至D觸發(fā)器的時鐘觸發(fā)端；D觸發(fā) 器輸出端Q輸出振蕩時鐘CLK。
[0011] 第一運算放大器的反向輸入端經(jīng)第三電阻連接至脈沖發(fā)生電路中的第二比較器 的正向輸入端B。
[0012] 第一運算放大器的輸出端C經(jīng)第一電容連接至該第一運算放大器的反向輸入端。
[0013] 比較器參考電壓取樣電路包括第一電阻、第二電阻，電源VDD經(jīng)串聯(lián)的第一電阻、 第二電阻分壓，第一電阻、第二電阻的共連點R連接至第一運算放大器的正向輸入端。
[0014] 本實用新型所達到的有益效果：
[0015] 本實用新型通過脈沖發(fā)生電路和F-V頻率電壓轉(zhuǎn)化電路實現(xiàn)了片上CMOS振蕩器 的低溫漂，電路結(jié)構(gòu)簡單，溫漂低，工藝可移植性強。

【專利附圖】

【附圖說明】
[0016] 圖1是本實用新型實施例1電路圖；
[0017] 圖2是本實用新型實施例1的CMOS振蕩器電路；
[0018] 圖3(a)是圖1中B點、P點和CLK的波形（溫度變化導(dǎo)致比較器延遲時間的增 加）；
[0019] 圖3(b)是圖1中B點、P點和CLK的波形（溫度變化導(dǎo)致比較器延遲時間的減 ?。?。

【具體實施方式】
[0020] 下面結(jié)合附圖對本實用新型作進一步描述。以下實施例僅用于更加清楚地說明 本實用新型的技術(shù)方案，而不能以此來限制本實用新型的保護范圍。
[0021] 實施例1
[0022] 1.電路結(jié)構(gòu)
[0023] 本實用新型實施例1如圖1和圖2所示，本實施例中的振蕩器電路由脈沖發(fā)生電 路、F-V頻率電壓轉(zhuǎn)換電路和分頻器組成。分頻器實現(xiàn)了占空比為50%的CLK，P點電壓VP 也算是振蕩輸出，但占空比不是50%。
[0024] 脈沖發(fā)生電路由電容C2、電阻R4、NM0S管M1、PM0S管M2、比較器A2、反相器INV1、 INV2、或非門N0R1、N0R2組成。比較器A2的正向輸入端B與比較器參考電壓取樣電路連接， 同時經(jīng)電阻R4與NM0S管Ml的漏極連接，同時還與PM0S管M2的漏極連接；NM0S管Ml的 源極接地，柵極接至反相器INV2的輸出端P。PM0S管M2的源極連接至電源VDD，柵極連接 至反相器INV2的輸出端P，源極與漏極之間由電容C2連接。比較器A2的輸出端分別與反 相器INV1的輸入端、或非門N0R1的第一輸入端連接，反相器INV1的輸出端連接至或非門 N0R2的第二輸入端，或非門N0R2的輸出端連接至或非門N0R1的第二輸入端，或非門N0R1 的輸出端連接至或非門N0R2的第一輸入端?；蚍情TN0R1的輸出端同時連接至反相器INV2 的輸入端，反相器INV2的輸出端P與分頻器連接。比較器A2的反向輸入端與運算放大器 A1的輸出端C連接。
[0025] F-V頻率電壓轉(zhuǎn)化電路由電阻1?1、1?2、1?3、電容(：1和運算放大器41組成。電阻1?1、 R2串聯(lián)后一端接地，另一端接電源VDD，電阻Rl、R2的共連點R連接至運算放大器A1的正 向輸入端，運算放大器A1的輸出端C經(jīng)電容C1連接至運算放大器A1的反向輸入端，同時， 運算放大器A1的反向輸入端經(jīng)電阻R3連接至脈沖發(fā)生電路中的比較器A2的正向輸入端 B，運算放大器A1的輸出端C連接至脈沖發(fā)生電路中的比較器A2的反向輸入端。
[0026] 分頻器為一個沿觸發(fā)的D觸發(fā)器。脈沖發(fā)生電路中的反相器INV2的輸出端P連 接至D觸發(fā)器的時鐘觸發(fā)端。D觸發(fā)器輸出端Q輸出振蕩時鐘占空比為50%的CLK。
[0027] 2?工作過程：
[0028] (1)電源上電，P點電壓VP為低電平，電容C2下極板B點的初始電壓VB為VDD。 C點電壓VC為比較器A2的參考電平。
[0029] (2)當(dāng)電壓VB>VC，比較器A2發(fā)生翻轉(zhuǎn)，其輸出為高，NMOS管Ml的柵極電壓VP為 高，則NMOS管Ml導(dǎo)通，PMOS管M2截止。B點電壓隨時間的關(guān)系VB⑴：

【權(quán)利要求】
1. 一種低溫漂CMOS振蕩器電路，其特征是，包括脈沖發(fā)生電路和F-V頻率電壓轉(zhuǎn)化電 路； 脈沖發(fā)生電路包括第二電容、第四電阻、NM0S管、PM0S管、第二比較器、第一反相器、第 二反相器、第一或非門、第二或非門；第二比較器的正向輸入端B與比較器參考電壓取樣電 路連接，同時經(jīng)第四電阻與NM0S管的漏極連接，同時還與PM0S管的漏極連接；NM0S管的源 極接地，柵極接至第二反相器的輸出端P ;PM0S管的源極連接至電源VDD，柵極連接至第二 反相器的輸出端P，源極與漏極之間由第二電容連接；第二比較器的輸出端分別與第一反 相器的輸入端、第一或非門的第一輸入端連接，第一反相器的輸出端連接至第二或非門的 第二輸入端，第二或非門的輸出端連接至第一或非門的第二輸入端，第一或非門的輸出端 連接至第二或非門的第一輸入端；第一或非門的輸出端同時連接至第二反相器的輸入端； 第二比較器的反向輸入端與比較器參考電壓取樣電路連接； F-V頻率電壓轉(zhuǎn)化電路包括第一運算放大器；電源VDD經(jīng)分壓后連接至第一運算放大 器的正向輸入端，第一運算放大器的輸出端C連接至第二運算放大器的反向輸入端；第一 運算放大器的反向輸入端連接至脈沖發(fā)生電路中的第二比較器的正向輸入端B，第一運算 放大器的輸出端C連接至脈沖發(fā)生電路中的第二比較器的反向輸入端。
2. 根據(jù)權(quán)利要求1所述一種低溫漂CMOS振蕩器電路，其特征是，所述脈沖發(fā)生電路的 輸出端連接至D觸發(fā)器。
3. 根據(jù)權(quán)利要求2所述一種低溫漂CMOS振蕩器電路，其特征是，脈沖發(fā)生電路中的第 二反相器的輸出端P連接至D觸發(fā)器的時鐘觸發(fā)端；D觸發(fā)器輸出端Q輸出振蕩時鐘CLK。
4. 根據(jù)權(quán)利要求1所述一種低溫漂CMOS振蕩器電路，其特征是，第一運算放大器的反 向輸入端經(jīng)第三電阻連接至脈沖發(fā)生電路中的第二比較器的正向輸入端B。
5. 根據(jù)權(quán)利要求1所述一種低溫漂CMOS振蕩器電路，其特征是，第一運算放大器的輸 出端C經(jīng)第一電容連接至該第一運算放大器的反向輸入端。
6. 根據(jù)權(quán)利要求1所述一種低溫漂CMOS振蕩器電路，其特征是，F(xiàn)-V頻率電壓轉(zhuǎn)化電 路包括第一電阻、第二電阻，電源VDD經(jīng)串聯(lián)的第一電阻、第二電阻分壓，第一電阻、第二電 阻的共連點R連接至第一運算放大器的正向輸入端。
【文檔編號】H03B5/04GK204258726SQ201420694048
【公開日】2015年4月8日 申請日期:2014年11月18日 優(yōu)先權(quán)日:2014年11月18日
【發(fā)明者】白濤 申請人:中國兵器工業(yè)集團第二一四研究所蘇州研發(fā)中心