一種可編程計(jì)數(shù)器裝置制造方法
【專利摘要】本實(shí)用新型公開了一種可編程計(jì)數(shù)器裝置，包括8254計(jì)數(shù)器和單片機(jī)控制電路、八相三態(tài)緩沖器74LS244輔助電路；8254計(jì)數(shù)器和單片機(jī)控制電路完成8254通道級聯(lián)和單片機(jī)對8254預(yù)送正脈沖任務(wù)，利用8254計(jì)數(shù)器讀回指令加1修正解決計(jì)數(shù)問題；八相三態(tài)緩沖器74LS244輔助電路完成計(jì)數(shù)初值裝入，當(dāng)脈沖來臨時(shí)完成計(jì)數(shù)器的減1計(jì)數(shù)，解決無計(jì)數(shù)脈沖和計(jì)數(shù)值偏低問題；本實(shí)用新型的裝置具有提高8254計(jì)數(shù)器計(jì)數(shù)精準(zhǔn)度的特點(diǎn)。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及一種可編程計(jì)數(shù)器的應(yīng)用，屬于半導(dǎo)體應(yīng)用領(lǐng)域，具體地說，涉及 一種可編程計(jì)數(shù)器的裝置。 一種可編程計(jì)數(shù)器裝置

【背景技術(shù)】
[0002] Intel8254是一種通用的可編程定時(shí)/計(jì)數(shù)器，內(nèi)含3個(gè)獨(dú)立的16位定時(shí)/計(jì)數(shù) 器（T/C)，由于芯片本身的特性，使之在事件計(jì)數(shù)時(shí)存在一定的問題。
[0003] (1)無計(jì)數(shù)脈沖問題；8254控制字的裝入與時(shí)鐘無關(guān)，即使沒有時(shí)鐘輸入，控制字 仍然可以裝入控制字寄存器，但是，計(jì)數(shù)初值必須經(jīng)過一個(gè)完整的正脈沖才能被裝入計(jì)數(shù) 寄存器；當(dāng)外部沒有時(shí)鐘輸入時(shí)，初值則不能被裝入計(jì)數(shù)寄存器，此時(shí)從計(jì)數(shù)器中讀取的值 是不確定的，無意義。
[0004] (2)計(jì)數(shù)值偏低問題；在寫入初值后第一個(gè)正脈沖的下降沿只是把初值裝入計(jì)數(shù) 寄存器，并不開始計(jì)數(shù)，而是在下一個(gè)正脈沖的下降沿才開始減1計(jì)數(shù)。
[0005] (3)通道級聯(lián)問題；當(dāng)外部計(jì)數(shù)范圍超過65536時(shí)，可以把計(jì)數(shù)器0和計(jì)數(shù)器1通 道級聯(lián)，構(gòu)成一個(gè)32位的計(jì)數(shù)器，其計(jì)數(shù)初值分別為隊(duì)和&，但同時(shí)也出現(xiàn)了問題；問題 一：當(dāng)計(jì)數(shù)值小于65536時(shí)，計(jì)數(shù)器1的初值N1沒被裝入寄存器，則從通道1讀出的值是無 意義的；問題二：計(jì)數(shù)器〇的計(jì)數(shù)值應(yīng)減至〇時(shí)，才向計(jì)數(shù)器1借位，但實(shí)際上計(jì)數(shù)器〇的計(jì) 數(shù)值減到1時(shí)，就向計(jì)數(shù)器1借位，計(jì)數(shù)器1開始減1，若此時(shí)讀值，則計(jì)數(shù)器1多減1，計(jì)數(shù) 值比實(shí)際值大隊(duì)；問題三：當(dāng)讀后一個(gè)通道的計(jì)數(shù)值時(shí)，前一個(gè)通道的計(jì)數(shù)值可能改變了。
[0006] 《8254在事件計(jì)數(shù)方面的問題與解決》，三明職業(yè)大學(xué)電子系的饒連周在三明職業(yè) 大學(xué)學(xué)報(bào)第1期發(fā)表，發(fā)表時(shí)間1999年，該文獻(xiàn)公開了一種利用MCS-51單片機(jī)和74LS74 雙D觸發(fā)器外加譯碼器的方法解決8254計(jì)數(shù)器在事件計(jì)數(shù)方面存在的問題，該方法電路連 接繁瑣，僅僅使用雙D觸發(fā)器難以避免計(jì)數(shù)值偏低的問題。 實(shí)用新型內(nèi)容
[0007] 針對上述存在的問題和現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的在于提供一種解決 8254可編程計(jì)數(shù)器在計(jì)數(shù)方面問題的可編程計(jì)數(shù)器裝置。
[0008] 本實(shí)用新型的技術(shù)方案是：一種可編程計(jì)數(shù)器裝置，包括8254計(jì)數(shù)器和單片機(jī)控 制電路，其特征在于，還包括74LS244八相三態(tài)緩沖器輔助電路。
[0009] 所述8254計(jì)數(shù)器和單片機(jī)控制電路包括8254計(jì)數(shù)器U3、8254計(jì)數(shù)器U5、單片機(jī) U4、電阻R3、電容C3、電容C1、晶振Y1、電容C2 ;8254計(jì)數(shù)器U3的1腳至8腳和8254計(jì)數(shù) 器U5的1腳至8腳共同與單片機(jī)U4的22腳至29腳依次相連，8254計(jì)數(shù)器U3的21腳與 單片機(jī)U4的36腳相連，8254計(jì)數(shù)器U3的22腳、8254計(jì)數(shù)器U5的22腳與單片機(jī)U4的37 腳相連，8254計(jì)數(shù)器U3的23腳、8254計(jì)數(shù)器U5的23腳與單片機(jī)U4的38腳相連，8254計(jì) 數(shù)器U3的19腳、8254計(jì)數(shù)器U5的19腳與單片機(jī)U4的39腳相連，8254計(jì)數(shù)器U3的20 腳、8254計(jì)數(shù)器U5的20腳與單片機(jī)U4的40腳相連，8254計(jì)數(shù)器U3的16腳和8254計(jì)數(shù) 器U3的18腳共同接地，8254計(jì)數(shù)器U3的14腳、8254計(jì)數(shù)器U3的11腳與8254計(jì)數(shù)器U5 的14腳、8254計(jì)數(shù)器U5的11腳共同接電源Vcc，8254計(jì)數(shù)器U5的21腳與單片機(jī)U4的 35腳相連，8254計(jì)數(shù)器U5的16腳和8254計(jì)數(shù)器U5的18腳共同接地，單片機(jī)U4的9腳 與電阻R3的一端、電容C3的一端相連，電阻R3的另一端接電源Vcc，電容C3的另一端接 地，單片機(jī)U4的12腳與晶振Y1的一端、電容C1的一端相連，電容C1的另一端接地，單片 機(jī)U4的13腳與晶振Y1的另一端、電容C2的一端相連，電容C2的另一端接地，單片機(jī)U4 的10腳、單片機(jī)U4的30腳、單片機(jī)U4的32腳共同接電源Vcc，單片機(jī)U4的31腳、單片機(jī) U4的11腳共同接地。
[0010] 所述74LS244八相三態(tài)緩沖器輔助電路包括7474雙D觸發(fā)器Ul、74LS244八相三 態(tài)緩沖器U2、外部信號輸入端P1 ;7474雙D觸發(fā)器U1的3腳與7474雙D觸發(fā)器U1的9 腳相連，7474雙D觸發(fā)器U1的4腳接電源Vcc，7474雙D觸發(fā)器U1的2腳與單片機(jī)U4的 34腳相連，7474雙D觸發(fā)器U1的1腳、單片機(jī)U4的2腳與8254計(jì)數(shù)器U5的13腳相連， 7474雙D觸發(fā)器U1的10腳、7474雙D觸發(fā)器U1的11腳與74LS244八相三態(tài)緩沖器U2 的4腳、外部信號輸入端P1的3腳相連，7474雙D觸發(fā)器U1的12腳與7474雙D觸發(fā)器 U1的13腳共同接地，7474雙D觸發(fā)器U1的6腳與74LS244八相三態(tài)緩沖器U2的1腳相 連，74LS244八相三態(tài)緩沖器U2的2腳與8254計(jì)數(shù)器U3的10腳相連，74LS244八相三態(tài) 緩沖器U2的6腳與8254計(jì)數(shù)器U5的10腳相連，74LS244八相三態(tài)緩沖器U2的8腳與外 部信號輸入端P1的2腳相連，74LS244八相三態(tài)緩沖器U2的19腳與單片機(jī)U4的33腳相 連，74LS244八相三態(tài)緩沖器U2的11腳、74LS244八相三態(tài)緩沖器U2的13腳、74LS244八 相三態(tài)緩沖器U2的15腳、74LS244八相三態(tài)緩沖器U2的17腳與單片機(jī)U4的1腳相連， 74LS244八相三態(tài)緩沖器U2的18腳、74LS244八相三態(tài)緩沖器U2的3腳與8254計(jì)數(shù)器U3 的15腳相連，74LS244八相三態(tài)緩沖器U2的16腳、74LS244八相三態(tài)緩沖器U2的5腳與 8254計(jì)數(shù)器U3的9腳相連，74LS244八相三態(tài)緩沖器U2的14腳、74LS244八相三態(tài)緩沖器 U2的7腳與8254計(jì)數(shù)器U5的15腳相連，74LS244八相三態(tài)緩沖器U2的12腳、74LS244八 相三態(tài)緩沖器U2的9腳與8254計(jì)數(shù)器U5的9腳相連，外部信號輸入端P1的1腳接地。 [0011] 與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：
[0012] 1.解決8254計(jì)數(shù)器的計(jì)數(shù)問題。利用74LS244八相三態(tài)緩沖器和7474雙D觸發(fā) 器，結(jié)合軟件編程能有效解決8254計(jì)數(shù)器存在的無計(jì)數(shù)脈沖問題、計(jì)數(shù)值偏低問題和通道 級聯(lián)問題。
[0013] 2.準(zhǔn)確度高。通過軟硬件結(jié)合，解決問題的同時(shí)大大提高了 8254計(jì)數(shù)器的計(jì)數(shù)精 準(zhǔn)度。
[0014] 3.操作簡單。本實(shí)用新型采用單片機(jī)和8254計(jì)數(shù)器為核心部件，組件少，操作簡 單。

【專利附圖】

【附圖說明】
[0015] 圖1是本實(shí)用新型的8254可編程計(jì)數(shù)器通用芯片的內(nèi)部邏輯圖。
[0016] 圖2是本實(shí)用新型的8254可編程計(jì)數(shù)器通用芯片的計(jì)數(shù)器內(nèi)部邏輯圖。
[0017] 圖3是本實(shí)用新型的8254可編程計(jì)數(shù)器通用芯片的外部引腳圖。
[0018] 圖4是本實(shí)用新型的8254方式2的工作時(shí)序圖。
[0019] 圖5是本實(shí)用新型的8254的控制字格式圖。
[0020] 圖6是本實(shí)用新型的8254讀回命令控制字格式圖。
[0021] 圖7是8254所存在的計(jì)數(shù)值偏低問題波形示意圖。
[0022] 圖8是本實(shí)用新型的八相三態(tài)緩沖器74LS244的引腳和對應(yīng)真值表圖。
[0023] 圖9是本實(shí)用新型的8254計(jì)數(shù)器和單片機(jī)控制電路連接圖。
[0024] 圖10是本實(shí)用新型的八相三態(tài)緩沖器74LS244輔助電路連接圖。

【具體實(shí)施方式】
[0025] 下面結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
[0026] 首先，簡述8254可編程計(jì)數(shù)器的基本構(gòu)成和工作方式。參見圖1，8254計(jì)數(shù)器內(nèi) 部邏輯包括與CPU相連的數(shù)據(jù)總線緩沖器、讀/寫控制邏輯、控制字寄存器和三個(gè)計(jì)數(shù)器； (PU通過數(shù)據(jù)總線緩沖器向8254計(jì)數(shù)器寫入控制命令、計(jì)數(shù)初值或讀當(dāng)前計(jì)數(shù)值；讀/寫 控制邏輯用于控制8254計(jì)數(shù)器內(nèi)部寄存器的讀/寫操作；控制字寄存器存儲控制字指令， 設(shè)定8254計(jì)數(shù)器不同的工作方式；三個(gè)計(jì)數(shù)器完全相同但是彼此獨(dú)立，各自可按照編程設(shè) 定的方式工作。
[0027] 參見圖2,計(jì)數(shù)器內(nèi)部邏輯包括初始值寄存器CR、一個(gè)減"1"計(jì)數(shù)執(zhí)行部件CE和 一個(gè)16位輸出鎖存計(jì)數(shù)器0L，配有控制邏輯電路、控制字寄存器和狀態(tài)寄存器等。初始值 一旦寫入CR，則自動送入CE ;當(dāng)門控信號GATE有效時(shí)，CE按時(shí)鐘信號CLK減"1"計(jì)數(shù)，CE 減為0時(shí)，由OUT引腳輸出計(jì)數(shù)回零信號；在計(jì)數(shù)過程中，0L跟隨CE的變化。當(dāng)CPU寫入 鎖存命令時(shí)，0L鎖存當(dāng)前計(jì)數(shù)值，直至CPU讀取計(jì)數(shù)值之后，0L再繼續(xù)跟隨CE的值；作為 發(fā)生器時(shí)計(jì)數(shù)初值N = fi/%，&為輸入CLK頻率，&為OUT輸出頻率，在不同工作方式及定 時(shí)/計(jì)數(shù)時(shí)的應(yīng)用不同。
[0028] 參見圖3,8254計(jì)數(shù)器外部引腳中％?D7為三態(tài)雙向數(shù)據(jù)端；涵、頑為讀寫信 號，低電平有效；在為片選端，低電平有效ApAiS接口寄存器選擇端；0^?0^ 2為時(shí)鐘 輸入端，輸入定時(shí)/計(jì)數(shù)脈沖；GAT^?GATE2為門控制輸入端，控制計(jì)數(shù)器的啟動或停止， 高電平有效；0UI；?0UT 2為輸出端，輸出波形取決于工作模式；Vcc為+5V供電電源端；GND 接地。
[0029] 參見圖4,8254計(jì)數(shù)器的每個(gè)計(jì)數(shù)器都有六種計(jì)數(shù)方式，在本實(shí)施例中，我們使用 的是工作方式2,方式2的具體工作過程為：8254計(jì)數(shù)器先完成初始化，控制字CW寫入之 后，OUT初始電平為高，在計(jì)數(shù)初值N被裝入初值寄存器CR后第一個(gè)CLK的下降沿將N裝 入計(jì)數(shù)執(zhí)行單元CE，待CLK的下一個(gè)下降沿到來且門控信號GATE為高電平時(shí)，計(jì)數(shù)器啟動 減" 1"計(jì)數(shù)，此時(shí)OUT仍保持高電平，直到計(jì)數(shù)值減到" 1"時(shí)，OUT才輸出低電平，維持一個(gè) 時(shí)鐘周期后又恢復(fù)為高電平，同時(shí)自動將計(jì)數(shù)初值N加載到CE，再重復(fù)以上過程，形成循環(huán) 計(jì)數(shù)；輸出低電平的時(shí)間是一個(gè)時(shí)鐘周期，從一個(gè)輸出脈沖到下一個(gè)輸出脈沖的時(shí)間等于 計(jì)數(shù)初值N。
[0030] 參見圖5,顯示了 8254計(jì)數(shù)器的控制字格式，因?yàn)閷?254計(jì)數(shù)器的編程是通過先 寫控制字，再寫初值來實(shí)現(xiàn)的，其中SQSQ為計(jì)數(shù)器選擇位，SQSQ = 00對應(yīng)選擇計(jì)數(shù)器 0, SQSQ = 01對應(yīng)選擇計(jì)數(shù)器1，SQSQ = 10對應(yīng)選擇計(jì)數(shù)器2, SQSQ = 11對應(yīng)讀回命 令；為讀/寫格式選擇位，= 00時(shí)計(jì)數(shù)器鎖存，= 01時(shí)只讀/寫計(jì)數(shù) 器的低字節(jié)，= 10時(shí)只讀/寫計(jì)數(shù)器的高字節(jié)，= 11時(shí)先讀/寫計(jì)數(shù)器的低 字節(jié)，再讀/寫計(jì)數(shù)器的高字節(jié)；Μ2ΜΛ為工作方式選擇位，Μ2ΜΛ = 110或111對應(yīng)選擇工 作方式2, BCD對應(yīng)的是計(jì)數(shù)碼制選擇位，取0時(shí)以16位二進(jìn)制計(jì)數(shù)，取1時(shí)以二-十進(jìn)制 計(jì)數(shù)。
[0031] 參見圖6,8254計(jì)數(shù)器的一個(gè)顯著特點(diǎn)就是具有讀回狀態(tài)功能，讀回命令可以將 三個(gè)計(jì)數(shù)器的計(jì)數(shù)值和狀態(tài)鎖存，并向CPU返回一個(gè)狀態(tài)字，控制字格式中D 7D6 = 11是讀 回命令的標(biāo)志位，D5 = 0為鎖存計(jì)數(shù)值，D4 = 0為鎖存狀態(tài)信息，D3?Di是計(jì)數(shù)器選擇位， 一次可以鎖存一個(gè)或多個(gè)計(jì)數(shù)器的狀態(tài)值或狀態(tài)信息，當(dāng)某一計(jì)數(shù)器中的狀態(tài)值或狀態(tài)信 息被CPU讀取后，鎖存失效；讀回命令寫入控制端口，狀態(tài)信息和計(jì)數(shù)值都通過計(jì)數(shù)器端口 讀取；如果使讀回命令的D 5和D4位都為0,即狀態(tài)信息和計(jì)數(shù)值都要讀回，讀取的順序是： 先讀取狀態(tài)信息，后讀取計(jì)數(shù)值。
[0032] 8254計(jì)數(shù)器在計(jì)數(shù)時(shí)所存在的問題可參見圖7,8254計(jì)數(shù)器在寫入初值后第一個(gè) 正脈沖的下降沿只是把初值裝入計(jì)數(shù)寄存器，并不開始計(jì)數(shù)，而是在下一個(gè)正脈沖的下降 沿才開始減" 1"計(jì)數(shù)；因此，涵在a處被拉高時(shí)，計(jì)數(shù)器少計(jì)1個(gè)脈沖；涵在b處被拉高 時(shí)，計(jì)數(shù)器少計(jì)2個(gè)脈沖，從而出現(xiàn)計(jì)數(shù)值偏低的現(xiàn)象。
[0033] 參見圖8,在本實(shí)施例中使用八相三態(tài)緩沖器74LS244解決無計(jì)數(shù)脈沖問題和計(jì) 數(shù)值偏低問題，八相三態(tài)緩沖器74LS244中1石和2石為使能控制端，低電平有效，1A1?1A4 和2A1?2A4為輸入端，1Y1?1Y4和2Y1?2Y4為輸出端，當(dāng)使能端為低電平時(shí)，輸出與輸 入保持一致，當(dāng)使能端為高電平時(shí)，輸入端無論為高電平還是低電平，輸出端均為高阻態(tài)。
[0034] 參見圖9,8254計(jì)數(shù)器和單片機(jī)控制電路包括8254計(jì)數(shù)器U3、8254計(jì)數(shù)器U5、單 片機(jī)U4、電阻R3、電容C3、電容C1、晶振Y1、電容C2 ;8254計(jì)數(shù)器U3的1腳至8腳和8254 計(jì)數(shù)器U5的1腳至8腳共同與單片機(jī)U4的22腳至29腳相連，8254計(jì)數(shù)器U3的21腳與 單片機(jī)U4的36腳相連，8254計(jì)數(shù)器U3的22腳、8254計(jì)數(shù)器U5的22腳與單片機(jī)U4的37 腳相連，8254計(jì)數(shù)器U3的23腳、8254計(jì)數(shù)器U5的23腳與單片機(jī)U4的38腳相連，8254計(jì) 數(shù)器U3的19腳、8254計(jì)數(shù)器U5的19腳與單片機(jī)U4的39腳相連，8254計(jì)數(shù)器U3的20 腳、8254計(jì)數(shù)器U5的20腳與單片機(jī)U4的40腳相連，8254計(jì)數(shù)器U3的16腳和8254計(jì)數(shù) 器U3的18腳共同接地，8254計(jì)數(shù)器U3的14腳、8254計(jì)數(shù)器U3的11腳與8254計(jì)數(shù)器U5 的14腳、8254計(jì)數(shù)器U5的11腳共同接電源Vcc，8254計(jì)數(shù)器U5的21腳與單片機(jī)U4的 35腳相連，8254計(jì)數(shù)器U5的16腳和8254計(jì)數(shù)器U5的18腳共同接地，單片機(jī)U4的9腳 與電阻R3的一端、電容C3的一端相連，電阻R3的另一端接電源Vcc，電容C3的另一端接 地，單片機(jī)U4的12腳與晶振Y1的一端、電容C1的一端相連，電容C1的另一端接地，單片 機(jī)U4的13腳與晶振Y1的另一端、電容C2的一端相連，電容C2的另一端接地，單片機(jī)U4 的10腳、單片機(jī)U4的30腳、單片機(jī)U4的32腳共同接電源Vcc，單片機(jī)U4的31腳、單片機(jī) U4的11腳共同接地。
[0035] 參見圖10,74LS244八相三態(tài)緩沖器輔助電路包括7474雙D觸發(fā)器UU74LS244 八相三態(tài)緩沖器U2、外部輸入信號端P1 ;7474雙D觸發(fā)器U1的3腳與7474雙D觸發(fā)器U1 的9腳相連，7474雙D觸發(fā)器U1的4腳接電源Vcc，7474雙D觸發(fā)器U1的2腳與單片機(jī)U4 的34腳相連，7474雙D觸發(fā)器U1的1腳、單片機(jī)U4的2腳與8254計(jì)數(shù)器U5的13腳相 連，7474雙D觸發(fā)器U1的10腳、7474雙D觸發(fā)器U1的11腳與74LS244八相三態(tài)緩沖器 U2的4腳、外部輸入信號端P1的3腳相連，7474雙D觸發(fā)器U1的12腳與7474雙D觸發(fā) 器U1的13腳共同接地，7474雙D觸發(fā)器U1的6腳與74LS244八相三態(tài)緩沖器U2的1腳 相連，74LS244八相三態(tài)緩沖器U2的2腳與8254計(jì)數(shù)器U3的10腳相連，74LS244八相三 態(tài)緩沖器U2的6腳與8254計(jì)數(shù)器U5的10腳相連，74LS244八相三態(tài)緩沖器U2的8腳與 外部輸入信號端P1的2腳相連，74LS244八相三態(tài)緩沖器U2的19腳與單片機(jī)U4的33腳 相連，74LS244八相三態(tài)緩沖器U2的11腳、74LS244八相三態(tài)緩沖器U2的13腳、74LS244 八相三態(tài)緩沖器U2的15腳、74LS244八相三態(tài)緩沖器U2的17腳與單片機(jī)U4的1腳相連， 74LS244八相三態(tài)緩沖器U2的18腳、74LS244八相三態(tài)緩沖器U2的3腳與8254計(jì)數(shù)器U3 的15腳相連，74LS244八相三態(tài)緩沖器U2的16腳、74LS244八相三態(tài)緩沖器U2的5腳與 8254計(jì)數(shù)器U3的9腳相連，74LS244八相三態(tài)緩沖器U2的14腳、74LS244八相三態(tài)緩沖器 U2的7腳與8254計(jì)數(shù)器U5的15腳相連，74LS244八相三態(tài)緩沖器U2的12腳、74LS244八 相三態(tài)緩沖器U2的9腳與8254計(jì)數(shù)器U5的9腳相連，外部輸入信號端P1的1腳接地。單 片機(jī)U4的PA7輸出低電平使74LS244八相三態(tài)緩沖器U2的控制端使能，74LS244八相 三態(tài)緩沖器U2的輸入端2Α1和輸出端2Υ1、輸入端2Α2和輸出端2Υ2、輸入端2Α3和輸出端 2Υ3、輸入端2Α4和輸出端2Υ4分別導(dǎo)通，單片機(jī)U4的ΡΒ0端口與CLK1-0、CLK1-1、CLK0-0 和CLK0-1相連，并且單片機(jī)U4的ΡΒ0端口輸出正脈沖，在有計(jì)數(shù)脈沖時(shí)8254計(jì)數(shù)器U3和 8254計(jì)數(shù)器U5的內(nèi)部計(jì)數(shù)器0和內(nèi)部計(jì)數(shù)器1的計(jì)數(shù)初值同時(shí)都被裝入8254計(jì)數(shù)器的內(nèi) 部寄存器，然后單片機(jī)U4輸出高電平使74LS244八相三態(tài)緩沖器U2的控制端2G不使能， 單片機(jī)U4向7474雙D觸發(fā)器U1的數(shù)據(jù)輸入端發(fā)送高電平，7474雙D觸發(fā)器U1的反向輸 出端輸出低電平使74LS244八相三態(tài)緩沖器U2的控制端0使能，74LS244八相三態(tài)緩沖器 U2的輸入端1Α1和輸出端1Υ1、輸入端1Α2和輸出端1Υ2、輸入端1Α3和輸出端1Υ3、輸入端 1Α4和輸出端1Υ4分別導(dǎo)通，外部計(jì)數(shù)脈沖經(jīng)外部計(jì)數(shù)脈沖外部信號輸入端Ρ1的2腳輸入 與8254計(jì)數(shù)器U5的內(nèi)部計(jì)數(shù)器0的脈沖端相連，74LS244八相三態(tài)緩沖器U2的輸入端1Α1 與8254計(jì)數(shù)器U3的內(nèi)部計(jì)數(shù)器0的借位輸出端相連，74LS244八相三態(tài)緩沖器U2的輸入 端1Α3與8254計(jì)數(shù)器U5內(nèi)部計(jì)數(shù)器0的借位輸出端相連，內(nèi)部計(jì)數(shù)器0和內(nèi)部計(jì)數(shù)器1 均開始計(jì)數(shù)；通過單片機(jī)U4對8254計(jì)數(shù)器U3和8254計(jì)數(shù)器U5的CLK預(yù)送正脈沖，使得 計(jì)數(shù)初值裝入8254計(jì)數(shù)器的內(nèi)部寄存器，再當(dāng)CLK與外部計(jì)數(shù)脈沖輸入相連時(shí)，8254計(jì)數(shù) 器開始減1計(jì)數(shù)，解決了計(jì)數(shù)值偏低的問題，即使外部無計(jì)數(shù)脈沖，由于初值已被裝入寄存 器，此時(shí)計(jì)數(shù)器內(nèi)的值也是正確的。
【權(quán)利要求】
1. 一種可編程計(jì)數(shù)器裝置，包括8254計(jì)數(shù)器和單片機(jī)控制電路，其特征在于，還包括 74LS244八相三態(tài)緩沖器輔助電路。
2. 根據(jù)權(quán)利要求1所述的可編程計(jì)數(shù)器裝置，其特征在于，所述8254計(jì)數(shù)器和單片機(jī) 控制電路包括8254計(jì)數(shù)器U3、8254計(jì)數(shù)器U5、單片機(jī)U4、電阻R3、電容C3、電容C1、晶振 Y1、電容C2 ;8254計(jì)數(shù)器U3的1腳至8腳和8254計(jì)數(shù)器U5的1腳至8腳共同與單片機(jī) U4的22腳至29腳依次相連，8254計(jì)數(shù)器U3的21腳與單片機(jī)U4的36腳相連，8254計(jì)數(shù) 器U3的22腳、8254計(jì)數(shù)器U5的22腳與單片機(jī)U4的37腳相連，8254計(jì)數(shù)器U3的23腳、 8254計(jì)數(shù)器U5的23腳與單片機(jī)U4的38腳相連，8254計(jì)數(shù)器U3的19腳、8254計(jì)數(shù)器U5 的19腳與單片機(jī)U4的39腳相連，8254計(jì)數(shù)器U3的20腳、8254計(jì)數(shù)器U5的20腳與單片 機(jī)U4的40腳相連，8254計(jì)數(shù)器U3的16腳和8254計(jì)數(shù)器U3的18腳共同接地，8254計(jì)數(shù) 器U3的14腳、8254計(jì)數(shù)器U3的11腳與8254計(jì)數(shù)器U5的14腳、8254計(jì)數(shù)器U5的11腳 共同接電源Vcc，8254計(jì)數(shù)器U5的21腳與單片機(jī)U4的35腳相連，8254計(jì)數(shù)器U5的16腳 和8254計(jì)數(shù)器U5的18腳共同接地，單片機(jī)U4的9腳與電阻R3的一端、電容C3的一端相 連，電阻R3的另一端接電源Vcc，電容C3的另一端接地，單片機(jī)U4的12腳與晶振Y1的一 端、電容C1的一端相連，電容C1的另一端接地，單片機(jī)U4的13腳與晶振Y1的另一端、電 容C2的一端相連，電容C2的另一端接地，單片機(jī)U4的10腳、單片機(jī)U4的30腳、單片機(jī)U4 的32腳共同接電源Vcc，單片機(jī)U4的31腳、單片機(jī)U4的11腳共同接地。
3. 根據(jù)權(quán)利要求1所述的可編程計(jì)數(shù)器裝置，其特征在于，所述74LS244八相三態(tài)緩 沖器輔助電路包括7474雙D觸發(fā)器UU74LS244八相三態(tài)緩沖器U2、外部信號輸入端P1 ; 7474雙D觸發(fā)器U1的3腳與7474雙D觸發(fā)器U1的9腳相連，7474雙D觸發(fā)器U1的4腳 接電源Vcc，7474雙D觸發(fā)器U1的2腳與單片機(jī)U4的34腳相連，7474雙D觸發(fā)器U1的 1腳、單片機(jī)U4的2腳與8254計(jì)數(shù)器U5的13腳相連，7474雙D觸發(fā)器U1的10腳、7474 雙D觸發(fā)器U1的11腳與74LS244八相三態(tài)緩沖器U2的4腳、外部信號輸入端P1的3腳 相連，7474雙D觸發(fā)器U1的12腳與7474雙D觸發(fā)器U1的13腳共同接地，7474雙D觸發(fā) 器U1的6腳與74LS244八相三態(tài)緩沖器U2的1腳相連，74LS244八相三態(tài)緩沖器U2的2 腳與8254計(jì)數(shù)器U3的10腳相連，74LS244八相三態(tài)緩沖器U2的6腳與8254計(jì)數(shù)器U5的 10腳相連，74LS244八相三態(tài)緩沖器U2的8腳與外部信號輸入端P1的2腳相連，74LS244 八相三態(tài)緩沖器U2的19腳與單片機(jī)U4的33腳相連，74LS244八相三態(tài)緩沖器U2的11 腳、74LS244八相三態(tài)緩沖器U2的13腳、74LS244八相三態(tài)緩沖器U2的15腳、74LS244八 相三態(tài)緩沖器U2的17腳與單片機(jī)U4的1腳相連，74LS244八相三態(tài)緩沖器U2的18腳、 74LS244八相三態(tài)緩沖器U2的3腳與8254計(jì)數(shù)器U3的15腳相連，74LS244八相三態(tài)緩沖 器U2的16腳、74LS244八相三態(tài)緩沖器U2的5腳與8254計(jì)數(shù)器U3的9腳相連，74LS244 八相三態(tài)緩沖器U2的14腳、74LS244八相三態(tài)緩沖器U2的7腳與8254計(jì)數(shù)器U5的15腳 相連，74LS244八相三態(tài)緩沖器U2的12腳、74LS244八相三態(tài)緩沖器U2的9腳與8254計(jì) 數(shù)器U5的9腳相連，外部信號輸入端P1的1腳接地。
【文檔編號】H03K21/38GK203896330SQ201420265009
【公開日】2014年10月22日 申請日期:2014年5月22日 優(yōu)先權(quán)日:2014年5月22日
【發(fā)明者】王利強(qiáng), 周麗, 王飛, 張德星 申請人:天津職業(yè)技術(shù)師范大學(xué)