輸出級(jí)電路、ab類放大器及電子設(shè)備的制作方法
【專利摘要】本實(shí)用新型公開了一種輸出級(jí)電路，包括：供電電源、靜態(tài)電流控制電路及輸出端電路，所述輸出級(jí)電路還包括：靜態(tài)電流均衡電路，配置為檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路的靜態(tài)電流保持恒定。本實(shí)用新型同時(shí)公開了一種AB類放大器及電子設(shè)備，采用本實(shí)用新型，當(dāng)供電電源的電壓升高時(shí)，能使流經(jīng)輸出級(jí)電路的輸出端電路的靜態(tài)電流保持恒定，如此，能有效地升高輸出端電路電流的電源抑制比(PSRR)、降低設(shè)備的功耗。
【專利說(shuō)明】輸出級(jí)電路、AB類放大器及電子設(shè)備
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及放大器的輸出級(jí)電路技術(shù)，尤其涉及一種輸出級(jí)電路、AB類放大器及電子設(shè)備。
【背景技術(shù)】
[0002]放大器是能把輸入信號(hào)的電壓或功率放大的裝置。在放大器中，AB類放大器由于具有效率高、失真較小、功放晶體管功耗較小、以及散熱好等優(yōu)點(diǎn)，成為目前放大器常用的類型。
[0003]圖1為傳統(tǒng)的AB類放大器的輸出級(jí)電路示意圖，如圖1所示，當(dāng)供電電源VCC的電壓升高后，由于溝道長(zhǎng)度調(diào)制效應(yīng)，會(huì)使得流經(jīng)輸出級(jí)電路的輸出端電路即MPl及麗I的靜態(tài)電流增大，如此，會(huì)降低輸出端電路的電源抑制比(PSRR, Power Supply RejectionRatio)，并增加設(shè)備的功耗。
實(shí)用新型內(nèi)容
[0004]為了解決現(xiàn)有技術(shù)中的問(wèn)題，本實(shí)用新型提供一種輸出級(jí)電路、AB類放大器及電子設(shè)備。
[0005]為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]本實(shí)用新型提供了一種輸出級(jí)電路，包括:供電電源、靜態(tài)電流控制電路及輸出端電路，所述輸出級(jí)電路還包括:靜態(tài)電流均衡電路，配置為檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定。
[0007]本實(shí)用新型還提供了一種AB類放大器，包括:輸出級(jí)電路；所述輸出級(jí)電路包括供電電源、靜態(tài)電流控制電路及輸出端電路，所述輸出級(jí)電路還包括:靜態(tài)電流均衡電路，配置為檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述愉出端電路的靜態(tài)電流保持恒定。
[0008]本實(shí)用新型又提供了一種電子設(shè)備，包括:主板、外殼、以及AB類放大器，所述輸出級(jí)電路包括供電電源、靜態(tài)電流控制電路及輸出端電路，所述輸出級(jí)電路還包括:靜態(tài)電流均衡電路，配置為檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定。
[0009]本實(shí)用新型提供的輸出級(jí)電路、AB類放大器及電子設(shè)備，檢測(cè)到供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路的靜態(tài)電流保持恒定，當(dāng)供電電源的電壓升高時(shí)，能使流經(jīng)輸出級(jí)電路的輸出端電路的靜態(tài)電流保持恒定，如此，能有效地升高輸出端電路的PSRR、降低設(shè)備的功耗。
[0010]另外，本實(shí)用新型的實(shí)現(xiàn)方案中，當(dāng)供電電源的電壓升高時(shí)，靜態(tài)電流均衡電路的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS)的漏源電壓的增大，致使流經(jīng)靜態(tài)電流控制電路的靜態(tài)偏置電路的靜態(tài)電流減小，從而使得流經(jīng)輸出端電路的靜態(tài)電流保持恒定，如此，當(dāng)供電電源的電壓升高時(shí)，能有效地保持流經(jīng)輸出級(jí)電路的輸出端電路的靜態(tài)電流恒定，從而能有效地升高輸出端電路的電流的PSRR、降低設(shè)備的功耗。
[0011]而且，本實(shí)用新型的實(shí)現(xiàn)方案簡(jiǎn)單、方便、易于實(shí)現(xiàn)；可適用于各種具有不同供電電源電壓的設(shè)備中。
【專利附圖】

【附圖說(shuō)明】
[0012]圖1為傳統(tǒng)的AB類放大器的輸出級(jí)電路結(jié)構(gòu)示意圖；
[0013]圖2為采用現(xiàn)有的技術(shù)方案的仿真結(jié)果示意圖；
[0014]圖3為本實(shí)用新型輸出級(jí)電路結(jié)構(gòu)示意圖；
[0015]圖4為本實(shí)用新型實(shí)際應(yīng)用中輸出級(jí)電路結(jié)構(gòu)示意圖；
[0016]圖5為采用本實(shí)用新型的技術(shù)方案的仿真結(jié)果示意圖。
【具體實(shí)施方式】
[0017]通常，如果從各電路實(shí)現(xiàn)的功能來(lái)劃分，傳統(tǒng)的AB類放大器的輸出級(jí)電路包括:靜態(tài)電流控制電路及輸出端電路，如圖1所示；其中，靜態(tài)電流控制電路，配置為控制輸出端電路的靜態(tài)電流大小 ，并實(shí)現(xiàn)AB類的工作方式。這里，所述靜態(tài)電流控制電路包括:MP2、MP3、MP4、麗2、麗3、MN4、兩個(gè)第一參考電流源Itl及兩個(gè)第二參考電流源I1 ;所述輸出端電路包括:MP1及麗I ;所述實(shí)現(xiàn)AB類的工作方式是指:在靜態(tài)時(shí)，具有較小的流經(jīng)輸出端電路的靜態(tài)電流；在動(dòng)態(tài)時(shí)，能輸出較大的電流至負(fù)載，并具有較高的輸出效率、較小的交越失真。
[0018]如果從采用的MOS的類型來(lái)劃分，如圖1所示，傳統(tǒng)的AB類放大器的輸出級(jí)電路可以包括:由包含MPl、MP2、MP3及MP4的四個(gè)P溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(PMOS)、一個(gè)第一參考電流源Itl及一個(gè)第二參考電流源I1組成的第一電路；以及由包含MN1、MN2、MN3及MN4的四個(gè)N溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(NMOS)、一個(gè)第一參考電流源Itl及一個(gè)第二電流源I1組成的第二電路；其中，所述第一電路及所述第二電路均包括靜態(tài)電流偏置電路；所述第一電路的靜態(tài)電流偏置電路包括MP2、MP3及一個(gè)第一參考電流源Itl，所述第二的靜態(tài)電流偏置電路包括:MN2、MN3及一個(gè)第一參考電流源這里，所述靜態(tài)電流偏置電路，配置為對(duì)輸出端電路的靜態(tài)電流產(chǎn)生偏置，使流經(jīng)輸出端電路的靜態(tài)電流為流經(jīng)自身的靜態(tài)電流的鏡像。
[0019]下面以第一電路為例，描述流經(jīng)傳統(tǒng)的AB類放大器的輸出級(jí)電路的輸出端電路的靜態(tài)電流大小的原理。
[0020]如圖1所示，在傳統(tǒng)的AB類放大器的輸出級(jí)電路中，存在:VgsMP1+VgsMP4 =VgSMP2+Vgs?P3 ;其中，VgsMP1表示MPl的柵源電壓，Vssmp4表示MP4的柵源電壓，VgsMP2表示MP2的柵源電壓，VgsMP3表示MP3的柵源電壓；并且，MPl與MP2具有相同的柵指尺寸(finger size),同時(shí)，MP3與MP4具有相同的finger size，所以，流經(jīng)MPl的靜態(tài)電流為流經(jīng)MP2的靜態(tài)電流的N倍;其中,N表示MPl的柵指?jìng)€(gè)數(shù)(finger number)與MP2的finger number的比值，這里，所述MPl與MP2具有相同的finger size是指:MPl及MP2均為柵指(finger)結(jié)構(gòu)，且MPl與MP2的每指的寬長(zhǎng)比相同。
[0021]所述第二電路的原理與所述第一電路的原理相同，這里不再贅述。[0022]因此，在理想情況下，流經(jīng)輸出端電路的靜態(tài)電流為流經(jīng)靜態(tài)電流偏置電路的靜態(tài)電流的N倍，當(dāng)N的取值確定后，流經(jīng)輸出端電路的靜態(tài)電流為流經(jīng)靜態(tài)電流偏置電路的靜態(tài)電流的固定倍數(shù)，也就是說(shuō)，流經(jīng)輸出端電路的靜態(tài)電流大小恒定。這里，所述靜態(tài)電流偏置電路可以是所述第一電路的靜態(tài)電流偏置電路，也可以是所述第二電路的靜態(tài)電流偏置電路。
[0023]但是，如圖2所示，由于溝道長(zhǎng)度調(diào)制效應(yīng)，流經(jīng)輸出端電路的靜態(tài)電流會(huì)隨著供電電源VCC的電壓升高而增大，仿真結(jié)果表明:在供電電源VCC的電壓從2.5V升至5.5V的過(guò)程中，流經(jīng)輸出端電路的靜態(tài)電流從418uA增大到610uA ;與供電電源VCC的電壓為2.5V時(shí)流經(jīng)輸出端電路的靜態(tài)電流相比，供電電源VCC的電壓為5.5V時(shí)流經(jīng)輸出端電路的靜態(tài)電流增大了 50%。
[0024]溝道長(zhǎng)度調(diào)制效應(yīng)導(dǎo)致流經(jīng)輸出端電路的靜態(tài)電流隨著供電電源VCC的電壓升高而增大的主要表現(xiàn)包括:
[0025]第一，在傳統(tǒng)的AB類放大器的輸出級(jí)電路中，由于VdsMP1+VdsWi = Vra，所以，當(dāng)供電電源VCC的電壓發(fā)生變化時(shí)，VdsMP1+VdsMN1也會(huì)發(fā)生變化。其中，Vdsm表示MPl的漏源電壓，Vdswi表示MNl的漏源電壓，Vvcc表示供電電源VCC的電壓。因此，由于溝道長(zhǎng)度調(diào)制效應(yīng)，當(dāng)供電電源VCC的電壓發(fā)生變化時(shí)，由于輸出端電路的漏源電壓隨供電電源VCC的電壓的變化而產(chǎn)生失配，使得流經(jīng)輸出端電路的靜態(tài)電流與流經(jīng)靜態(tài)電流偏置電路的靜態(tài)電流的比值不再為一個(gè)固定值，即:流經(jīng)輸出端電路的靜態(tài)電流不再恒定，而是會(huì)發(fā)生變化。這里，所述靜態(tài)電流偏置電路可以是所述第一電路的靜態(tài)電流偏置電路，也可以是所述第二電路的靜態(tài)電流偏置電路。
[0026]第二，在傳統(tǒng)的AB類放大器的輸出級(jí)電路中，當(dāng)供電電源VCC的電壓升高時(shí)，由于溝道長(zhǎng)度調(diào)制效應(yīng)，使得第一參考電流源Itl的漏源電壓匕、丨/變大，從而致使第一參考電流源
I。的靜態(tài)電流增大，進(jìn)而致使流經(jīng)輸出端電路的靜態(tài)電流明顯增大。
[0027]基于此，本實(shí)用新型的基本思想是:檢測(cè)到供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路的靜態(tài)電流保持恒定。
[0028]下面結(jié)合附圖及具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步的詳細(xì)說(shuō)明。
[0029]本實(shí)用新型提供的輸出級(jí)電路，如圖3所示，包括:供電電源31、靜態(tài)電流均衡電路32、靜態(tài)電流控制電路33、以及輸出端電路34 ;其中，
[0030]供電電源31，配置為為靜態(tài)電流控制電路33及輸出端電路34供電；
[0031]靜態(tài)電流均衡電路32，配置為檢測(cè)到供電電源31的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定；
[0032]靜態(tài)電流控制電路33，配置為控制輸出端電路34的靜態(tài)電流，并實(shí)現(xiàn)AB類的工作方式。
[0033]這里，檢測(cè)到供電電源31的電壓發(fā)生變化是指:檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同；其中，在實(shí)際應(yīng)用時(shí)，所述檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同是指:電路設(shè)計(jì)中，在允許變化的范圍外，即:在誤差范圍外，檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同。[0034]相應(yīng)的，在實(shí)際應(yīng)用時(shí)，所述使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定是指:在實(shí)際應(yīng)用時(shí)，電路設(shè)計(jì)中，流經(jīng)輸出端電路34的靜態(tài)電流的變化在允許變化的范圍內(nèi)。
[0035]所述檢測(cè)到供電電源31的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，具體為:
[0036]檢測(cè)到供電電源31的電壓升高時(shí)，減小流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定；檢測(cè)到供電電源31的電壓降低時(shí)，增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定。
[0037]其中，通過(guò)減小流經(jīng)靜態(tài)電流控制電路33中的靜態(tài)電流偏置電路的靜態(tài)電流，能抵消由輸出端電路34的漏源電壓的變化造成的流經(jīng)輸出端電路34的靜態(tài)電流與流經(jīng)所述靜態(tài)電流偏置電路的靜態(tài)電流的失配，從而使得流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，減小了流經(jīng)輸出端電路34的靜態(tài)電流與供電電源31電壓的相關(guān)性。
[0038]所述實(shí)現(xiàn)AB類的工作方式是指:在靜態(tài)時(shí)，具有較小的流經(jīng)輸出端電路的靜態(tài)電流較??；在動(dòng)態(tài)時(shí)，能輸出較大的電流至負(fù)載，并具有較高的輸出效率、較小的交越失真。
[0039]所述靜態(tài)電流均衡電路32減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，具體為:增大或減小流經(jīng)自身的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定。
[0040]這里，所述靜態(tài)電流均衡電路32通過(guò)增大流經(jīng)自身的靜態(tài)電流，以減小流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流；所述靜態(tài)電流均衡電路32通過(guò)減小流經(jīng)自身的靜態(tài)電流，以增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流。
[0041]通過(guò)增大或減小流經(jīng)靜態(tài)電流均衡電路32的靜態(tài)電流，能減小或增大流經(jīng)靜態(tài)電流控制電路33中的靜態(tài)電流偏置電路的靜態(tài)電流，從而抵消了由輸出端電路34的漏源電壓的變化造成的流經(jīng)輸出端電路34的靜態(tài)電流與流經(jīng)所述靜態(tài)電流偏置電路的靜態(tài)電流的失配，進(jìn)而使得流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，即:在電路設(shè)計(jì)中，流經(jīng)輸出端電路34的靜態(tài)電流的變化在允許變化的范圍內(nèi)，減小了輸出端電路靜態(tài)電流與電源電壓的相關(guān)性。
[0042]所述靜態(tài)電流控制電路33，如圖4所示，在實(shí)際應(yīng)用時(shí)，可以進(jìn)一步包括:第一靜態(tài)電流偏置電路331、第二靜態(tài)電流偏置電路332、以及浮空電壓偏置電路333，第一靜態(tài)電流偏置電路331及第二靜態(tài)電流偏置電路332組成靜態(tài)電流偏置電路；其中，第一靜態(tài)電流偏置電路331可以包括:第一 PMOS P1、第二 PMOS P2、第六NMOS N6、第一參考電流源I。、及第一參考電壓源Vtl，第二靜態(tài)電流偏置電路332可以包括:第一 NMOS N1、第二 NMOS N2、第六PM0SP6、第二參考電流源I1及第二參考電壓源V1，浮空電壓偏置電路333可以包括:第三PMOS P3、第三NMOS N3、第三參考電流源I2及第四參考電流源I3 ;其中，第一靜態(tài)電流偏置電路331及第二靜態(tài)電流偏置電路332，配置為對(duì)輸出端電路34的靜態(tài)電流產(chǎn)生偏置，使流經(jīng)輸出端電路的靜態(tài)電流為流經(jīng)自身的靜態(tài)電流的鏡像；浮空電壓偏置電路333，配置為對(duì)輸出端電路34的電壓產(chǎn)生偏置。
[0043]所述靜態(tài)電流均衡電路32，如圖4所示，可以包括:第一靜態(tài)電流均衡子電路321及第二靜態(tài)電流均衡子電路322 ;所述第一靜態(tài)電流均衡子電路321包括:第五PMOS P5，所述二靜態(tài)電流均衡子電路322包括:第五匪OS N5。這里，在實(shí)際應(yīng)用時(shí)，在設(shè)計(jì)的電路中，所述靜態(tài)電流均衡電路32可以只包含第一靜態(tài)電流均衡子電路321，或者，可以只包含第二靜態(tài)電流均衡子電路322，或者，可以同時(shí)包含第一靜態(tài)電流均衡子電路321及第二靜態(tài)電流均衡子電路322。
[0044]如圖4所示，所述輸出端電路34可以包括:第四PMOS P4及第四NMOS N4。
[0045]圖4所示的輸出級(jí)電路的各部件的連接關(guān)系為:[0046]在第一靜態(tài)電流偏置電路331中，第一 PMOS Pl的柵極及漏極均與第一靜態(tài)電流均衡子電路321中的第五PMOS P5的柵極及第二 PMOS P2的源極相連接，第一 PMOS Pl的源極連接供電電源31，第二 PMOS P2的柵極與漏極均與浮空電壓偏置電路333中的第三PMOSP3的柵極及第六NMOS N6的漏極連接，第六NMOS N6的柵極連接第一參考電壓源Vtl的一端，第六NMOS N6的源極與第一靜態(tài)電流均衡子電路321中的第五PMOS P5的漏極及第一參考電流源Itl的一端連接，第一參考電流源Itl的另一端連接接地點(diǎn)VSS，第一參考電壓源Vtl的另一端連接接地點(diǎn)VSS ；
[0047]在第二靜態(tài)電流偏置電路332中，第一 NMOS NI的柵極及漏極均與第二靜態(tài)電流均衡子電路322中的第五NMOS N5的柵極及第二 NMOS N2的源極相連接，第一 NMOS NI的源極連接接地點(diǎn)VSS，第二 NMOS N2的柵極與漏極均與浮空電壓偏置電路333中的第三NMOSP3的柵極、第六PMOS P6的漏極連接，第六PMOS P6的柵極連接第二參考電壓源V1的一端，第六PMOS P6的源極與第二靜態(tài)電流均衡子電路322中的第五NMOS N5的漏極及第二參考電流源I1的一端連接，第二參考電流源I1的另一端連接供電電源31，第二參考電壓源Vtl的另一端連接供電電源31 ；
[0048]在浮空電壓偏置電路333中，第三PMOS P3的源極與第三參考電流源I2的一端、第三NMOS N3的漏極及輸出端電路34中的第四PMOS P4的柵極所形成的連接點(diǎn)相連接，第三NMOS N3的漏極與第四參考電流源I3的一端、第三NMOS N3的源極及第四NMOS N4的柵極所形成的連接點(diǎn)相連接，第三參考電流源I2的另一端連接供電電源31，第四參考電流源I3的另一端連接接地點(diǎn)VSS ；
[0049]在輸出端電路34中，第四PMOS P4的源極連接供供電電源31，第四PM0SP4的漏極連接第四NMOS N4的漏極，第四NMOS N4的源極連接接地點(diǎn)VSS ；
[0050]在第一靜態(tài)電流均衡子電路321中，第五PMOS P5的源極連接供電電源31 ；
[0051]在第二靜態(tài)電流均衡子電路322中，第五NMOS N5的源極連接接地點(diǎn)VSS。
[0052]所述第一靜態(tài)電流均衡子電路321的工作原理為:
[0053]當(dāng)供電電源31的電壓升高時(shí)，由于匕Ρ5+?,λΝ6= Fvee，且FV()-FS、N6基本保持不
變，所以，Vdsp5增大，致使流經(jīng)第五PMOS P5的靜態(tài)電流增大；而且Λ =/ρ5+/ρ,，且第五PMOS Ρ5和第一PMOS Pl是電流鏡像，因此，當(dāng)供電電源31的電壓升高時(shí)，Ip5的增大使得Ira在人。中的比例增加，從而使得流經(jīng)第一PMOS Pl的靜態(tài)電流減小，即流經(jīng)第一靜態(tài)電流偏置電路331的靜態(tài)電流隨供電電源31的電壓的升高而減小。
[0054]如圖4所示，由于Vdspi = Vgspi，而Vdsp4卻和供電電源31電源的電壓相關(guān)，如此，使得流經(jīng)第一 PMOS Pl的靜態(tài)電流與流經(jīng)第四PMOS Ρ4的靜態(tài)電流存在失配，因此，通過(guò)第五PMOS的作用來(lái)抵消所示失配的影響，從而使得第四PMOS P4的電流保持恒定。
[0055]其中，Vdsp5表不第五PMOS P5的漏源電壓，匕。表不第一參考電壓源Vtl的電壓，VgsN6表不第六NMOS N6的柵源電壓，Vvcc表不供電電源31的電壓，Vgspi表不第一 PMOS Pl的柵源電壓，Vgsp5表不第五PMOS P5的柵源電壓，表不第一參考電流源Itl的電流，Ip5表不流經(jīng)第五PMOS P5的靜態(tài)電流，Ipi表示流經(jīng)第一 PMOS Pl的靜態(tài)電流，即流經(jīng)第一靜態(tài)電流偏置電路331的靜態(tài)電流，Vdspi表示第一 PMOS Pl的漏源電壓，Vdsp4表示第四PMOS P4的漏源電壓。
[0056]當(dāng)供電電源31的電壓下降時(shí)，所述第一靜態(tài)電流均衡子電路321的工作原理與供電電源31的電壓升高時(shí)的工作原理相反，這里不再贅述。
[0057]第二靜態(tài)電流均衡子電路322的工作原理與所述第一靜態(tài)電流均衡子電路321的工作原理相同，這里不再贅述。
[0058]基于上述輸出級(jí)電路，本實(shí)用新型還提供了一種靜態(tài)電流均衡方法，該方法包括:檢測(cè)到供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路的靜態(tài)電流保持恒定。
[0059]具體地，設(shè)置靜態(tài)電流均衡電路；
[0060]檢測(cè)到供電電源的電壓發(fā)生變化時(shí)，增大或減小流經(jīng)所述靜態(tài)電流均衡電路的靜態(tài)電流，使流經(jīng)輸出端電路的靜態(tài)電流保持恒定。
[0061]基于上述輸出級(jí)電路，本實(shí)用新型還提供了一種AB類放大器，包括:輸出級(jí)電路，如圖3所示，所述輸出級(jí)電路包括:供電電源31、靜態(tài)電流均衡電路32、靜態(tài)電流控制電路33、以及輸出端電路34 ;其中，
[0062]供電電源31，配置為為靜態(tài)電流控制電路33及輸出端電路34供電；
[0063]靜態(tài)電流均衡電路32，配置為檢測(cè)到供電電源31的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定；
[0064]靜態(tài)電流控制電路33，配置為控制輸出端電路34的靜態(tài)電流，并實(shí)現(xiàn)AB類的工作方式。
[0065]這里，檢測(cè)到供電電源31的電壓發(fā)生變化是指:檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同；其中，在實(shí)際應(yīng)用時(shí)，所述檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同是指:電路設(shè)計(jì)中，在允許變化的范圍外，即:在誤差范圍外，檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同。
[0066]相應(yīng)的，在實(shí)際應(yīng)用時(shí)，所述使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定是指:在實(shí)際應(yīng)用時(shí)，電路設(shè)計(jì)中，流經(jīng)輸出端電路34的靜態(tài)電流的變化在允許變化的范圍內(nèi)。
[0067]所述檢測(cè)到供電電源31的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，具體為:
[0068]檢測(cè)到供電電源31的電壓升高時(shí)，減小流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定；檢測(cè)到供電電源31的電壓降低時(shí)，增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定。[0069]其中，通過(guò)減小流經(jīng)靜態(tài)電流控制電路33中的靜態(tài)電流偏置電路的靜態(tài)電流，能抵消由輸出端電路34的漏源電壓的變化造成的流經(jīng)輸出端電路34的靜態(tài)電流與流經(jīng)所述靜態(tài)電流偏置電路的靜態(tài)電流的失配，從而使得流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，減小了流經(jīng)輸出端電路34的靜態(tài)電流與供電電源31電壓的相關(guān)性。
[0070]所述實(shí)現(xiàn)AB類的工作方式是指:在靜態(tài)時(shí)，具有較小的流經(jīng)輸出端電路的靜態(tài)電流較??；在動(dòng)態(tài)時(shí)，能輸出較大的電流至負(fù)載，并具有較高的輸出效率、較小的交越失真。
[0071]所述靜態(tài)電流均衡電路32減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，具體為:增大或減小流經(jīng)自身的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定。
[0072]這里，所述靜態(tài)電流均衡電路32通過(guò)增大流經(jīng)自身的靜態(tài)電流，以減小流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流；所述靜態(tài)電流均衡電路32通過(guò)減小流經(jīng)自身的靜態(tài)電流，以增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流。
[0073]通過(guò)增大或減小流經(jīng)靜態(tài)電流均衡電路32的靜態(tài)電流，能減小或增大流經(jīng)靜態(tài)電流控制電路33中的靜態(tài)電流偏置電路的靜態(tài)電流，從而抵消了由輸出端電路34的漏源電壓的變化造成的流經(jīng)輸出端電路34的靜態(tài)電流與流經(jīng)所述靜態(tài)電流偏置電路的靜態(tài)電流的失配，進(jìn)而使得流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，即:在電路設(shè)計(jì)中，流經(jīng)輸出端電路34的靜態(tài)電流的變化在允許變化的范圍內(nèi)，減小了輸出端電路靜態(tài)電流與電源電壓的相關(guān)性。
[0074]所述靜態(tài)電流控制電路33，如圖4所示，在實(shí)際應(yīng)用時(shí)，可以進(jìn)一步包括:第一靜態(tài)電流偏置電路331、第二靜態(tài)電流偏置電路332、以及浮空電壓偏置電路333，第一靜態(tài)電流偏置電路331及第二靜態(tài)電流偏置電路332組成靜態(tài)電流偏置電路；其中，第一靜態(tài)電流偏置電路331可以包括:第一 PMOS P1、第二 PMOS P2、第六NMOS N6、第一參考電流源I。、及第一參考電壓源Vtl，第二靜態(tài)電流偏置電路332可以包括:第一 NMOS N1、第二 NMOS N2、第六PM0SP6、第二參考電流源I1及第二參考電壓源V1，浮空電壓偏置電路333可以包括:第三PMOS P3、第三NMOS N3、第三參考電流源I2及第四參考電流源I3 ;其中，第一靜態(tài)電流偏置電路331及第二靜態(tài)電流偏置電路332，配置為對(duì)輸出端電路34的靜態(tài)電流產(chǎn)生偏置，使流經(jīng)輸出端電路的靜態(tài)電流為流經(jīng)自身的靜態(tài)電流的鏡像；浮空電壓偏置電路333，配置為對(duì)輸出端電路34的電壓產(chǎn)生偏置。
[0075]所述靜態(tài)電流均衡電路32，如圖4所示，可以包括:第一靜態(tài)電流均衡子電路321及第二靜態(tài)電流均衡子電路322 ;所述第一靜態(tài)電流均衡子電路321包括:第五PMOS P5，所述二靜態(tài)電流均衡子電路322包括:第五NMOS N5。這里，在實(shí)際應(yīng)用時(shí)，在設(shè)計(jì)的電路中，所述靜態(tài)電流均衡電路32可以只包含第一靜態(tài)電流均衡子電路321，或者，可以只包含第二靜態(tài)電流均衡子電路322，或者，可以同時(shí)包含第一靜態(tài)電流均衡子電路321及第二靜態(tài)電流均衡子電路322。
[0076]如圖4所示，所述輸出端電路34可以包括:第四PMOS P4及第四NMOS N4。
[0077]圖4所示的輸出級(jí)電路的各部件的連接關(guān)系為:
[0078]在第一靜態(tài)電流偏置電路331中，第一 PMOS Pl的柵極及漏極均與第一靜態(tài)電流均衡子電路321中的第五PMOS P5的柵極及第二 PMOS P2的源極相連接，第一 PMOS Pl的源極連接供電電源31，第二 PMOS P2的柵極與漏極均與浮空電壓偏置電路333中的第三PMOSP3的柵極、第六NMOS N6的漏極連接，第六NMOS N6的柵極連接第一參考電壓源Vtl的一端，第六NMOS N6的源極與第一靜態(tài)電流均衡子電路321中的第五PMOS P5的漏極及第一參考電流源Itl的一端連接，第一參考電流源Itl的另一端連接接地點(diǎn)VSS，第一參考電壓源Vtl的另一端連接接地點(diǎn)VSS ；
[0079]在第二靜態(tài)電流偏置電路332中，第一 NMOS NI的柵極及漏極均與第二靜態(tài)電流均衡子電路322中的第五NMOS N5的柵極及第二 NMOS N2的源極相連接，第一 NMOS NI的源極連接接地點(diǎn)VSS，第二 NMOS N2的柵極與漏極均與浮空電壓偏置電路333中的第三NMOSP3的柵極、第六PMOS P6的漏極連接，第六PMOS P6的柵極連接第二參考電壓源V1的一端，第六PMOS P6的源極與第二靜態(tài)電流均衡子電路322中的第五NMOS N5的漏極及第二參考電流源I1的一端連接，第二參考電流源I1的另一端連接供電電源31，第二參考電壓源Vtl的另一端連接供電電源31 ；
[0080]在浮空電壓偏置電路333中，第三PMOS P3的源極與第三參考電流源I2的一端、第三NMOS N3的漏極及輸出端電路34中的第四PMOS P4的柵極所形成的連接點(diǎn)相連接，第三NMOS N3的漏極與第四參考電流源I3的一端、第三NMOS N3的源極及第四NMOS N4的柵極所形成的連接點(diǎn)相連接，第三參考電流源I2的另一端連接供電電源31，第四參考電流源I3的另一端連接接地點(diǎn)VSS ；
[0081 ] 在輸出端電路34中，第四PMOS P4的源極連接供供電電源31，第四PMOS P4的漏極連接第四NMOS N4的漏極，第四NMOS N4的源極連接接地點(diǎn)VSS ；
[0082]在第一靜態(tài)電流均衡子電路321中，第五PMOS P5的源極連接供電電源31 ； [0083]在第二靜態(tài)電流均衡子電路322中，第五NMOS N5的源極連接接地點(diǎn)VSS。
[0084]當(dāng)供電電源31的電壓升高時(shí)，所述第一靜態(tài)電流均衡子電路321的工作原理為:
[0085]當(dāng)供電電源31的電壓升高時(shí)，由于匕P5+ ^-ZgiN6 = Zvcc，且基本保持不
變，所以，Vdsp5增大，致使流經(jīng)第五PMOS P5的靜態(tài)電流增大；而且，\=/P5+/P2，且第五PMOS P5和第一 PMOS Pl是電流鏡像，因此，當(dāng)供電電源31的電壓升高時(shí)，Ip5的增大使得Ip5在A0中的比例增加，從而使得流經(jīng)第一 PMOS Pl的靜態(tài)電流減小，即流經(jīng)第一靜態(tài)電流偏置電路331的靜態(tài)電流隨供電電源31的電壓的升高而減小。
[0086]如圖4所示，由于Vdspi = Vgspi，而Vdsp4卻和供電電源31電源的電壓相關(guān)，如此，使得流經(jīng)第一 PMOS Pl的靜態(tài)電流與流經(jīng)第四PMOS P4的靜態(tài)電流存在失配，因此，通過(guò)第五PMOS的作用來(lái)抵消所示失配的影響，從而使得第四PMOS P4的電流保持恒定。
[0087]其中，Vgsp5表不第五PMOS P5的柵源電壓表不第一參考電壓源Vtl的電壓，VgsN6表不第六NMOS N6的柵源電壓，Vvcc表不供電電源31的電壓，Vgspi表不第一 PMOS Pl的柵源電壓，Vgsp5表示第五PMOS P5的柵源電壓，A11表示第一參考電流源Itl的電流，Ip5表示流經(jīng)第五PMOS P5的靜態(tài)電流，Ipi表示流經(jīng)第一 PMOS Pl的靜態(tài)電流，即流經(jīng)第一靜態(tài)電流偏置電路331的靜態(tài)電流,Vdspi表不第一 PMOS Pl的漏源電壓,Vdsp4表不第四PMOS P4的漏源電壓。
[0088]當(dāng)供電電源31的電壓下降時(shí)，所述第一靜態(tài)電流均衡子電路321的工作原理與供電電源31的電壓升高時(shí)的工作原理相反，這里不再贅述。[0089]第二靜態(tài)電流均衡子電路322的工作原理與所述第一靜態(tài)電流均衡子電路321的工作原理相同，這里不再贅述。
[0090]基于上述AB類放大器，本實(shí)用新型還提供了一種電子設(shè)備，該電子設(shè)備包括:主板、外殼、以及AB類放大器，所述AB類放大器包括輸出級(jí)電路，如圖3所示，所述輸出級(jí)電路包括:供電電源31、靜態(tài)電流均衡電路32、靜態(tài)電流控制電路33、以及輸出端電路34 ;其中，
[0091]供電電源31，配置為為靜態(tài)電流控制電路33及輸出端電路34供電；
[0092]靜態(tài)電流均衡電路32，配置為檢測(cè)到供電電源31的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定；
[0093]靜態(tài)電流控制電路33，配置為控制輸出端電路34的靜態(tài)電流，并實(shí)現(xiàn)AB類的工作方式。
[0094]這里，檢測(cè)到供電電源31的電壓發(fā)生變化是指:檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同；其中，在實(shí)際應(yīng)用時(shí)，所述檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同是指:電路設(shè)計(jì)中，在允許變化的范圍外，即:在誤差范圍外，檢測(cè)到供電電源31當(dāng)前時(shí)刻的電壓與上一時(shí)刻的電壓不相同。
[0095]相應(yīng)的，在實(shí)際應(yīng)用時(shí)，所述使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定是指:在實(shí)際應(yīng)用時(shí)，電路設(shè)計(jì)中，流經(jīng)輸出端電路34的靜態(tài)電流的變化在允許變化的范圍內(nèi)。
[0096]所述檢測(cè)到供電電源31的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，具體為:
[0097]檢測(cè)到供電電源31的電壓升高時(shí)，減小流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定；檢測(cè)到供電電源31的電壓降低時(shí)，增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定。
[0098]其中，通過(guò)減小流經(jīng)靜態(tài)電流控制電路33中的靜態(tài)電流偏置電路的靜態(tài)電流，能抵消由輸出端電路34的漏源電壓的變化造成的流經(jīng)輸出端電路34的靜態(tài)電流與流經(jīng)所述靜態(tài)電流偏置電路的靜態(tài)電流的失配，從而使得流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，減小了流經(jīng)輸出端電路34的靜態(tài)電流與供電電源31電壓的相關(guān)性。
[0099]所述實(shí)現(xiàn)AB類的工作方式是指:在靜態(tài)時(shí)，具有較小的流經(jīng)輸出端電路的靜態(tài)電流較?。辉趧?dòng)態(tài)時(shí)，能輸出較大的電流至負(fù)載，并具有較高的輸出效率、較小的交越失真。
[0100]所述靜態(tài)電流均衡電路32減小或增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，具體為:增大或減小流經(jīng)自身的靜態(tài)電流，使流經(jīng)輸出端電路34的靜態(tài)電流保持恒定。
[0101]這里，所述靜態(tài)電流均衡電路32通過(guò)增大流經(jīng)自身的靜態(tài)電流，以減小流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流；所述靜態(tài)電流均衡電路32通過(guò)減小流經(jīng)自身的靜態(tài)電流，以增大流經(jīng)靜態(tài)電流控制電路32中的靜態(tài)電流偏置電路的靜態(tài)電流。
[0102]通過(guò)增大或減小流經(jīng)靜態(tài)電流均衡電路32的靜態(tài)電流，能減小或增大流經(jīng)靜態(tài)電流控制電路33中的靜態(tài)電流偏置電路的靜態(tài)電流，從而抵消了由輸出端電路34的漏源電壓的變化造成的流經(jīng)輸出端電路34的靜態(tài)電流與流經(jīng)所述靜態(tài)電流偏置電路的靜態(tài)電流的失配，進(jìn)而使得流經(jīng)輸出端電路34的靜態(tài)電流保持恒定，即:在電路設(shè)計(jì)中，流經(jīng)輸出端電路34的靜態(tài)電流的變化在允許變化的范圍內(nèi)，減小了輸出端電路靜態(tài)電流與電源電壓的相關(guān)性。
[0103]所述靜態(tài)電流控制電路33，如圖4所示，在實(shí)際應(yīng)用時(shí)，可以進(jìn)一步包括:第一靜態(tài)電流偏置電路331、第二靜態(tài)電流偏置電路332、以及浮空電壓偏置電路333，第一靜態(tài)電流偏置電路331及第二靜態(tài)電流偏置電路332組成靜態(tài)電流偏置電路；其中，第一靜態(tài)電流偏置電路331可以包括:第一 PMOS P1、第二 PMOS P2、第六NMOS N6、第一參考電流源I。、及第一參考電壓源Vtl，第二靜態(tài)電流偏置電路332可以包括:第一 NMOS N1、第二 NMOS N2、第六PMOS P6、第二參考電流源I1及第二參考電壓源V1，浮空電壓偏置電路333可以包括:第三PMOS P3、第三NMOS N3、第三參考電流源I2及第四參考電流源I3 ;其中，第一靜態(tài)電流偏置電路331及第二靜態(tài)電流偏置電路332，配置為對(duì)輸出端電路34的靜態(tài)電流產(chǎn)生偏置，使流經(jīng)輸出端電路的靜態(tài)電流為流經(jīng)自身的靜態(tài)電流的鏡像；浮空電壓偏置電路333，配置為對(duì)輸出端電路34的電壓產(chǎn)生偏置。
[0104]所述靜態(tài)電流均衡電路32，如圖4所示，可以包括:第一靜態(tài)電流均衡子電路321及第二靜態(tài)電流均衡子電路322 ;所述第一靜態(tài)電流均衡子電路321包括:第五PMOS P5，所述二靜態(tài)電流均衡子電路322包括:第五NMOS N5。這里，在實(shí)際應(yīng)用時(shí)，在設(shè)計(jì)的電路中，所述靜態(tài)電流均衡電路32可以只包含第一靜態(tài)電流均衡子電路321，或者，可以只包含第二靜態(tài)電流均衡子電路322，或者，可以同時(shí)包含第一靜態(tài)電流均衡子電路321及第二靜態(tài)電流均衡子電路322。
[0105]如圖4所示，所述輸出端電路34可以包括:第四PMOS P4及第四NMOS N4。
[0106]圖4所示的輸出級(jí)電路的各部件的連接關(guān)系為:
[0107]在第一靜態(tài)電流偏置電路331中，第一 PMOS Pl的柵極及漏極均與第一靜態(tài)電流均衡子電路321中的第五PMOS P5的柵極及第二 PMOS P2的源極相連接，第一 PMOS Pl的源極連接供電電源31，第二 PMOS P2的柵極與漏極均與浮空電壓偏置電路333中的第三PMOSP3的柵極、第六NMOS N6的漏極連接，第六NMOS N6的柵極連接第一參考電壓源Vtl的一端，第六NMOS N6的源極與第一靜態(tài)電流均衡子電路321中的第五PMOS P5的漏極及第一參考電流源Itl的一端連接，第一參考電流源Itl的另一端連接接地點(diǎn)VSS，第一參考電壓源Vtl的另一端連接接地點(diǎn)VSS ；
[0108]在第二靜態(tài)電流偏置電路332中，第一 NMOS NI的柵極及漏極均與第二靜態(tài)電流均衡子電路322中的第五NMOS N5的柵極及第二 NMOS N2的源極相連接，第一 NMOS NI的源極連接接地點(diǎn)VSS，第二 NMOS N2的柵極與漏極均與浮空電壓偏置電路333中的第三NMOSP3的柵極、第六PMOS P6的漏極連接，第六PMOS P6的柵極連接第二參考電壓源V1的一端，第六PMOS P6的源極與第二靜態(tài)電流均衡子電路322中的第五NMOS N5的漏極及第二參考電流源I1的一端連接，第二參考電流源I1的另一端連接供電電源31，第二參考電壓源Vtl的另一端連接供電電源31 ；
[0109]在浮空電壓偏置電路333中，第三PMOS P3的源極與第三參考電流源I2的一端、第三NMOS N3的漏極及輸出端電路34中的第四PMOS P4的柵極所形成的連接點(diǎn)相連接，第三NMOS N3的漏極與第四參考電流源I3的一端、第三NMOS N3的源極及第四NMOS N4的柵極所形成的連接點(diǎn)相連接，第三參考電流源I2的另一端連接供電電源31，第四參考電流源I3的另一端連接接地點(diǎn)VSS ；
[0110]在輸出端電路34中，第四PMOS P4的源極連接供供電電源31，第四PMOS P4的漏極連接第四NMOS N4的漏極，第四NMOS N4的源極連接接地點(diǎn)VSS ；
[0111]在第一靜態(tài)電流均衡子電路321中，第五PMOS P5的源極連接供電電源31 ；
[0112]在第二靜態(tài)電流均衡子電路322中，第五NMOS N5的源極連接接地點(diǎn)VSS。
[0113]當(dāng)供電電源31的電壓升高時(shí)，所述第一靜態(tài)電流均衡子電路321的工作原理為:
[0114]當(dāng)供電電源31的電壓升高時(shí)，由于匕^5+匕。-匕.= Kcc，且匕、N6基本保持不
變，所以，Vdsp5增大，致使流經(jīng)第五PMOS P5的靜態(tài)電流增大；而且Λ =/P5+/P2，且第五PMOS P5和第一 PMOS Pl是電流鏡像，因此，當(dāng)供電電源31的電壓升高時(shí)，Ip5的增大使得工!>5在(。中的比例增加，從而使得流經(jīng)第一PMOS Pl的靜態(tài)電流減小，即流經(jīng)第一靜態(tài)電流偏置電路331的靜態(tài)電流隨供電電源31的電壓的升高而減小。
[0115]如圖4所示，由于Vdspi = Vgspi，而Vdsp4卻和供電電源31電源的電壓相關(guān)，如此，使得流經(jīng)第一 PMOS Pl的靜態(tài)電流與流經(jīng)第四PMOS P4的靜態(tài)電流存在失配，因此，通過(guò)第五PMOS的作用來(lái)抵消所示失配的影響，從而使得第四PMOS P4的電流保持恒定。
[0116]其中，Vdsp5表不第五PMOS P5的漏源電壓，^v。表不第一參考電壓源V。的電壓，VgsN6表不第六NMOS N6的柵源電壓 ，Vvcc表不供電電源31的電壓，Vgspi表不第一 PMOS Pl的柵源電壓，Vgsp5表示第五PMOS P5的柵源電壓，表示第一參考電流源Itl的電流，Ip5表示流經(jīng)第五PMOS P5的靜態(tài)電流，Ipi表示流經(jīng)第一 PMOS Pl的靜態(tài)電流，即流經(jīng)第一靜態(tài)電流偏置電路331的靜態(tài)電流,Vdspi表不第一 PMOS Pl的漏源電壓,Vdsp4表不第四PMOS P4的漏源電壓。
[0117]當(dāng)供電電源31的電壓下降時(shí)，所述第一靜態(tài)電流均衡子電路321的工作原理與供電電源31的電壓升高時(shí)的工作原理相反，這里不再贅述。
[0118]第二靜態(tài)電流均衡子電路322的工作原理與所述第第一靜態(tài)電流均衡子電路321的工作原理相同，這里不再贅述。
[0119]這里，所述電子設(shè)備可以是手機(jī)、ipad、筆記本電腦等。
[0120]圖5為采用本實(shí)用新型技術(shù)方案得到的仿真結(jié)果圖，仿真結(jié)果表明:采用本實(shí)用新型的技術(shù)方案，在供電電源的電壓從2.5V升至5.5V的過(guò)程中，流經(jīng)輸出端電路的靜態(tài)電流在315uA至324uA之間變化，變化率為3%。
[0121]同時(shí)，為了更好地說(shuō)明采用本實(shí)用新型的技術(shù)方案，流經(jīng)輸出端電路的靜態(tài)電流不隨供電電源電壓的變化而變化，采用本實(shí)用新型的技術(shù)方案制作了編號(hào)為1、2、3、4、5、6的六個(gè)集成電路(IC, Integrated Circuit),并對(duì)流經(jīng)IC的輸出端電路的靜態(tài)電流進(jìn)行了測(cè)試，測(cè)試溫度為25°C，具體結(jié)果如表1所示。
[0122]
【權(quán)利要求】
1.一種輸出級(jí)電路，包括:供電電源、靜態(tài)電流控制電路及輸出端電路，其特征在于，所述輸出級(jí)電路還包括:檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定的靜態(tài)電流均衡電路。
2.根據(jù)權(quán)利要求1所述的輸出級(jí)電路，其特征在于，所述靜態(tài)電流均衡電路減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定，為:增大或減小流經(jīng)自身的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定。
3.根據(jù)權(quán)利要求1所述的輸出級(jí)電路，其特征在于，所述靜態(tài)電流控制電路包括:第一靜態(tài)電流偏置電路、第二靜態(tài)電流偏置電路、以及浮空電壓偏置電路； 所述靜態(tài)電流均衡電路包括:第一靜態(tài)電流均衡子電路和/或第二靜態(tài)電流均衡子電路； 所述第一靜態(tài)電流偏置電路包括:第一 PMOS、第二 PMOS、第六NMOS、第一參考電流源、以及第一參考電壓源；所述第二靜態(tài)電流偏置電路包括:第一 NMOS、第二 NMOS、第六PMOS、第二參考電流源、以及第二參考電壓源；所述浮空電壓偏置電路包括:第三PMOS、第三NMOS、第三參考電流 源及第四參考電流源； 所述輸出端電路包括:第四PMOS及第四NMOS ； 所述第一靜態(tài)電流均衡子電路包括第五PM0S，所述第二靜態(tài)電流均衡子電路包括第五NMOS。
4.根據(jù)權(quán)利要求3所述的輸出級(jí)電路，其特征在于， 在所述第一靜態(tài)電流偏置電路中，所述第一 PMOS的柵極及漏極均與所述第一靜態(tài)電流均衡子電路中的所述第五PMOS的柵極及所述第二 PMOS的源極相連接，所述第一 PMOS的源極連接所述供電電源；所述第二PMOS的柵極與漏極均與所述第六NMOS的漏極及所述浮空電壓偏置電路中的所述第三PMOS的柵極連接，所述第六NMOS的柵極連接所述第一參考電壓源的一端，所述第六NMOS的源極連接所述第一參考電流源的一端及所述第一靜態(tài)電流均衡子電路中的所述第五PMOS的漏極，所述第一參考電流源的另一端連接接地點(diǎn)，所述第一參考電壓源的另一端連接接地點(diǎn)； 在所述第二靜態(tài)電流偏置電路中，所述第一 NMOS的柵極及漏極均與所述第二靜態(tài)電流均衡子電路中的所述第五NMOS的柵極及所述第二 NMOS的源極相連接，所述第一 NMOS的源極連接所述接地點(diǎn)；所述第二 NMOS的柵極與漏極均與所述第六PMOS的漏極及所述浮空電壓偏置電路中的所述第三NMOS的柵極連接，所述第六PMOS的柵極連接所述第二參考電壓源的一端，所述第六PMOS的源極連接所述第二參考電流源的一端及所述第二靜態(tài)電流均衡子電路中的所述第五NMOS的漏極，所述第二參考電流源的另一端連接所述供電電源，所述第二參考電壓源的另一端連接所述供電電源； 在所述浮空電壓偏置電路中，所述第三PMOS的源極與所述第三參考電流源的一端、所述第三NMOS的漏極及所述輸出端電路中的所述第四PMOS的柵極所形成的連接點(diǎn)相連接，所述第三PMOS的漏極與所述第四參考電流源的一端、所述第三NMOS的源極及所述輸出端電路中的所述第四NMOS的柵極所形成的連接點(diǎn)相連接，所述第三參考電流源的另一端連接所述供電電源，所述第四參考電流源的另一端連接所述接地點(diǎn)；在所述輸出端電路中，所述第四PMOS的源極連接供所述供電電源，所述第四PMOS的漏極連接所述第四NMOS的漏極，所述第四NMOS的源極連接所述接地點(diǎn)； 在所述第一靜態(tài)電流均衡子電路中，所述第五PMOS的源極連接所述供電電源； 在所述第二靜態(tài)電流均衡子電路中，所述第五NMOS的源極連接所述接地點(diǎn)。
5.一種AB類放大器，包括:輸出級(jí)電路；所述輸出級(jí)電路包括供電電源、靜態(tài)電流控制電路及輸出端電路，其特征在于，所述輸出級(jí)電路還包括:檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定的靜態(tài)電流均衡電路。
6.根據(jù)權(quán)利要求5所述的AB類放大器，其特征在于，所述靜態(tài)電流均衡電路減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定，為:增大或減小流經(jīng)自身的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定。
7.根據(jù)權(quán)利要求5所述的AB類放大器，其特征在于，所述靜態(tài)電流控制電路包括--第一靜態(tài)電流偏置電路、第二靜態(tài)電流偏置電路、以及浮空電壓偏置電路； 所述靜態(tài)電流均衡電路包括:第一靜態(tài)電流均衡子電路和/或第二靜態(tài)電流均衡子電路； 所述第一靜態(tài)電流偏置電路包括:第一 PM0S、第二 PM0S、第六NM0S、第一參考電流源、以及第一參考電壓源；所述第二靜 態(tài)電流偏置電路包括:第一 NM0S、第二 NM0S、第六PM0S、第二參考電流源、以及第二參考電壓源；所述浮空電壓偏置電路包括:第三PM0S、第三NM0S、第三參考電流源及第四參考電流源； 所述輸出端電路包括:第四PMOS及第四NMOS ； 所述第一靜態(tài)電流均衡子電路包括第五PM0S，所述第二靜態(tài)電流均衡子電路包括第五NMOS。
8.根據(jù)權(quán)利要求7所述的AB類放大器，其特征在于， 在所述第一靜態(tài)電流偏置電路中，所述第一 PMOS的柵極及漏極均與所述第一靜態(tài)電流均衡子電路中的所述第五PMOS的柵極及所述第二 PMOS的源極相連接，所述第一 PMOS的源極連接所述供電電源；所述第二 PMOS的柵極與漏極均與所述第六NMOS的漏極及所述浮空電壓偏置電路中的所述第三PMOS的柵極連接，所述第六NMOS的柵極連接所述第一參考電壓源的一端，所述第六NMOS的源極連接所述第一參考電流源的一端及所述第一靜態(tài)電流均衡子電路中的所述第五PMOS的漏極，所述第一參考電流源的另一端連接接地點(diǎn)，所述第一參考電壓源的另一端連接接地點(diǎn)； 在所述第二靜態(tài)電流偏置電路中，所述第一 NMOS的柵極及漏極均與所述第二靜態(tài)電流均衡子電路中的所述第五NMOS的柵極及所述第二 NMOS的源極相連接，所述第一 NMOS的源極連接所述接地點(diǎn)；所述第二 NMOS的柵極與漏極均與所述第六PMOS的漏極及所述浮空電壓偏置電路中的所述第三NMOS的柵極連接，所述第六PMOS的柵極連接所述第二參考電壓源的一端，所述第六PMOS的源極連接所述第二參考電流源的一端及所述第二靜態(tài)電流均衡子電路中的所述第五NMOS的漏極，所述第二參考電流源的另一端連接所述供電電源，所述第二參考電壓源的另一端連接所述供電電源； 在所述浮空電壓偏置電路中，所述第三PMOS的源極與所述第三參考電流源的一端、所述第三NMOS的漏極及所述輸出端電路中的所述第四PMOS的柵極所形成的連接點(diǎn)相連接，所述第三PMOS的漏極與所述第四參考電流源的一端、所述第三NMOS的源極及所述輸出端電路中的所述第四NMOS的柵極所形成的連接點(diǎn)相連接，所述第三參考電流源的另一端連接所述供電電源，所述第四參考電流源的另一端連接所述接地點(diǎn)； 在所述輸出端電路中，所述第四PMOS的源極連接供所述供電電源，所述第四PMOS的漏極連接所述第四NMOS的漏極，所述第四NMOS的源極連接所述接地點(diǎn)； 在所述第一靜態(tài)電流均衡子電路中，所述第五PMOS的源極連接所述供電電源； 在所述第二靜態(tài)電流均衡子電路中，所述第五NMOS的源極連接所述接地點(diǎn)。
9.一種電子設(shè)備，包括:主板、外殼、以及AB類放大器，所述AB類放大器包括:輸出級(jí)電路；所述輸出級(jí)電路包括供電電源、靜態(tài)電流控制電路及輸出端電路，其特征在于，所述輸出級(jí)電路還包括:檢測(cè)到所述供電電源的電壓發(fā)生變化時(shí)，減小流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定的靜態(tài)電流均衡電路。
10.根據(jù)權(quán)利 要求9所述的電子設(shè)備，其特征在于，所述靜態(tài)電流均衡電路減小或增大流經(jīng)所述靜態(tài)電流控制電路中的靜態(tài)電流偏置電路的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定，為:增大或減小流經(jīng)自身的靜態(tài)電流，使流經(jīng)所述輸出端電路的靜態(tài)電流保持恒定。
11.根據(jù)權(quán)利要求9所述的電子設(shè)備，其特征在于，所述靜態(tài)電流控制電路包括:第一靜態(tài)電流偏置電路、第二靜態(tài)電流偏置電路、以及浮空電壓偏置電路； 所述靜態(tài)電流均衡電路包括:第一靜態(tài)電流均衡子電路和/或第二靜態(tài)電流均衡子電路； 所述第一靜態(tài)電流偏置電路包括:第一 PM0S、第二 PM0S、第六NM0S、第一參考電流源、以及第一參考電壓源；所述第二靜態(tài)電流偏置電路包括:第一 NM0S、第二 NM0S、第六PM0S、第二參考電流源、以及第二參考電壓源；所述浮空電壓偏置電路包括:第三PM0S、第三NM0S、第三參考電流源及第四參考電流源； 所述輸出端電路包括:第四PMOS及第四NMOS ； 所述第一靜態(tài)電流均衡子電路包括第五PM0S，所述第二靜態(tài)電流均衡子電路包括第五NMOS。
12.根據(jù)權(quán)利要求11所述的電子設(shè)備，其特征在于， 在所述第一靜態(tài)電流偏置電路中，所述第一 PMOS的柵極及漏極均與所述第一靜態(tài)電流均衡子電路中的所述第五PMOS的柵極及所述第二 PMOS的源極相連接，所述第一 PMOS的源極連接所述供電電源；所述第二 PMOS的柵極與漏極均與所述第六NMOS的漏極及所述浮空電壓偏置電路中的所述第三PMOS的柵極連接，所述第六NMOS的柵極連接所述第一參考電壓源的一端，所述第六NMOS的源極連接所述第一參考電流源的一端及所述第一靜態(tài)電流均衡子電路中的所述第五PMOS的漏極，所述第一參考電流源的另一端連接接地點(diǎn)，所述第一參考電壓源的另一端連接接地點(diǎn)； 在所述第二靜態(tài)電流偏置電路中，所述第一 NMOS的柵極及漏極均與所述第二靜態(tài)電流均衡子電路中的所述第五NMOS的柵極及所述第二 NMOS的源極相連接，所述第一 NMOS的源極連接所述接地點(diǎn)；所述第二 NMOS的柵極與漏極均與所述第六PMOS的漏極及所述浮空電壓偏置電路中的所述第三NMOS的柵極連接，所述第六PMOS的柵極連接所述第二參考電壓源的一端，所述第六PMOS的源極連接所述第二參考電流源的一端及所述第二靜態(tài)電流均衡子電路中的所述第五NMOS的漏極，所述第二參考電流源的另一端連接所述供電電源，所述第二參考電壓源的另一端連接所述供電電源；
在所述浮空電壓偏置電路中，所述第三PMOS的源極與所述第三參考電流源的一端、所述第三NMOS的漏極及所述輸出端電路中的所述第四PMOS的柵極所形成的連接點(diǎn)相連接，所述第三PMOS的漏極與所述第四參考電流源的一端、所述第三NMOS的源極及所述輸出端電路中的所述第四NMOS的柵極所形成的連接點(diǎn)相連接，所述第三參考電流源的另一端連接所述供電電源，所述第四參考電流源的另一端連接所述接地點(diǎn)； 在所述輸出端電路中，所述第四PMOS的源極連接供所述供電電源，所述第四PMOS的漏極連接所述第四NMOS的漏極，所述第四NMOS的源極連接所述接地點(diǎn)； 在所述第一靜態(tài)電流均衡子電路中，所述第五PMOS的源極連接所述供電電源； 在所述第二靜態(tài)電流均衡子電路中，所述第五NMOS的源極連接所述接地點(diǎn)。
【文檔編號(hào)】H03F3/20GK203491978SQ201320390535
【公開日】2014年3月19日 申請(qǐng)日期:2013年6月27日 優(yōu)先權(quán)日:2013年6月27日
【發(fā)明者】黃雷, 彭彥豪 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司