延遲鎖相環(huán)的制作方法
【專利摘要】本發(fā)明提供一種延遲鎖相環(huán)，包括第一延時鏈、鑒相器、余數(shù)鏈和余數(shù)鏈控制器，余數(shù)鏈接入第一延時鏈形成第二延時鏈；余數(shù)鏈的余數(shù)碼輸入端用于在粗調(diào)階段接收余數(shù)鏈控制器發(fā)出的余數(shù)碼，余數(shù)鏈用于根據(jù)余數(shù)碼調(diào)節(jié)余數(shù)鏈的余數(shù)步長；第二延時鏈的輸入端接收輸入時鐘信號，輸出端與鑒相器的信號輸入端連接，用于根據(jù)余數(shù)步長對第二延時鏈的粗調(diào)步長進行分級輔助延時，以使第二延時鏈輸出的時鐘信號以余數(shù)步長為延時單位進行逐步延時；余數(shù)鏈控制器的輸入端與鑒相器的輸出端連接，用于根據(jù)鑒相器輸出的相位差發(fā)出余數(shù)碼。本發(fā)明提供的延遲鎖相環(huán)能夠解決現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，以提高正交時鐘信號的準確度。
【專利說明】延遲鎖相環(huán)【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及時鐘信號產(chǎn)生電路技術(shù)，尤其涉及一種延遲鎖相環(huán)。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路的不斷發(fā)展，各芯片之間的通信能力成為了制約整個集成電路數(shù)據(jù)處理速度的重要因素。高速并行芯片之間的通信系統(tǒng)包括一個時鐘通道和多個數(shù)據(jù)通道，其中，時鐘通道接收外部時鐘信號，并通過延遲鎖相環(huán)(Delay Locked Loop,簡稱DLL)將外部時鐘信號轉(zhuǎn)換為正交時鐘信號，提供給數(shù)據(jù)通道，以得到精確的采樣數(shù)據(jù)。為了實現(xiàn)芯片間各個信道對應(yīng)的時鐘信號保持同步，需要轉(zhuǎn)換精度較高的延遲鎖相環(huán)。
[0003]圖1為現(xiàn)有的一種延遲鎖相環(huán)的結(jié)構(gòu)示意圖，如圖1所示，現(xiàn)有的延遲鎖相環(huán)通常包括延時鏈、鑒相器和控制器，其中，延時鏈接收外部輸入的輸入時鐘信號，并對該輸入時鐘信號進行延時，將延時后的時鐘信號發(fā)送給鑒相器，以使鑒相器對延時后的時鐘信號和輸入時鐘信號進行相位比較后，得出相位差發(fā)送給控制器。延時鏈通常包括四組串聯(lián)的延時單元，每一組延時單?？奢敵鲆幌鄷r鐘信號，各組延時單兀輸出的時鐘信號相位差為90°，形成正交時鐘信號。其中，每一組延時單元包括粗調(diào)延時單元和細調(diào)延時單元，粗調(diào)延時單元用于在粗調(diào)階段調(diào)節(jié)延時鏈的延時時間，細調(diào)延時單元用于在細調(diào)階段調(diào)節(jié)延時鏈的延時時間。
[0004]圖2為現(xiàn)有的延遲鎖相環(huán)中粗調(diào)延時單元和細調(diào)延時單元的結(jié)構(gòu)示意圖。如圖2所示，現(xiàn)有的粗調(diào)延時單元和細調(diào)延時單元均為掛負載電容的方式，在粗調(diào)階段，對每個粗調(diào)延時單元增加一級負載電容參與延時，則整個粗調(diào)延時單元增加的延時時間為粗調(diào)步長。在細調(diào)階段，對每個細調(diào)延時單元增加一級負載電容參與延時，則整個細調(diào)延時單元增加的延時時間為細調(diào)步長。
[0005]控制器用于根據(jù)鑒相器發(fā)出的相位差調(diào)整粗調(diào)碼和細調(diào)碼，其中，粗調(diào)碼用于調(diào)節(jié)粗調(diào)延時單元中參與延時的負載電容的數(shù)量，也即調(diào)節(jié)粗調(diào)碼相當(dāng)于調(diào)節(jié)粗調(diào)延時單元的粗調(diào)步長。細調(diào)碼用于調(diào)節(jié)細調(diào)延時單元中參與延時的負載電容的數(shù)量，也即調(diào)節(jié)細調(diào)碼相當(dāng)于調(diào)節(jié)細調(diào)延時單元的細調(diào)步長。
[0006]由于現(xiàn)有的延遲鎖相環(huán)中的延時鏈是由四個串聯(lián)的延時單元構(gòu)成，則對于整個延時鏈延時后的時鐘信號而言，粗調(diào)步長為每個粗調(diào)延時單元延時時間的4倍，在輸入時鐘信號頻率較高時，上述延遲鎖相環(huán)采用的掛負載電容的方式會影響信號在時鐘沿的跳變質(zhì)量，容易出現(xiàn)粗調(diào)步長大于輸入時鐘信號的半周期，而導(dǎo)致錯誤鎖定的情況，使得產(chǎn)生的正交時鐘準確度較低。

【發(fā)明內(nèi)容】

[0007]本發(fā)明提供一種延遲鎖相環(huán)，用于解決現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，以提高正交時鐘信號的準確度。
[0008]本發(fā)明實施例提供一種延遲鎖相環(huán)，包括第一延時鏈和鑒相器，還包括:余數(shù)鏈和余數(shù)鏈控制器，所述余數(shù)鏈接入所述第一延時鏈，形成第二延時鏈；
[0009]所述余數(shù)鏈的余數(shù)碼輸入端與所述余數(shù)鏈控制器的余數(shù)碼輸出端連接，用于在粗調(diào)階段接收所述余數(shù)鏈控制器發(fā)出的余數(shù)碼，所述余數(shù)鏈用于根據(jù)所述余數(shù)碼調(diào)節(jié)所述余數(shù)鏈的余數(shù)步長，所述余數(shù)步長為所述余數(shù)鏈每次調(diào)節(jié)增加的延時時間；
[0010]所述第二延時鏈的輸入端接收輸入時鐘信號，第二延時鏈的輸出端與所述鑒相器的信號輸入端連接，所述第二延時鏈用于根據(jù)所述余數(shù)步長對所述第二延時鏈的粗調(diào)步長進行分級輔助延時，以使所述第二延時鏈輸出的時鐘信號以所述余數(shù)步長為延時單位進行逐步延時，所述粗調(diào)步長為所述第二延時鏈在粗調(diào)階段每次調(diào)節(jié)增加的延時時間，所述粗調(diào)步長的延時時間大于或者等于多個所述余數(shù)步長的總和；所述余數(shù)鏈控制器的輸入端與所述鑒相器的輸出端連接，用于根據(jù)所述鑒相器輸出的相位差發(fā)出所述余數(shù)碼。
[0011]如上所述的延遲鎖相環(huán)，所述余數(shù)鏈的時鐘輸入端與所述第一延時鏈的時鐘輸出端連接，用于接收所述第一延時鏈發(fā)出的第一延時時鐘信號；
[0012]所述余數(shù)鏈的時鐘輸出端與所述鑒相器的信號輸入端連接，所述余數(shù)鏈用于根據(jù)所述第一延時時鐘信號生成第二延時時鐘信號，并發(fā)送給所述鑒相器。
[0013]如上所述的延遲鎖相環(huán)，所述余數(shù)鏈包括至少一組余數(shù)延時組件；
[0014]第一組余數(shù)延時組件在信號流入方向上的輸入端接收所述第一延時時鐘信號，在信號流入方向上的輸出端與下一組余數(shù)延時組件在信號流入方向上的輸入端連接；第一組余數(shù)延時組件在信號流出方向上的輸入端與下一組余數(shù)延時組件在信號流出方向上的輸出端連接，在信號流出方向上的輸出端用于輸出所述第二延時時鐘信號；
[0015]最后一組余數(shù)延時組件在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接；
[0016]其余各組余數(shù)延時組件在信號流入方向上的輸出端與下一組余數(shù)延時組件在信號流入方向上的輸入端連接，各組余數(shù)延時組件在信號流出方向上的輸入端與所述下一組余數(shù)延時組件在信號流出方向上的輸出端連接，各組余數(shù)延時組件中的余數(shù)碼接收端接收所述余數(shù)碼，用于根據(jù)所述余數(shù)碼執(zhí)行延時操作。
[0017]如上所述的延遲鎖相環(huán)，所述余數(shù)鏈包括四組結(jié)構(gòu)相同的余數(shù)延時組件；
[0018]每一組余數(shù)延時組件包括第一與非門、第二與非門和第三與非門；其中
[0019]所述第一與非門的第一輸入端作為所述余數(shù)延時組件在信號流入方向上的輸入端，所述第一與非門的輸出端作為所述余數(shù)延時組件在信號流入方向上的輸出端；
[0020]所述第二與非門的第一輸入端與所述第一與非門的第一輸入端連接，所述第二與非門的輸出端與所述第三與非門的第一輸入端連接；
[0021]所述第一與非門的第二輸入端和第二與非門的第二輸入端作為所述余數(shù)碼接收端;
[0022]所述第三與非門的第二輸入端作為所述余數(shù)延時組件在信號流出方向上的輸入端，所述第三與非門的輸出端作為所述余數(shù)延時組件在信號流出方向上的輸出端。
[0023]如上所述的延遲鎖相環(huán)，所述第一延時鏈中的粗調(diào)延時單元的數(shù)量為至少一組；
[0024]其中，每一組所述粗調(diào)延時單元包括至少一組粗調(diào)延時組件；
[0025]第一組粗調(diào)延時組件在信號流入方向上的輸入端接收所述輸入時鐘信號，在信號流入方向上的輸出端與下一組粗調(diào)延時組件在信號流入方向上的輸入端連接；第一組粗調(diào)延時組件在信號流出方向上的輸入端與下一組粗調(diào)延時組件在信號流出方向上的輸出端連接，第一組粗調(diào)延時組件在信號流出方向上的輸出端作為所述粗調(diào)延時單元的輸出端；
[0026]最后一組粗調(diào)延時組件在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接；
[0027]其余各組粗調(diào)延時組件在信號流入方向上的輸出端與下一組粗調(diào)延時組件在信號流入方向上的輸入端連接；各組粗調(diào)延時組件在信號流出方向上的輸入端與下一組粗調(diào)延時組件在信號流出方向上的輸出端連接；各組粗調(diào)延時組件中的粗調(diào)碼輸入端接收粗調(diào)碼，用于根據(jù)所述粗調(diào)碼執(zhí)行粗調(diào)延時操作。
[0028]如上所述的延遲鎖相環(huán)，每一組所述粗調(diào)延時單元包括四組結(jié)構(gòu)相同的粗調(diào)延時組件；
[0029]每一組粗調(diào)延時組件包括第四與非門、第五與非門和第六與非門；其中
[0030]所述第四與非門的第一輸入端作為所述粗調(diào)延時組件在信號流入方向上的輸入端，所述第四與非門的輸出端作為所述粗調(diào)延時組件在信號流入方向上的輸出端；
[0031]所述第五與非門的第一輸入端與所述第四與非門的第一輸入端連接，所述第五與非門的輸出端與所述第六與非門的第一輸入端連接；
[0032]所述第四與非門的第二輸入端和第五與非門的第二輸入端作為所述粗調(diào)碼輸入端;
[0033]所述第六與非門的第二輸入端作為所述粗調(diào)延時組件在信號流出方向上的輸入端，所述第六與非門的輸出端作為所述粗調(diào)延時組件在信號流出方向上的輸出端。
[0034]如上所述的延遲鎖相環(huán)，所述第一延時鏈中的細調(diào)延時單元的數(shù)量為至少一組；
[0035]其中，每一組所述細調(diào)延時單元包括反相器組件和細調(diào)延時組件；
[0036]所述反相器組件包括至少兩個串聯(lián)的反相器；
[0037]所述細調(diào)延時組件與至少一個所述反相器并聯(lián)；
[0038]所述細調(diào)延時組件包括至少一個單級延時構(gòu)件，所述單級延時構(gòu)件之間并聯(lián)；各單級延時構(gòu)件的信號輸入端連接，并作為所述細調(diào)延時組件的信號輸入端，各單級延時構(gòu)件的信號輸出端連接，并作為所述細調(diào)延時組件的信號輸出端，各單級延時構(gòu)件的細調(diào)碼接收端用于接收細調(diào)碼，所述細調(diào)延時組件用于根據(jù)所述細調(diào)碼執(zhí)行細調(diào)操作。
[0039]如上所述的延遲鎖相環(huán)，所述單級延時構(gòu)件包括第一場效應(yīng)管、第二場效應(yīng)管、第三場效應(yīng)管和第四場效應(yīng)管，其中，第一場效應(yīng)管和第二場效應(yīng)管為P溝道場效應(yīng)管，第三場效應(yīng)管和第四場效應(yīng)管為η溝道場效應(yīng)管；
[0040]所述第一場效應(yīng)管、第二場效應(yīng)管、第三場效應(yīng)管和第四場效應(yīng)管的數(shù)據(jù)端依次串聯(lián)；所述第一場效應(yīng)管中懸空的數(shù)據(jù)端接高電平，所述第四場效應(yīng)管中懸空的數(shù)據(jù)端接地；
[0041]所述第二場效應(yīng)管和第三場效應(yīng)管的控制端連接，并作為所述單級延時構(gòu)件的信號輸入端，所述第二場效應(yīng)管中與第三場效應(yīng)管連接的數(shù)據(jù)端作為所述單級延時構(gòu)件的信號輸出端；
[0042]所述第一場效應(yīng)管和第四場效應(yīng)管的控制端作為所述單級延時構(gòu)件的細調(diào)碼接收端。
[0043]如上所述的延遲鎖相環(huán)，所述余數(shù)鏈控制器包括:第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器；
[0044]各觸發(fā)器的時鐘輸入端接收所述輸入時鐘信號；
[0045]所述第一 D觸發(fā)器的輸入端接收高電平信號，輸出端與所述第二 D觸發(fā)器的輸入端連接，所述第二 D觸發(fā)器的輸出端與所述第三D觸發(fā)器的輸入端連接。
[0046]如上所述的延遲鎖相環(huán)，所述第二延時鏈還包括二選一數(shù)據(jù)選擇器；
[0047]所述二選一數(shù)據(jù)選擇器的第一輸入端與所述余數(shù)鏈的時鐘輸出端連接，用于接收所述第二延時時鐘信號，所述二選一數(shù)據(jù)選擇器的第二輸入端與所述第一延時鏈的時鐘輸出端連接，用于接收所述第一延時時鐘信號，所述二選一數(shù)據(jù)選擇器的輸出端與所述鑒相器的信號輸入端連接，所述二選一數(shù)據(jù)選擇器用于在粗調(diào)階段將所述第二延時時鐘信號提供給所述鑒相器，以及在細調(diào)階段將所述第一延時時鐘信號提供給所述鑒相器。
[0048]如上所述的延遲鎖相環(huán)，還包括二選一延時補償邏輯；
[0049]所述二選一延時補償邏輯的輸入端用于接收所述輸入時鐘信號，輸出端與所述鑒相器的另一信號輸入端連接，所述二選一延時補償邏輯用于補償所述二選一數(shù)據(jù)選擇器的延時時間。
[0050]本發(fā)明實施例提供的延遲鎖相環(huán)采用余數(shù)鏈在粗調(diào)階段根據(jù)控制器發(fā)出的余數(shù)碼對輸入時鐘信號進行分級輔助延時，將粗調(diào)步長進行細分，能夠縮短在粗調(diào)階段的粗調(diào)步長，解決了現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，提高了正交時鐘信號的準確度，并且為現(xiàn)有的延遲鎖相環(huán)中時鐘鎖定范圍和相位鎖定精度之間的矛盾提供了一種較好的解決方案。
【專利附圖】

【附圖說明】
[0051]圖1為現(xiàn)有的一種延遲鎖相環(huán)的結(jié)構(gòu)示意圖；
[0052]圖2為現(xiàn)有的延遲鎖相環(huán)中粗調(diào)延時單元和細調(diào)延時單元的結(jié)構(gòu)示意圖；
[0053]圖3為本發(fā)明實施例一提供的延遲鎖相環(huán)的結(jié)構(gòu)示意圖；
[0054]圖4為本發(fā)明實施例一提供的延遲鎖相環(huán)中余數(shù)鏈的結(jié)構(gòu)示意圖；
[0055]圖5為本發(fā)明實施例一提供的延遲鎖相環(huán)的控制器中的余數(shù)碼生成電路的結(jié)構(gòu)示意圖；
[0056]圖6為本發(fā)明實施例一提供的延遲鎖相環(huán)的另一種結(jié)構(gòu)示意圖；
[0057]圖7為本發(fā)明實施例二提供的延遲鎖相環(huán)中第一延時鏈的結(jié)構(gòu)示意圖；
[0058]圖8為本發(fā)明實施例二提供的延遲鎖相環(huán)中粗調(diào)延時單元的結(jié)構(gòu)示意圖；
[0059]圖9為本發(fā)明實施例二提供的延遲鎖相環(huán)中細調(diào)延時單元的結(jié)構(gòu)示意圖；
[0060]圖10為本發(fā)明實施例三提供的延遲鎖相環(huán)中細調(diào)延時單元的結(jié)構(gòu)示意圖；
[0061]圖11為本發(fā)明實施例四提供的延遲鎖相環(huán)的結(jié)構(gòu)示意圖；
[0062]圖12為本發(fā)明實施例四提供的延遲鎖相環(huán)中的二選一數(shù)據(jù)選擇器的結(jié)構(gòu)示意圖；
[0063]圖13為本發(fā)明實施例四提供的延遲鎖相環(huán)中的二選一延時補償邏輯的結(jié)構(gòu)示意圖。
【具體實施方式】[0064]實施例一
[0065]圖3為本發(fā)明實施例一提供的延遲鎖相環(huán)的結(jié)構(gòu)示意圖。如圖3所示,該延遲鎖相環(huán)，可以包括:第一延時鏈1、余數(shù)鏈2、鑒相器3和余數(shù)鏈控制器。
[0066]其中，第一延時鏈I可以為現(xiàn)有技術(shù)中常用的延時鏈，例如圖1和圖2所示的結(jié)構(gòu)。余數(shù)鏈2接入第一延時鏈1，形成第二延時鏈。具體的實現(xiàn)方式可以將余數(shù)鏈2串接在第一延時鏈I與鑒相器3之間，或者可以在第一延時鏈I中每個粗調(diào)延時單元的后面串接一個余數(shù)鏈2，或者還可以將余數(shù)鏈2串接在第一延時鏈I的輸入端，本領(lǐng)域技術(shù)人員可以采用任一種實現(xiàn)方式。本實施例僅以將余數(shù)鏈2串接在第一延時鏈I與鑒相器3之間，也即余數(shù)鏈2的輸入端與第一延時鏈I的輸出端連接的方式進行具體說明。
[0067]余數(shù)鏈控制器可以為獨立的控制器，用于發(fā)出余數(shù)碼，其結(jié)構(gòu)可以參照現(xiàn)有技術(shù)中常用的延遲鎖相環(huán)中的控制器來實現(xiàn)，或者余數(shù)鏈控制器也可以集成在現(xiàn)有技術(shù)中常用的控制器中，相當(dāng)于在該控制器中增加能夠發(fā)送余數(shù)碼的電路。本實施例以余數(shù)鏈控制器集成在現(xiàn)有技術(shù)中常用的控制器中為例，統(tǒng)稱為控制器4，則該控制器4包括粗調(diào)碼輸出端、細調(diào)碼輸出端以及余數(shù)碼輸出端，分別用于輸出粗調(diào)碼、細調(diào)碼以及余數(shù)碼。
[0068]第一延時鏈I的時鐘輸入端用于接收輸入時鐘信號，第一延時鏈I的粗調(diào)碼輸入端用于在粗調(diào)階段接收控制器4發(fā)出的粗調(diào)碼，第一延時鏈I的細調(diào)碼輸入端用于在細調(diào)階段接收控制器4發(fā)出的細調(diào)碼，第一延時鏈I用于根據(jù)粗調(diào)碼和細調(diào)碼對輸入時鐘信號進行延時，生成第一延時時鐘信號，并將第一延時時鐘信號通過第一延時鏈I的時鐘輸出端輸出。
[0069]余數(shù)鏈2的余數(shù)碼輸入端與余數(shù)鏈控制器(控制器4)的余數(shù)碼輸出端連接，用于在粗調(diào)階段接收余數(shù)鏈控制器(控制器4)發(fā)出的余數(shù)碼，余數(shù)鏈2用于根據(jù)余數(shù)碼調(diào)節(jié)余數(shù)鏈2的余數(shù)步長，該余數(shù)步長為余數(shù)鏈2每次調(diào)節(jié)增加的延時時間。
[0070]將余數(shù)鏈2串接在第一延時鏈I的輸出端，形成第二延時鏈，第一延時鏈I的時鐘輸入端作為第二延時鏈的輸入端，余數(shù)鏈的時鐘輸出端作為第二延時鏈的輸出端，相當(dāng)于第二延時鏈的輸入端接收輸入時鐘信號，第二延時鏈的輸出端與鑒相器3的信號輸入端連接，第二延時鏈用于根據(jù)余數(shù)步長對第二延時鏈的粗調(diào)步長進行分級輔助延時，以使得第二延時鏈輸出的時鐘信號以余數(shù)步長為延時單位進行逐步延時，該粗調(diào)步長為第二延時鏈在粗調(diào)階段每次調(diào)節(jié)增加的延時時間，粗調(diào)步長的延時時間大于或者等于多個余數(shù)步長的總和。
[0071]余數(shù)鏈控制器(控制器4)的輸入端與鑒相器3的輸出端連接，可用于根據(jù)鑒相器3輸出的相位差發(fā)出余數(shù)碼。
[0072]將余數(shù)鏈2串接在第一延時鏈I的輸出端，形成第二延時鏈的具體結(jié)構(gòu)如下:余數(shù)鏈2的時鐘輸入端與第一延時鏈I的時鐘輸出端連接，用于接收第一延時鏈I發(fā)出的第一延時時鐘信號。余數(shù)鏈2的時鐘輸出端與鑒相器3的信號輸入端連接，余數(shù)鏈2用于根據(jù)第一延時時鐘信號生成第二延時時鐘信號，并發(fā)送給鑒相器3。
[0073]鑒相器3的信號輸入端分別接收輸入時鐘信號和第二延時時鐘信號，鑒相器3用于根據(jù)輸入時鐘信號和第二延時時鐘信號辨別二者的相位差，并將相位差經(jīng)鑒相器3的輸出端輸出。鑒相器3可以采用現(xiàn)有技術(shù)中常用的鑒相器，輸出的相位差實際可以為相位差的正負。[0074]控制器4的信號輸入端用于接收鑒相器3發(fā)出的相位差，用于根據(jù)該相位差在粗調(diào)階段產(chǎn)生粗調(diào)碼和余數(shù)碼，在細調(diào)階段產(chǎn)生細調(diào)碼。
[0075]上述輸入時鐘信號可以為外部時鐘信號，例如由晶振產(chǎn)生的時鐘信號。輸入時鐘信號通常分為單端時鐘信號和差分時鐘信號，本實施例以輸入時鐘信號為單端時鐘信號為例對延遲鎖相環(huán)的結(jié)構(gòu)及原理進行詳細說明。
[0076]第一延時鏈I可以為現(xiàn)有技術(shù)中常用的能夠產(chǎn)生正交時鐘信號的延時鏈電路結(jié)構(gòu)，例如圖2所示的結(jié)構(gòu)。
[0077]由于現(xiàn)有的延遲鎖相環(huán)中的延時鏈是由四個串聯(lián)的延時單元構(gòu)成，則對于整個延時鏈延時后的時鐘信號而言，粗調(diào)步長為每個粗調(diào)延時單元延時時間的4倍，在輸入時鐘信號頻率較高時，上述延遲鎖相環(huán)采用的掛負載電容的方式會影響信號在時鐘沿的跳變質(zhì)量，容易出現(xiàn)粗調(diào)步長大于輸入時鐘信號的半周期，而導(dǎo)致錯誤鎖定的情況，使得產(chǎn)生的正交時鐘準確度較低。
[0078]為了解決現(xiàn)有技術(shù)存在的問題，本實施例提出了余數(shù)鏈的概念，即采用余數(shù)的思想來調(diào)節(jié)粗調(diào)步長，具體為:余數(shù)鏈2可包括至少一級余數(shù)延時組件，在粗調(diào)階段，首先通過余數(shù)鏈2執(zhí)行延時過程，根據(jù)控制器4發(fā)出的余數(shù)碼控制啟動一級余數(shù)延時組件進行延時，若延時后的信號未滿足要求，則再控制啟動兩極余數(shù)延時組件進行延時，若仍不滿足要求，貝1J再增加參與延時的余數(shù)延時組件的級數(shù)。余數(shù)延時組件的級數(shù)逐漸增加，當(dāng)?shù)竭_最后一級延時，余數(shù)碼向粗調(diào)碼進位，在粗調(diào)延時單元中啟動一級參與粗調(diào)延時的粗調(diào)延時組件，對于如圖2所示的結(jié)構(gòu)，相當(dāng)于在各粗調(diào)延時組件中加載一級負載電容，即整個第二延時鏈增加了 4倍的一級負載電容的延時時間。本實施例提出的余數(shù)鏈采用余數(shù)進位的思路，能夠在粗調(diào)階段對粗調(diào)步長進行細分，以余數(shù)鏈2的余數(shù)步長為最小調(diào)節(jié)單位，逐步增大粗調(diào)步長，以實現(xiàn)分級輔助延時，避免因粗調(diào)步長過大而導(dǎo)致錯誤鎖定的現(xiàn)象發(fā)生。
[0079]對于上述余數(shù)鏈2所具備的功能，本領(lǐng)域技術(shù)人員可以設(shè)計多種電路，本實施例提供一種可實現(xiàn)的方式，如圖4所示，圖4為本發(fā)明實施例一提供的延遲鎖相環(huán)中余數(shù)鏈的結(jié)構(gòu)示意圖。
[0080]余數(shù)鏈2包括至少一組余數(shù)延時組件，其中，第一組余數(shù)延時組件在信號流入方向上的輸入端接收第一延時時鐘信號，在信號流入方向上的輸出端與下一組余數(shù)延時組件在信號流入方向上的輸入端連接；第一組余數(shù)延時組件在信號流出方向上的輸入端與下一組余數(shù)延時組件在信號流出方向上的輸出端連接，在信號流出方向上的輸出端用于輸出第二延時時鐘信號。最后一組余數(shù)延時組件在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接。
[0081]其余各組余數(shù)延時組件在信號流入方向上的輸出端與下一組余數(shù)延時組件在信號流入方向上的輸入端連接，各組余數(shù)延時組件在信號流出方向上的輸入端與下一組余數(shù)延時組件在信號流出方向上的輸出端連接，各組余數(shù)延時組件中的余數(shù)碼接收端接收余數(shù)碼，用于根據(jù)余數(shù)碼執(zhí)行延時操作。余數(shù)碼為控制器4發(fā)出的，可以為二進制數(shù)，根據(jù)該二進制數(shù)來控制信號流經(jīng)的余數(shù)延時組件的數(shù)量，即可以為只流經(jīng)一組余數(shù)延時組件，也可以流經(jīng)兩組，或者三組，相應(yīng)的，流經(jīng)的余數(shù)延時組件數(shù)量越多，余數(shù)鏈2的延時時間越長。
[0082]具體的，余數(shù)鏈2可以包括四組結(jié)構(gòu)相同的余數(shù)延時組件，可以分別稱之為余數(shù)延時組件A、余數(shù)延時組件B、余數(shù)延時組件C和余數(shù)延時組件D。四組余數(shù)延時組件形成級聯(lián)結(jié)構(gòu)，每一組余數(shù)延時組件作為一級，該余數(shù)鏈2共有4級余數(shù)延時組件。信號流入方向為從余數(shù)延時組件A經(jīng)余數(shù)延時組件B和余數(shù)延時組件C,流至余數(shù)延時組件D的方向，信號流出方向為從余數(shù)延時組件D經(jīng)余數(shù)延時組件C和余數(shù)延時組件B,流至余數(shù)延時組件A的方向。
[0083]其中，對于余數(shù)延時組件A而言，作為第一組余數(shù)延時組件，其在信號流入方向的輸入端接收第一延時時鐘信號，在信號流入方向上的輸出端與余數(shù)延時組件B在信號流入方向上的輸入端連接，在信號流出方向上的輸入端與余數(shù)延時組件B在信號流出方向上的輸出端連接，在信號流出方向上的輸出端用于輸出第二延時時鐘信號。
[0084]對于余數(shù)延時組件B，其在信號流入方向上的輸出端與余數(shù)延時組件C在信號流入方向上的輸入端連接，在信號流出方向上的輸入端與余數(shù)延時組件C在信號流出方向上的輸出端連接。
[0085]對于余數(shù)延時組件C，其在信號流入方向上的輸出端與余數(shù)延時組件D在信號流入方向上的輸入端連接，在信號流出方向上的輸入端與余數(shù)延時組件D在信號流出方向上的輸出端連接。
[0086]值得說明的是，本發(fā)明實施例僅以延遲鎖相環(huán)產(chǎn)生四相正交時鐘的具體實現(xiàn)方式，但其設(shè)計思想和技術(shù)效果也同樣適用于產(chǎn)生兩相、八相、十六相以及其它的時鐘信號，本領(lǐng)域技術(shù)人員可以根據(jù)本發(fā)明實施例提供的實現(xiàn)方式進行增加、減少、修改或替換等方式來實現(xiàn)產(chǎn)生其它類型的時鐘信號。
[0087]對于余數(shù)延時組件D,其在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接。
[0088]對于上述各余數(shù)延時組件具體的電路結(jié)構(gòu)，技術(shù)人員可采用多種方式實現(xiàn)，例如可參照如下方式:
[0089]每一組余數(shù)延時組件包括第一與非門21、第二與非門22和第三與非門23 ;其中第一與非門21的第一輸入端作為余數(shù)延時組件在信號流入方向上的輸入端，第一與非門21的輸出端作為余數(shù)延時組件在信號流入方向上的輸出端。第二與非門22的第一輸入端與第一與非門21的第一輸入端連接，第二與非門22的輸出端與第三與非門23的第一輸入端連接。第一與非門21的第二輸入端和第二與非門22的第二輸入端作為余數(shù)碼接收端，二者接收到的余數(shù)碼為互為反相的一位二進制數(shù)。第三與非門23的第二輸入端作為余數(shù)延時組件在信號流出方向上的輸入端，第三與非門23的輸出端作為余數(shù)延時組件在信號流出方向上的輸出端。
[0090]簡單以余數(shù)延時組件A和余數(shù)延時組件B為例來說明上述余數(shù)鏈2的工作過程:
[0091]( I)只經(jīng)過余數(shù)延時組件A延時:
[0092]由控制器4發(fā)出適當(dāng)?shù)挠鄶?shù)碼，使得余數(shù)延時組件A中的第一與非門21的第二輸入端接收到二進制數(shù)M〈0>為“0”，余數(shù)延時組件A中的第二與非門22的第二輸入端接收到二進制數(shù)Mb〈0>為“ 1”，并且通過控制后面三組余數(shù)延時組件的輸出信號使得余數(shù)延時組件A中的第三與非門23的第二輸入端為接收到二進制數(shù)“I”。
[0093]當(dāng)?shù)谝谎訒r時鐘信號從“O”跳變至“I”時，第二與非門22輸出“0”，則第三與非門23輸出“ I ”，作為第二延時時鐘信號；
[0094]當(dāng)?shù)谝谎訒r時鐘信號從“I”跳變至“O”時，第二與非門22輸出“1”，則第三與非門23輸出“O”，作為第二延時時鐘信號。
[0095]上述工作過程相當(dāng)于第一延時時鐘信號只經(jīng)過了余數(shù)延時組件A的延時過程，直接輸出第二延時時鐘信號，因此，余數(shù)鏈2的延時時間等于余數(shù)延時組件A的延時時間。
[0096]上述通過控制后面三組余數(shù)延時組件的輸出信號使得余數(shù)延時組件A中的第三與非門23的第二輸入端為接收到二進制數(shù)“1”，具體可以為:控制余數(shù)碼使得余數(shù)延時組件B中的第二與非門22的第二輸入端接收二進制數(shù)Mb〈l>為“1”，則該第二與非門22輸出“0”，余數(shù)延時組件B中的第三與非門23輸出“1”，即實現(xiàn)了余數(shù)延時組件A中的第三與非門23的第二輸入端為接收到二進制數(shù)“I”。
[0097](2)經(jīng)過余數(shù)延時組件A和余數(shù)延時組件B兩級延時:
[0098]由控制器4發(fā)出適當(dāng)?shù)挠鄶?shù)碼，使得余數(shù)延時組件A中的第一與非門21接收到二進制數(shù)M〈0>為“ I ”，余數(shù)延時組件A中的第二與非門22接收到二進制數(shù)Mb〈0>為“0”，余數(shù)延時組件B中的第一與非門21接收到二進制數(shù)M〈l>為“0”，余數(shù)延時組件B中的第二與非門22接收到二進制數(shù)Mb〈l>為“I”。并且通過控制后面兩組余數(shù)延時組件的輸出信號使得余數(shù)延時組件B中的第三與非門23的第二輸入端為收到二進制數(shù)“I”。
[0099]當(dāng)?shù)谝谎訒r時鐘信號從“O”跳變至“ I ”時，余數(shù)延時組件A中的第二與非門22輸出“1”，則余數(shù)延時組件A中的第三與非門23的第一輸入端接收“I”;余數(shù)延時組件B中的第二與非門22輸出“1”，余數(shù)延時組件B中的第三與非門23輸出“0”，余數(shù)延時組件A中的第三與非門23的第二輸入端接收“0”，則該第三與非門23輸出“1”，作為第二延時時鐘信號;
[0100]當(dāng)?shù)谝谎訒r時鐘信號從“I”跳變至“O”時，余數(shù)延時組件B中的第二與非門22輸出“O”，則余數(shù)延時組件B中的第三與非門23輸出“1”，余數(shù)延時組件A中的第三與非門23的第二輸入端接收“1”，則該第三與非門23輸出“0”，作為第二延時時鐘信號。
[0101]上述工作過程相當(dāng)于第一延時時鐘信號經(jīng)過了余數(shù)延時組件A和余數(shù)延時組件B共兩級的延時過程，輸出第二延時時鐘信號，因此，余數(shù)鏈2的延時時間等于余數(shù)延時組件A加上余數(shù)延時組件B的延時時間。
[0102]上述通過控制后面兩組余數(shù)延時組件的輸出信號使得余數(shù)延時組件B中的第三與非門23的第二輸入端為收到二進制數(shù)“1”，具體可以為:控制余數(shù)碼使得余數(shù)延時組件C中的第二與非門22的第二輸入端接收二進制數(shù)Mb〈2>為“1”，則該第二與非門22輸出“0”，余數(shù)延時組件C中的第三與非門23輸出“1”，即實現(xiàn)了余數(shù)延時組件B中的第三與非門23的第二輸入端為接收到二進制數(shù)“ I ”。
[0103]類似的，可以設(shè)定由控制器4發(fā)出相應(yīng)的余數(shù)碼，使得余數(shù)鏈2能夠經(jīng)過三級延時組件或四級延時組件，以實現(xiàn)通過余數(shù)碼調(diào)節(jié)余數(shù)鏈2的延時步長。
[0104]上述余數(shù)步長可以解釋為:若控制器4發(fā)出的第一個余數(shù)碼用于在余數(shù)鏈2中采用一級余數(shù)延時組件參與延時，而控制器4發(fā)出的第二個余數(shù)碼用于在余數(shù)鏈2中采用兩級余數(shù)延時組件參與延時，相當(dāng)于在前次延時的基礎(chǔ)上再增加一級余數(shù)延時組件參與延時，則增加的那一級余數(shù)延時組件的延時時間即為余數(shù)步長。
[0105]在粗調(diào)階段，余數(shù)鏈2中的余數(shù)延時組件的級數(shù)逐漸增加，當(dāng)?shù)竭_最后一級延時，也即余數(shù)鏈2經(jīng)過了四級余數(shù)延時組件后生成的第二延時時鐘信號仍不滿足鎖定要求，則向粗調(diào)碼進位，也即可以設(shè)定控制器4發(fā)出的粗調(diào)碼中的某一位二進制數(shù)由“O”變?yōu)椤?1”，對于如圖2所示的結(jié)構(gòu)，相當(dāng)于在各粗調(diào)延時組件中加載一級負載電容，即整個第二延時鏈增加了 4倍的一級負載電容的延時時間。同時，余數(shù)碼恢復(fù)至從第一級余數(shù)延時組件開始下一循環(huán)的延時過程。
[0106]或者，對于上述最后一級余數(shù)延時組件，其中的第一與非門21的第二輸入端可以固定接地GND，第二與非門22的第二輸入端可以固定接高電平VDD，以使最后一級余數(shù)延時組件可以不參加延時。從粗調(diào)原理上來說，當(dāng)余數(shù)鏈2經(jīng)過了三級余數(shù)延時組件后生成的第二延時時鐘信號仍不滿足鎖定要求，則向粗調(diào)碼進位，也即可以設(shè)定控制器4發(fā)出的粗調(diào)碼中的某一位二進制數(shù)由“O”變?yōu)椤?”，對于如圖2所示的結(jié)構(gòu)，相當(dāng)于在各粗調(diào)延時組件中加載一級負載電容，即整個第二延時鏈增加了 4倍的一級負載電容的延時時間。同時，余數(shù)碼清零，以使在當(dāng)前循環(huán)中余數(shù)鏈2不參與延時。若經(jīng)粗調(diào)延時后的第二延時時鐘信號仍不滿足鎖定要求，則重新從第一級余數(shù)延時組件開始下一循環(huán)的延時過程。
[0107]當(dāng)經(jīng)粗調(diào)延時單元和余數(shù)鏈2延時后的第二延時時鐘信號滿足了粗調(diào)的鎖定要求，則進行細調(diào)過程?？刂破?發(fā)出細調(diào)碼，以控制細調(diào)延時單元進行延時，該細調(diào)過程中，粗調(diào)延時單元和余數(shù)鏈2不再參與延時。
[0108]本領(lǐng)域技術(shù)人員當(dāng)然也可以設(shè)計其它形式的數(shù)字電路，以實現(xiàn)上述余數(shù)鏈2的功能。余數(shù)延時組件的數(shù)量并不限定于本實施例提供的四個，本領(lǐng)域技術(shù)人員也可以采用小于四個或大于四個的實現(xiàn)方式，各余數(shù)延時組件的連接方式可參照本實施例提供的具體方案，或者由技術(shù)人員自行設(shè)計具有類似功能的電路結(jié)構(gòu)，例如采用或門、非門、與非門、或非門等邏輯結(jié)構(gòu)來實現(xiàn)對粗調(diào)步長進行分級輔助延時。余數(shù)延時組件的數(shù)量越多，粗調(diào)步長的調(diào)節(jié)精度越高。
[0109]控制器4根據(jù)相位差產(chǎn)生粗調(diào)碼、細調(diào)碼和余數(shù)碼，其中，產(chǎn)生粗調(diào)碼和細調(diào)碼的電路結(jié)構(gòu)，具體可參照現(xiàn)有技術(shù)中控制器4的電路結(jié)構(gòu)。產(chǎn)生余數(shù)碼的電路結(jié)構(gòu)可參照產(chǎn)生粗調(diào)碼或細調(diào)碼的結(jié)構(gòu)，也可以采用本實施例提供的如下方式:
[0110]圖5為本發(fā)明實施例一提供的延遲鎖相環(huán)的控制器中的余數(shù)碼生成電路的結(jié)構(gòu)示意圖，如圖5所示，本實施例提供的控制器4還包括能夠產(chǎn)生余數(shù)碼的電路結(jié)構(gòu)，具體可包括三個D觸發(fā)器，可以稱之為:第一 D觸發(fā)器41、第二 D觸發(fā)器42和第三D觸發(fā)器43。其中，各觸發(fā)器的時鐘輸入端接收輸入時鐘信號。第一 D觸發(fā)器41的輸入端接收高電平信號，第一 D觸發(fā)器41的輸出端與第二 D觸發(fā)器42的輸入端連接,第二 D觸發(fā)器42的輸出端與第三D觸發(fā)器43的輸入端連接。
[0111]另外，各D觸發(fā)器的復(fù)位端還用于接收時鐘鎖定信號和延時調(diào)整信號，其中，時鐘鎖定信號具體指當(dāng)延遲鎖相環(huán)經(jīng)過粗調(diào)階段和細調(diào)階段之后，準確鎖定時鐘信號時由控制器4發(fā)出的標識信號，延時調(diào)整信號具體指控制器4發(fā)出的延時調(diào)整指示信號，用于調(diào)整第二延時鏈的延時時間。
[0112]時鐘鎖定信號和延時調(diào)整信號可以經(jīng)一個或非門連接至三個D觸發(fā)器的復(fù)位端，當(dāng)任意一個信號由“O”上升至“I”時，三個D觸發(fā)器的輸出端均清零。
[0113]圖6為本發(fā)明實施例一提供的延遲鎖相環(huán)的另一種結(jié)構(gòu)不意圖。如圖6所不，另夕卜，延遲鎖相環(huán)還可以包括計數(shù)器5，該計數(shù)器5可采用現(xiàn)有的延遲鎖相環(huán)中常用的計數(shù)器，其輸入端與控制器4的輸出端連接，用于接收控制器4發(fā)送的粗調(diào)碼、細調(diào)碼和余數(shù)碼，并進行編碼，然后發(fā)送至粗調(diào)延時單元、細調(diào)延時單元和余數(shù)鏈2。[0114]對于上述技術(shù)方案，本領(lǐng)域技術(shù)人員可以理解的是，為了提高時鐘鎖定精度，可以在鑒相器3的輸出端設(shè)置一個濾波器6，用于對鑒相器3輸出的相位差信號進行濾波，然后將濾波后的相位差信號再發(fā)送給控制器4。濾波器6具體可采用現(xiàn)有技術(shù)中常用的濾波器件，技術(shù)人員可根據(jù)具體的電路結(jié)構(gòu)選用適當(dāng)?shù)男吞枴?br> [0115]本實施例提供的技術(shù)方案通過采用余數(shù)鏈在粗調(diào)階段根據(jù)控制器發(fā)出的余數(shù)碼對輸入時鐘信號進行分級輔助延時，將粗調(diào)步長進行細分，能夠縮短在粗調(diào)階段的粗調(diào)步長，解決了現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，提高了正交時鐘信號的準確度。
[0116]現(xiàn)有技術(shù)中還存著一種延遲鎖相環(huán)，由單一延時單元組成延時鏈，其中，該延時鏈的輸入端接收輸入時鐘信號，延時鏈將該輸入時鐘信號進行多級延時后輸出，輸出時鐘信號與輸入時鐘信號的相位差即為延時鏈的延時時間。另外，通過鑒相器來鑒別該相位差，再由控制單元輸出數(shù)字碼來控制各延時單元調(diào)節(jié)延時時間。由于該方案不支持寬范圍的時鐘鎖定，且單一的延時單元在高速時鐘輸入下不能提供足夠的鎖定精度，在低速時鐘輸入下延時鏈的長度較長，使得系統(tǒng)的體積較大，相應(yīng)的也增加了功耗。而本實施例所提供的延遲鎖相環(huán)則為現(xiàn)有的系統(tǒng)中存在的時鐘鎖定范圍和相位鎖定精度之間的矛盾提供了一種較好的解決方案。
[0117]實施例二
[0118]圖7為本發(fā)明實施例二提供的延遲鎖相環(huán)中第一延時鏈的結(jié)構(gòu)示意圖，圖8為本發(fā)明實施例二提供的延遲鎖相環(huán)中粗調(diào)延時單元的結(jié)構(gòu)示意圖，圖9為本發(fā)明實施例二提供的延遲鎖相環(huán)中細調(diào)延時單元的結(jié)構(gòu)示意圖。如圖7至圖9所示,對于上述實施例所提供的延遲鎖相環(huán)，本實施例還提供一種新的第一延時鏈I的實現(xiàn)方式，該第一延時鏈I可以包括粗調(diào)延時單元和細調(diào)延時單元。粗調(diào)延時單元和細調(diào)延時單元各自的數(shù)量為至少一組，排布規(guī)律與現(xiàn)有的延時鏈相同，即一組粗調(diào)延時單元和一組細調(diào)延時單元串聯(lián)，然后再與其它的粗調(diào)延時單元和細調(diào)延時單元串聯(lián)。串聯(lián)的一組粗調(diào)延時單元和一組細調(diào)延時單元用于輸出正交時鐘信號中的一相。
[0119]具體的，每一組粗調(diào)延時單元包括至少一組粗調(diào)延時組件。第一組粗調(diào)延時組件在信號流入方向上的輸入端接收輸入時鐘信號，在信號流入方向上的輸出端與下一組粗調(diào)延時組件在信號流入方向上的輸入端連接；第一組粗調(diào)延時組件在信號流出方向上的輸入端與下一組粗調(diào)延時組件在信號流出方向上的輸出端連接，第一組粗調(diào)延時組件在信號流出方向上的輸出端作為粗調(diào)延時單元的輸出端。最后一組粗調(diào)延時組件在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接；其余各組粗調(diào)延時組件在信號流入方向上的輸出端與下一組粗調(diào)延時組件在信號流入方向上的輸入端連接；各組粗調(diào)延時組件在信號流出方向上的輸入端與下一組粗調(diào)延時組件在信號流出方向上的輸出端連接；各組粗調(diào)延時組件中的粗調(diào)碼輸入端接收粗調(diào)碼，用于根據(jù)粗調(diào)碼執(zhí)行粗調(diào)延時操作。
[0120]本實施例以四組級聯(lián)方式連接的粗調(diào)延時組件為例來說明，可以稱之為粗調(diào)延時組件E、粗調(diào)延時組件F、粗調(diào)延時組件G和粗調(diào)延時組件H。當(dāng)然，本領(lǐng)域技術(shù)人員可以設(shè)計其它級聯(lián)方式的粗調(diào)延時組件，例如改變粗調(diào)延時組件的數(shù)量，粗調(diào)延時組件的結(jié)構(gòu)等，本實施例對此不作限定。每一組粗調(diào)延時組件作為一級，該粗調(diào)延時單元共有4級粗調(diào)延時組件。信號流入方向為從粗調(diào)延時組件E經(jīng)粗調(diào)延時組件F和粗調(diào)延時組件G，流至粗調(diào)延時組件H的方向，信號流出方向為從粗調(diào)延時組件H經(jīng)粗調(diào)延時組件G和粗調(diào)延時組件F，流至粗調(diào)延時組件E的方向。
[0121]其中，對于粗調(diào)延時組件E而言，作為第一組粗調(diào)延時組件，其在信號流入方向的輸入端接收輸入時鐘信號，在信號流入方向上的輸出端與粗調(diào)延時組件F在信號流入方向上的輸入端連接，在信號流出方向上的輸入端與粗調(diào)延時組件F在信號流出方向上的輸出端連接，在信號流出方向上的輸出端作為粗調(diào)延時單元的輸出端。
[0122]對于粗調(diào)延時組件F，其在信號流入方向上的輸出端與粗調(diào)延時組件G在信號流入方向上的輸入端連接，在信號流出方向上的輸入端與粗調(diào)延時組件G在信號流出方向上的輸出端連接。
[0123]對于粗調(diào)延時組件G，其在信號流入方向上的輸出端與粗調(diào)延時組件H在信號流入方向上的輸入端連接，在信號流出方向上的輸入端與粗調(diào)延時組件H在信號流出方向上的輸出端連接。
[0124]對于粗調(diào)延時組件H,其在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接。
[0125]對于上述各粗調(diào)延時組件具體的電路結(jié)構(gòu)，技術(shù)人員可采用多種方式實現(xiàn)，例如可參照如余數(shù)延時組件相同的電路結(jié)構(gòu)，即:
[0126]每一組粗調(diào)延時組件包括第四與非門11、第五與非門12和第六與非門13。其中，第四與非門11的第一輸入端作為粗調(diào)延時組件在信號流入方向上的輸入端，第四與非門11的輸出端作為粗調(diào)延時組件在信號流入方向上的輸出端。第五與非門12的第一輸入端與第四與非門11的第一輸入端連接，第五與非門12的輸出端與第六與非門13的第一輸入端連接。第四與非門11的第二輸入端和第五與非門12的第二輸入端作為粗調(diào)碼輸入端。第六與非門13的第二輸入端作為粗調(diào)延時組件在信號流出方向上的輸入端，第六與非門13的輸出端作為粗調(diào)延時組件在信號流出方向上的輸出端。粗調(diào)延時單元的工作原理具體可參照余數(shù)鏈2，此處不再贅述。
[0127]另外，對于實施例一提供的余數(shù)鏈2的電路結(jié)構(gòu)，當(dāng)余數(shù)鏈2經(jīng)過了三級余數(shù)延時組件后生成的第二延時時鐘信號仍不滿足鎖定要求，則向粗調(diào)碼進位，對于本實施例所提供的粗調(diào)延時單元，可以調(diào)整控制器4發(fā)出的粗調(diào)碼，以增加一級粗調(diào)延時組件參與延時。
[0128]與余數(shù)步長類似，粗調(diào)步長即為在粗調(diào)階段中，每次新增加的參與延時的粗調(diào)延時組件和余數(shù)延時組件的延時時間之和。
[0129]本實施例提供的粗調(diào)延時單元的結(jié)構(gòu)，其級聯(lián)方式較簡單，能夠在滿足可靠性、可調(diào)性以及均勻調(diào)節(jié)延時之外，與現(xiàn)有技術(shù)采用的掛負載電容的方式相比，更能保證信號的質(zhì)量，在抵抗工藝、電壓、溫度變化上具有更高的可靠性。
[0130]對于細調(diào)延時單元，可以采用現(xiàn)有技術(shù)中的細調(diào)延時單元結(jié)構(gòu)，也可以采用如下的結(jié)構(gòu)。
[0131]具體的，細調(diào)延時單元可以包括反相器組件和細調(diào)延時組件。其中，反相器組件包括至少兩個串聯(lián)的反相器，細調(diào)延時組件與至少一個反相器并聯(lián)。
[0132]細調(diào)延時組件包括至少一個單級延時構(gòu)件，單級延時構(gòu)件之間并聯(lián)；各單級延時構(gòu)件的信號輸入端連接，并作為細調(diào)延時組件的信號輸入端，各單級延時構(gòu)件的信號輸出端連接，并作為細調(diào)延時組件的信號輸出端，各單級延時構(gòu)件的細調(diào)碼接收端用于接收細調(diào)碼，細調(diào)延時組件用于根據(jù)細調(diào)碼執(zhí)行細調(diào)操作。細調(diào)碼可以為二進制數(shù)，能夠控制參與細調(diào)延時的單級延時構(gòu)件的個數(shù)，其個數(shù)越多，延時時間越短。
[0133]本實施例以串聯(lián)的反相器的數(shù)量為4個，細調(diào)延時組件與后三個反相器并聯(lián)為例，也即細調(diào)延時組件的信號輸入端與第一個反相器的輸出端連接，細調(diào)延時組件的信號輸出端與第四個反相器的輸出端連接。通過細調(diào)碼控制參與細調(diào)延時的單級延時構(gòu)件的數(shù)量，能夠調(diào)節(jié)細調(diào)延時時間。
[0134]單級延時構(gòu)件的電路結(jié)構(gòu)具體可參照如下實現(xiàn)方式:單級延時構(gòu)件包括第一場效應(yīng)管14、第二場效應(yīng)管15、第三場效應(yīng)管16和第四場效應(yīng)管17，其中，第一場效應(yīng)管14和第二場效應(yīng)管15為P溝道場效應(yīng)管,第三場效應(yīng)管16和第四場效應(yīng)管17為η溝道場效應(yīng)管。
[0135]各場效應(yīng)管可采用對稱形的場效應(yīng)管，即源極和漏極可互換。將場效應(yīng)管的柵極成為控制端，源極和漏極成為數(shù)據(jù)端。第一場效應(yīng)管14、第二場效應(yīng)管15、第三場效應(yīng)管16和第四場效應(yīng)管17的數(shù)據(jù)端依次串聯(lián)。第二場效應(yīng)管15和第三場效應(yīng)管16的控制端連接，并作為單級延時構(gòu)件的信號輸入端，第二場效應(yīng)管15中與第三場效應(yīng)管16連接的數(shù)據(jù)端作為單級延時構(gòu)件的信號輸出端。第一場效應(yīng)管14和第四場效應(yīng)管17的控制端作為單級延時構(gòu)件的細調(diào)碼接收端。另外，第一場效應(yīng)管14中懸空的數(shù)據(jù)端接高電平，第四場效應(yīng)管17中懸空的數(shù)據(jù)端接地。
[0136]單級延時構(gòu)件的工作原理為:當(dāng)單級延時構(gòu)件的信號輸入端為高電平“I”時，第三場效應(yīng)管16導(dǎo)通，若此時第四場效應(yīng)管17的控制端接收到的細調(diào)碼為“1”，則第四場效應(yīng)管17導(dǎo)通，使得單級延時構(gòu)件的信號輸出端輸出信號“O”。相對于四個串聯(lián)的反相器而言，若第一個反相器的輸出端為“1”，則第四個反相器的輸出端為“0”，則相當(dāng)于第一個反相器的輸出信號繞過了后三個反相器，而直接通過細調(diào)延時組件流出，縮短了延時時間。通過細調(diào)碼控制參與細調(diào)延時的單級延時構(gòu)件個數(shù)，能夠調(diào)節(jié)細調(diào)延時的細調(diào)步長，參與細調(diào)延時的單級延時構(gòu)件的個數(shù)越多，延時時間越短，延時精度越高。
[0137]調(diào)節(jié)上述串聯(lián)的反相器數(shù)量，以及調(diào)節(jié)與細調(diào)延時單元并聯(lián)的反相器的數(shù)量，能夠調(diào)節(jié)該細調(diào)延時單元的調(diào)節(jié)精度，實現(xiàn)多級級聯(lián)。
[0138]上述細調(diào)延時單元中串聯(lián)的反相器的數(shù)量可以由技術(shù)人員具體設(shè)定，并不限定于本實施例提供的實現(xiàn)方式。調(diào)節(jié)反相器的數(shù)量能夠調(diào)節(jié)細調(diào)延時的范圍。單級延時構(gòu)件的數(shù)量也可以依據(jù)具體電路進行修改，可調(diào)節(jié)的單級延時構(gòu)件的數(shù)量越多，細調(diào)延時的精度越聞。
[0139]本實施例提供的技術(shù)方案通過采用余數(shù)鏈在粗調(diào)階段根據(jù)控制器發(fā)出的余數(shù)碼對輸入時鐘信號進行分級輔助延時，將粗調(diào)步長進行細分，能夠縮短在粗調(diào)階段的粗調(diào)步長，解決了現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，提高了正交時鐘信號的準確度。另夕卜，還采用級聯(lián)方式連接的粗調(diào)延時組件，相對于現(xiàn)有技術(shù)掛負載電容的方式，不但能夠保證粗調(diào)延時過程的準確性和可靠性，還能夠提高延時時鐘信號的可靠性，且能夠抵抗工藝變化、電壓變化以及溫度變化對電路造成的干擾。
[0140]實施例三
[0141]實施例一和實施例二的技術(shù)方案是以單端時鐘為輸入時鐘信號，本實施例是在上述實施例的基礎(chǔ)上，以差分時鐘信號作為輸入時鐘信號，對延遲鎖相環(huán)做進一步的說明。差分時鐘信號包括兩個時鐘信號輸入端，可以稱之為N端和P端。[0142]對于實現(xiàn)粗調(diào)過程的電路結(jié)構(gòu)，可以采用兩個結(jié)構(gòu)相同的粗調(diào)延時單元，其中一個粗調(diào)延時單元的輸入端與P端連接，另一個粗調(diào)延時單元的輸入端與N端連接，分別接收兩個時鐘信號。根據(jù)具體的粗調(diào)延時單元的電路結(jié)構(gòu)，設(shè)定粗調(diào)碼，以實現(xiàn)對差分時鐘信號進行粗調(diào)延時，生成粗調(diào)延時后的差分時鐘信號。
[0143]對于實現(xiàn)細調(diào)過程的電路結(jié)構(gòu)，可以采用如圖10所示的結(jié)構(gòu)，圖10為本發(fā)明實施例三提供的延遲鎖相環(huán)中細調(diào)延時單元的結(jié)構(gòu)示意圖。細調(diào)延時單元包括兩組反相器組件和細調(diào)延時組件，各反相器組件包括至少一個串聯(lián)的反相器。其中，第一組反相器組件的輸入端與P端連接，第二組反相器組件的輸入端與N端連接。細調(diào)延時組件的輸入端與第一組反相器組件的輸入端連接，用于接收粗調(diào)延時后的差分時鐘信號，細調(diào)延時組件的輸出端與第二組反相器組件的輸出端連接。細調(diào)延時組件的具體結(jié)構(gòu)可參照上述實施例所提供的實現(xiàn)方式，此處不再贅述。
[0144]另外，對于余數(shù)鏈2，其結(jié)構(gòu)可參照粗調(diào)延時單元，也即采用兩個結(jié)構(gòu)相同的余數(shù)鏈2，其中一個余數(shù)鏈2的輸入端與P端連接，另一個余數(shù)鏈2的輸入端與N端連接，能夠在粗調(diào)階段進行輔助延時，以縮小粗調(diào)步長。
[0145]技術(shù)人員可對控制器4的電路結(jié)構(gòu)做相應(yīng)的改進，以使各粗調(diào)延時單元、各細調(diào)延時單元以及各余數(shù)鏈2分別接收到粗調(diào)碼、細調(diào)碼和余數(shù)碼，以分別進行粗調(diào)延時、細調(diào)延時以及粗調(diào)輔助延時。
[0146]本實施例采用的技術(shù)方案通過采用余數(shù)鏈在粗調(diào)階段根據(jù)控制器發(fā)出的余數(shù)碼對輸入時鐘信號進行分級輔助延時，將粗調(diào)步長進行細分，能夠縮短在粗調(diào)階段的粗調(diào)步長，解決了現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，提高了正交時鐘信號的準確度。另夕卜，還采用級聯(lián)方式連接的粗調(diào)延時組件，相對于現(xiàn)有技術(shù)掛負載電容的方式，不但能夠保證粗調(diào)延時過程的準確性和可靠性，還能夠提高延時時鐘信號的可靠性，且能夠抵抗工藝變化、電壓變化以及溫度變化對電路造成的干擾。且通過改進電路的結(jié)構(gòu)，能夠使得上述實施例所提供的延遲鎖相環(huán)既適用于單端時鐘信號，又能適用于差分時鐘信號。
[0147]實施例四
[0148]在上述實施例的技術(shù)方案中，在粗調(diào)階段，粗調(diào)延時單元和余數(shù)鏈2通過執(zhí)行粗調(diào)延時調(diào)節(jié)，在細調(diào)階段，只有細調(diào)延時單元執(zhí)行細調(diào)延時調(diào)節(jié)，而粗調(diào)延時單元和余數(shù)鏈2不再參與調(diào)節(jié)。因此，在細調(diào)階段，可由控制器4發(fā)出相應(yīng)的粗調(diào)碼和余數(shù)碼，用于屏蔽粗調(diào)延時單元和余數(shù)鏈2。
[0149]另外，在上述實施例的基礎(chǔ)上，在細調(diào)階段，也可以設(shè)置相應(yīng)的硬件電路，以屏蔽余數(shù)鏈2，例如圖11-13所示的電路結(jié)構(gòu)，其中，圖11為本發(fā)明實施例四提供的延遲鎖相環(huán)的結(jié)構(gòu)示意圖，圖12為本發(fā)明實施例四提供的延遲鎖相環(huán)中的二選一數(shù)據(jù)選擇器的結(jié)構(gòu)示意圖，圖13為本發(fā)明實施例四提供的延遲鎖相環(huán)中的二選一延時補償邏輯的結(jié)構(gòu)示意圖。
[0150]上述第二延時鏈還可以包括二選一數(shù)據(jù)選擇器7。具體的，二選一數(shù)據(jù)選擇器7的第一輸入端與余數(shù)鏈2的時鐘輸出端連接，用于接收第二延時時鐘信號，第二輸入端與第一延時鏈I的時鐘輸出端連接，用于接收第一延時時鐘信號，二選一數(shù)據(jù)選擇器的輸出端作為第二延時鏈的輸出端，與鑒相器3的信號輸入端連接，該二選一數(shù)據(jù)選擇器7用于在粗調(diào)階段將第二延時時鐘信號提供給鑒相器3，以及在細調(diào)階段將第一延時時鐘信號提供給鑒相器3。
[0151]具體的，二選一數(shù)據(jù)選擇器7可以為如下結(jié)構(gòu):包括三個與非門，分別稱之為--第七與非門71、第八與非門72和第九與非門73。其中，第七與非門71的第一輸入端，作為二選一數(shù)據(jù)選擇器7的第一輸入端，與余數(shù)鏈2的時鐘輸出端連接，用于接收第二延時時鐘信號。第八與非門72的第一輸入端,作為二選一數(shù)據(jù)選擇器7的第二輸入端,與第一延時鏈I的時鐘輸出端連接，用于接收第一延時時鐘信號。第七與非門71的第二輸入端和第八與非門72的第二輸入端分別接收由控制器4發(fā)出的片選信號，二者接收到的片選信號互為反相。第七與非門71的輸出端和第八與非門72的輸出端分別與第九與非門73的第一輸入端和第二輸入端連接，第九與非門73的輸出端作為二選一數(shù)據(jù)選擇器7的輸出端,與鑒相器3的其中一個信號輸入端連接。
[0152]采用二選一數(shù)據(jù)選擇器7能夠防止在細調(diào)過程中若余數(shù)鏈不為零會造成細調(diào)調(diào)節(jié)失效的問題，以達到最終鎖存之后的等相位輸出，提高延遲鎖相環(huán)的鎖存精度。
[0153]由于二選一數(shù)據(jù)選擇器7的電路結(jié)構(gòu)導(dǎo)致信號傳輸給鑒相器3的過程存在一定的延時，因此，可以在延遲鎖相環(huán)中設(shè)置一個二選一延時補償邏輯8，采用與二選一數(shù)據(jù)選擇器7相同的電路結(jié)構(gòu)，以抵消二選一數(shù)據(jù)選擇器7產(chǎn)生的延時。
[0154]二選一延時補償邏輯8的輸入端接收輸入時鐘信號,輸出端與鑒相器3的另一信號輸入端連接，二選一延時補償邏輯8的作用是對輸入時鐘信號進行一定的延時，之后將延時后的時鐘信號提供給鑒相器3，以補償二選一數(shù)據(jù)選擇器7的延時時間。
[0155]具體的，二選一延時補償邏輯8中的第十與非門81的第一輸入端用于接收輸入時鐘信號，第二輸入端接收控制器4發(fā)出的片選信號。第十一與非門82的第一輸入端和第十與非門81的第二輸入端連接，第十一與非門82的第二輸入端接地。第十與非門81的輸出端和第i 與非門82的輸出端與第十二與非門83的兩個輸入端連接,第十二與非門83的輸出端與鑒相器3的另一信號輸入端連接。
[0156]相當(dāng)于鑒相器3的一個信號輸入端與二選一數(shù)據(jù)選擇器7的輸出端連接,另一個信號輸入端與二選一延時補償邏輯8的輸出端連接，鑒相器3對接收到的兩個延時后的時鐘信號進行比較，以得到相位差。
[0157]本實施例采用的技術(shù)方案通過采用余數(shù)鏈在粗調(diào)階段根據(jù)控制器發(fā)出的余數(shù)碼對輸入時鐘信號進行分級輔助延時，將粗調(diào)步長進行細分，能夠縮短在粗調(diào)階段的粗調(diào)步長，解決了現(xiàn)有的延遲鎖相環(huán)容易出現(xiàn)錯誤鎖定的問題，提高了正交時鐘信號的準確度。另外，還采用級聯(lián)方式連接的粗調(diào)延時組件，相對于現(xiàn)有技術(shù)掛負載電容的方式，不但能夠保證粗調(diào)延時過程的準確性和可靠性，還能夠提高延時時鐘信號的可靠性，且能夠抵抗工藝變化、電壓變化以及溫度變化對電路造成的干擾。且通過改進電路的結(jié)構(gòu)，能夠使得上述實施例所提供的延遲鎖相環(huán)既適用于單端時鐘信號，又能適用于差分時鐘信號。
[0158]最后應(yīng)說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍?！?br> 【權(quán)利要求】
1.一種延遲鎖相環(huán)，包括第一延時鏈和鑒相器，其特征在于，還包括:余數(shù)鏈和余數(shù)鏈控制器，所述余數(shù)鏈接入所述第一延時鏈，形成第二延時鏈； 所述余數(shù)鏈的余數(shù)碼輸入端與所述余數(shù)鏈控制器的余數(shù)碼輸出端連接，用于在粗調(diào)階段接收所述余數(shù)鏈控制器發(fā)出的余數(shù)碼，所述余數(shù)鏈用于根據(jù)所述余數(shù)碼調(diào)節(jié)所述余數(shù)鏈的余數(shù)步長，所述余數(shù)步長為所述余數(shù)鏈每次調(diào)節(jié)增加的延時時間； 所述第二延時鏈的輸入端接收輸入時鐘信號，第二延時鏈的輸出端與所述鑒相器的信號輸入端連接，所述第二延時鏈用于根據(jù)所述余數(shù)步長對所述第二延時鏈的粗調(diào)步長進行分級輔助延時，以使所述第二延時鏈輸出的時鐘信號以所述余數(shù)步長為延時單位進行逐步延時；所述粗調(diào)步長為所述第二延時鏈在粗調(diào)階段每次調(diào)節(jié)增加的延時時間，所述粗調(diào)步長的延時時間大于或者等于多個所述余數(shù)步長的總和； 所述余數(shù)鏈控制器的輸入端與所述鑒相器的輸出端連接，用于根據(jù)所述鑒相器輸出的相位差發(fā)出所述余數(shù)碼。
2.根據(jù)權(quán)利要求1所述的延遲鎖相環(huán)，其特征在于: 所述余數(shù)鏈的時鐘輸入端與所述第一延時鏈的時鐘輸出端連接，用于接收所述第一延時鏈發(fā)出的第一延時時鐘信號； 所述余數(shù)鏈的時鐘輸出端與所述鑒相器的信號輸入端連接，所述余數(shù)鏈用于根據(jù)所述第一延時時鐘信號生成第二延時時鐘信號，并發(fā)送給所述鑒相器。
3.根據(jù)權(quán)利要求2所述的延遲鎖相環(huán)，其特征在于，所述余數(shù)鏈包括至少一組余數(shù)延時組件； 第一組余數(shù)延時組件在信號流入方向上的輸入端接收所述第一延時時鐘信號，在信號流入方向上的輸出端與下一組余數(shù)延時組件在信號流入方向上的輸入端連接；第一組余數(shù)延時組件在信號流出方向上的輸入端與下一組余數(shù)延時組件在信號流出方向上的輸出端連接，在信號流出方向上的輸出端用于輸出所述第二延時時鐘信號； 最后一組余數(shù)延時組件在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接； 其余各組余數(shù)延時組件在信號流入方向上的輸出端與下一組余數(shù)延時組件在信號流入方向上的輸入端連接，各組余數(shù)延時組件在信號流出方向上的輸入端與所述下一組余數(shù)延時組件在信號流出方向上的輸出端連接，各組余數(shù)延時組件中的余數(shù)碼接收端接收所述余數(shù)碼，用于根據(jù)所述余數(shù)碼執(zhí)行延時操作。
4.根據(jù)權(quán)利要求3所述的延遲鎖相環(huán)，其特征在于，所述余數(shù)鏈包括四組結(jié)構(gòu)相同的余數(shù)延時組件； 每一組余數(shù)延時組件包括第一與非門、第二與非門和第三與非門；其中所述第一與非門的第一輸入端作為所述余數(shù)延時組件在信號流入方向上的輸入端，所述第一與非門的輸出端作為所述余數(shù)延時組件在信號流入方向上的輸出端； 所述第二與非門的第一輸入端與所述第一與非門的第一輸入端連接，所述第二與非門的輸出端與所述第三與非門的第一輸入端連接； 所述第一與非門的第二輸入端和第二與非門的第二輸入端作為所述余數(shù)碼接收端；所述第三與非門的第二輸入端作為所述余數(shù)延時組件在信號流出方向上的輸入端，所述第三與非門的輸出端作為所述余數(shù)延時組件在信號流出方向上的輸出端。
5.根據(jù)權(quán)利要求4所述的延遲鎖相環(huán)，其特征在于，所述第一延時鏈中的粗調(diào)延時單元的數(shù)量為至少一組； 其中，每一組所述粗調(diào)延時單元包括至少一組粗調(diào)延時組件； 第一組粗調(diào)延時組件在信號流入方向上的輸入端接收所述輸入時鐘信號，在信號流入方向上的輸出端與下一組粗調(diào)延時組件在信號流入方向上的輸入端連接；第一組粗調(diào)延時組件在信號流出方向上的輸入端與下一組粗調(diào)延時組件在信號流出方向上的輸出端連接，第一組粗調(diào)延時組件在信號流出方向上的輸出端作為所述粗調(diào)延時單元的輸出端； 最后一組粗調(diào)延時組件在信號流入方向上的輸出端與自身在信號流出方向上的輸入端連接； 其余各組粗調(diào)延時組件在信號流入方向上的輸出端與下一組粗調(diào)延時組件在信號流入方向上的輸入端連接；各組粗調(diào)延時組件在信號流出方向上的輸入端與下一組粗調(diào)延時組件在信號流出方向上的輸出端連接；各組粗調(diào)延時組件中的粗調(diào)碼輸入端接收粗調(diào)碼，用于根據(jù)所述粗調(diào)碼執(zhí)行粗調(diào)延時操作。
6.根據(jù)權(quán)利要求5所述的延遲鎖相環(huán)，其特征在于，每一組所述粗調(diào)延時單元包括四組結(jié)構(gòu)相同的粗調(diào)延時組件； 每一組粗調(diào)延時組件包括第四與非門、第五與非門和第六與非門；其中所述第四與非門的第一輸入端作為所述粗調(diào)延時組件在信號流入方向上的輸入端，所述第四與非門的輸出端作為所述粗調(diào)延時組件在信號流入方向上的輸出端； 所述第五與非門的第一 輸入端與所述第四與非門的第一輸入端連接，所述第五與非門的輸出端與所述第六與非門的第一輸入端連接； 所述第四與非門的第二輸入端和第五與非門的第二輸入端作為所述粗調(diào)碼輸入端；所述第六與非門的第二輸入端作為所述粗調(diào)延時組件在信號流出方向上的輸入端，所述第六與非門的輸出端作為所述粗調(diào)延時組件在信號流出方向上的輸出端。
7.根據(jù)權(quán)利要求4所述的延遲鎖相環(huán)，其特征在于，所述第一延時鏈中的細調(diào)延時單元的數(shù)量為至少一組； 其中，每一組所述細調(diào)延時單元包括反相器組件和細調(diào)延時組件； 所述反相器組件包括至少兩個串聯(lián)的反相器； 所述細調(diào)延時組件與至少一個所述反相器并聯(lián)； 所述細調(diào)延時組件包括至少一個單級延時構(gòu)件，所述單級延時構(gòu)件之間并聯(lián)；各單級延時構(gòu)件的信號輸入端連接，并作為所述細調(diào)延時組件的信號輸入端，各單級延時構(gòu)件的信號輸出端連接，并作為所述細調(diào)延時組件的信號輸出端，各單級延時構(gòu)件的細調(diào)碼接收端用于接收細調(diào)碼，所述細調(diào)延時組件用于根據(jù)所述細調(diào)碼執(zhí)行細調(diào)操作。
8.根據(jù)權(quán)利要求7所述的延遲鎖相環(huán)，其特征在于，所述單級延時構(gòu)件包括第一場效應(yīng)管、第二場效應(yīng)管、第三場效應(yīng)管和第四場效應(yīng)管，其中，第一場效應(yīng)管和第二場效應(yīng)管為P溝道場效應(yīng)管，第三場效應(yīng)管和第四場效應(yīng)管為η溝道場效應(yīng)管； 所述第一場效應(yīng)管、第二場效應(yīng)管、第三場效應(yīng)管和第四場效應(yīng)管的數(shù)據(jù)端依次串聯(lián)；所述第一場效應(yīng)管中懸空的數(shù)據(jù)端接高電平，所述第四場效應(yīng)管中懸空的數(shù)據(jù)端接地；所述第二場效應(yīng)管和第三場效應(yīng)管的控制端連接，并作為所述單級延時構(gòu)件的信號輸入端，所述第二場效應(yīng)管中與第三場效應(yīng)管連接的數(shù)據(jù)端作為所述單級延時構(gòu)件的信號輸出端； 所述第一場效應(yīng)管和第四場效應(yīng)管的控制端作為所述單級延時構(gòu)件的細調(diào)碼接收端。
9.根據(jù)權(quán)利要求4所述的延遲鎖相環(huán)，其特征在于，所述余數(shù)鏈控制器包括:第一D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器； 各觸發(fā)器的時鐘輸入端接收所述輸入時鐘信號； 所述第一 D觸發(fā)器的輸入端接收高電平信號，輸出端與所述第二 D觸發(fā)器的輸入端連接，所述第二 D觸發(fā)器的輸出端與所述第三D觸發(fā)器的輸入端連接。
10.根據(jù)權(quán)利要求1-9任一項所述的延遲鎖相環(huán)，其特征在于，所述第二延時鏈還包括二選一數(shù)據(jù)選擇器； 所述二選一數(shù)據(jù)選擇器的第一輸入端與所述余數(shù)鏈的時鐘輸出端連接，用于接收所述第二延時時鐘信號，所述二選一數(shù)據(jù)選擇器的第二輸入端與所述第一延時鏈的時鐘輸出端連接，用于接收所述第一延時時鐘信號，所述二選一數(shù)據(jù)選擇器的輸出端與所述鑒相器的信號輸入端連接，所述二選一數(shù)據(jù)選擇器用于在粗調(diào)階段將所述第二延時時鐘信號提供給所述鑒相器，以及在細調(diào)階段將所述第一延時時鐘信號提供給所述鑒相器。
11.根據(jù)權(quán)利要求10所述的延遲鎖相環(huán)，其特征在于，還包括二選一延時補償邏輯；所述二選一延時補償邏輯的輸入端用于接收所述輸入時鐘信號，輸出端與所述鑒相器的另一信號輸入端連接，所 述二選一延時補償邏輯用于補償所述二選一數(shù)據(jù)選擇器的延時時間。
【文檔編號】H03L7/085GK103684438SQ201310607180
【公開日】2014年3月26日 申請日期:2013年11月25日 優(yōu)先權(quán)日:2013年11月25日
【發(fā)明者】荊華, 楊宗仁, 張昊, 陳帥 申請人:龍芯中科技術(shù)有限公司