專利名稱：壓控振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及壓控振蕩器。
背景技術(shù)：
壓控振蕩器(VCO)通常用在無線和有線通信系統(tǒng)中的鎖相環(huán)(PLL)、參考時鐘、頻率合成器等中。相位噪聲是VCO的參數(shù)，該參數(shù)指示VCO信號的質(zhì)量。VCO中的總相位噪聲包括在閃爍頻率和VCO的振蕩頻率的整數(shù)倍附近由晶體管生成的噪聲。振蕩頻率通常稱為基波頻率或諧振頻率。值Ι/f被用于指出閃爍頻率，其中，f是噪聲的頻率。通常，閃爍噪聲控制噪聲頻譜的Ι/f3形狀部分，同時熱噪聲控制噪聲頻譜的Ι/f2形狀部分。隨著互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)縮減，由于晶體管的更小尺寸，VCO中的晶體管的ι/f閃爍頻率傾向于增加。結(jié)果，電感器質(zhì)量因數(shù)被稱為值Q，并且由于晶體管的金屬和基板之間的較小距離，使得CM0SVC0的相位噪聲變得更惡劣。

在一種方法中，電感電容(LC)諧振電路被添加作為VCO的LC儲能電路中的負(fù)載，以影響VCO的頻率調(diào)諧范圍和電感大小Q。然而，不能有效地抑制由閃爍噪聲貢獻(xiàn)的相位噪聲。在另一方法中，將VCO配置成LC諧振電路在振蕩頻率處用作開路電路，并且在二次諧波頻率處電短路。在該方法中，從二次諧波頻率周圍的噪聲降頻轉(zhuǎn)換生成的相位噪聲由在二次諧波頻率處被電短路的電路進(jìn)行抑制。再次不能有效地抑制由閃爍噪聲貢獻(xiàn)的相位噪聲。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種壓控振蕩器(VCO)電路，包括:第一晶體管；第二晶體管；第一諧振電路；第二諧振電路；第一電流路徑；以及第二電流路徑，其中，所述第一晶體管的漏極連接至所述第二晶體管的柵極以及所述第一諧振電路的第一端；所述第一晶體管的源極連接至所述第一電流路徑以及所述第二諧振電路的第一端；所述第二晶體管的漏極連接至所述第一晶體管的柵極以及所述第一諧振電路的第二端；以及所述第二晶體管的源極連接至所述第二電流路徑以及所述第二諧振電路的第二端。該VCO電路進(jìn)一步包括:第三晶體管；以及第四晶體管，其中，所述第三晶體管的漏極連接至所述第四晶體管的柵極以及所述第一諧振電路的所述第一端；以及所述第四晶體管的漏極連接至所述第三晶體管的柵極以及所述第一諧振電路的所述第二端。在該VCO電路中，所述第一晶體管和所述第二晶體管是N-型金屬氧化物半導(dǎo)體(NMOS)晶體管，并且所述第三晶體管和所述第四晶體管是P-型金屬氧化物半導(dǎo)體(PMOS)晶體管；或者所述第一晶體管和所述第二晶體管是PMOS晶體管，并且所述第三晶體管和所述第四晶體管是NMOS晶體管。在該VCO電路中，所述第一電流路徑和/或所述第二電流路徑由晶體管或電流源形成。在該VCO電路中，所述第二諧振電路被配置成在VCO電路的振蕩頻率處提供低阻抗，并且在所述VCO電路的低頻、閃爍頻率、和/或二次諧波頻率處提供高阻抗。在該VCO電路中，所述第二諧振電路被配置成在所述VCO電路的振蕩頻率處用作電短路電路，并且在所述VCO電路的低頻、閃爍頻率、和/或二次諧波頻率處用作電開路電路。在該VCO電路中，所述第二諧振電路包括至少一個電容器件和至少一個電感器件；所述至少一個電容器件的有效電容與所述至少一個電感器件的有效電感串聯(lián)電連接；以及如果Otjs。表示所述VCO電路的角振蕩頻率,Leff表示所述有效電感,并且Ceff表示所述有效電容，則所述第二諧振電路被配置成滿足以下等式:
權(quán)利要求
1.一種壓控振蕩器(VCO)電路，包括: 第一晶體管； 第二晶體管； 第一諧振電路； 第二諧振電路； 第一電流路徑；以及 第二電流路徑， 其中 所述第一晶體管的漏極連接至所述第二晶體管的柵極以及所述第一諧振電路的第一端; 所述第一晶體管的源極連接至所述第一電流路徑以及所述第二諧振電路的第一端；所述第二晶體管的漏極連接至所述第一晶體管的柵極以及所述第一諧振電路的第二端；以及 所述第二晶體管的源極連接至所述第二電流路徑以及所述第二諧振電路的第二端。
2.根據(jù)權(quán)利要求1所述的VCO電路，進(jìn)一步包括: 第三晶體管；以及 第四晶體管， 其中， 所述第三晶體管的漏極連接至所述第四晶體管的柵極以及所述第一諧振電路的所述第一端；以及 所述第四晶體管的漏極連接至所述第三晶體管的柵極以及所述第一諧振電路的所述A-Ap ~.上山弟一觸。
3.根據(jù)權(quán)利要求2所述的VCO電路，其中 所述第一晶體管和所述第二晶體管是N-型金屬氧化物半導(dǎo)體(NMOS)晶體管，并且所述第三晶體管和所述第四晶體管是P-型金屬氧化物半導(dǎo)體(PMOS)晶體管；或者 所述第一晶體管和所述第二晶體管是PMOS晶體管，并且所述第三晶體管和所述第四晶體管是NMOS晶體管。
4.根據(jù)權(quán)利要求1所述的VCO電路，其中 所述第一電流路徑和/或所述第二電流路徑由晶體管或電流源形成。
5.根據(jù)權(quán)利要求1所述的VCO電路，其中 所述第二諧振電路被配置成在VCO電路的振蕩頻率處提供低阻抗，并且在所述VCO電路的低頻、閃爍頻率、和/或二次諧波頻率處提供高阻抗；或者 所述第二諧振電路被配置成在所述VCO電路的振蕩頻率處用作電短路電路，并且在所述VCO電路的低頻、閃爍頻率、和/或二次諧波頻率處用作電開路電路。
6.根據(jù)權(quán)利要求1所述的VCO電路，其中 所述第二諧振電路包括至少一個電容器件和至少一個電感器件； 所述至少一個電容器件的有效電容與所述至少一個電感器件的有效電感串聯(lián)電連接；以及 如果Wtjs。表示所述VCO電路的角振蕩頻率,Leff表示所述有效電感,并且Ceff表示所述有效電容，則所述第二諧振電路被配置成滿足以下等式:
7.根據(jù)權(quán)利要求1所述的VCO電路，其中 所述第二諧振電路包括至少一個電容器件和至少一條傳輸線，其中，所述至少一個電容器件與所述至少一條傳輸連接； 如果TCeff表示所述至少一個電容器件的有效電容，Zc表示所述有效電容的所述有效阻抗，fosc表示所述VCO電路的振蕩頻率，Zpred表示預(yù)定阻抗，π表示數(shù)學(xué)常數(shù)，則所述第二諧振電路被配置成滿足以下等式:
8.一種方法，包括: 確定壓控振蕩器(VCO)電路的第一諧振電路的振蕩頻率； 確定在所述VCO電路中流動的第一電流和第二電流； 提供用于所述VCO電路的第一電流路徑和第二電流路徑； 提供第二諧振器電流，所述第二諧振電路的第一端連接至所述第一電流路徑，所述第二諧振電路的第二端連接至所述第二電流路徑， 其中 所述第一諧振電路和所述第二諧振電路使所述VCO電路在所述VCO電路的第一操作條件下產(chǎn)生振蕩； 在所述VCO電路的第二操作條件下，所述第一電流路徑用于所述第一電流，并且所述第二電流路徑用于所述第二電流。
9.根據(jù)權(quán)利要求8所述的方法，其中 當(dāng)所述第二諧振電路提供比傳輸線的阻抗更低的阻抗時，產(chǎn)生所述VCO電路的所述第一操作條件；以及 當(dāng)所述第二諧振電路提供比所述傳輸線的阻抗更高的阻抗時，產(chǎn)生所述VCO電路的所述第二操作條件。
10.一種方法，包括: 使壓控振蕩器(VCO)電路的第一諧振電路提供用于所述VCO電路的振蕩頻率；使第二諧振電路在所述VCO電路的所述振蕩頻率處用作電短路電路；以及在與所述VCO電路的所述振蕩頻率不同的頻率處，使所述第二諧振電路用作電開路電路，使所述VCO電路的第一電流流經(jīng)所述VCO電路的第一電流路徑，以及使所述VCO電路的第二電流流經(jīng)所述VCO電路的第二電流路徑，其中所述第一電流不同于所述第二電流；以及所述第一電流路徑不同于所述第二電流路徑。
全文摘要
一種壓控振蕩器電路，包括第一晶體管、第二晶體管、第一諧振電路、第二諧振電路、第一電流路徑和第二電流路徑。第一晶體管的漏極連接至第二晶體管的柵極以及第一諧振電路的第一端。第一晶體管的源極連接至第一電流路徑以及第二諧振電路的第一端。第二晶體管的漏極連接至第一晶體管的柵極以及第一諧振電路的第二端。第二晶體管的源極連接至第二電流路徑和第二諧振電路的第二端。
文檔編號H03B5/18GK103166573SQ20121034328
公開日2013年6月19日 申請日期2012年9月14日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者呂盈達(dá), 廖顯原, 顏孝璁, 陳和祥, 周淳樸 申請人:臺灣積體電路制造股份有限公司