專利名稱：一種提高dds信號源輸出可靠性的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字信號處理技術(shù)領(lǐng)域，涉及ー種提高DDS信號源輸出可靠性的方法及系統(tǒng)。
背景技術(shù)：
隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，信號源廣泛應(yīng)用于通信、雷達(dá)、導(dǎo)航、遙控遙測以及電子測量等領(lǐng)域，信號源性能的好壞在很大程度上決定了系統(tǒng)的性能，而對信號源的要求不僅是體現(xiàn)在多功能及高性能上，對環(huán)境的適應(yīng)性及可靠性也提出更高的要求。隨著系統(tǒng)集成度、復(fù)雜度的増加，信號源的工作環(huán)境越來越惡劣，比如不同頻段的射頻干擾、各種電磁干擾造成程序運行錯誤或芯片工作異常等現(xiàn)象，因此如何保障信號源能夠穩(wěn)定和可靠地運行變得更加重要?？煽啃詥栴}是由多種原因引起的。主要有電源浪涌電壓及電壓噪聲干擾、空間電磁干擾及電子元器件可靠性等因素。對于電源浪涌電壓及電壓噪聲干擾，一般采用優(yōu)化電 路布線減小電源傳輸線的長度、對遠(yuǎn)離直流電源的電路增加旁路電容的方法解決；對于空間電磁干擾問題，一般采用對敏感電路采用屏蔽結(jié)構(gòu)布線、對敏感系統(tǒng)采用屏蔽外殼設(shè)計；對于電子元器件的可靠性問題，采用優(yōu)化電子元器件設(shè)計、集成保護(hù)模塊的方法。這些方法均能起到抗干擾和優(yōu)化可靠性的作用，但是對于瞬間的沖擊導(dǎo)致的信號源控制異常致使信號源工作異常的情況便無能為力，特別體現(xiàn)在高頻信號源中，因此如何提高可靠性的問題亟待解決。DDS(DirectDigital Frequency Synthesizer直接數(shù)字頻率合成技術(shù))技術(shù),具有頻率分辨率高、頻率切換速度快、切換相位連續(xù)、輸出信號相位噪聲低、可編程、全數(shù)字化易于集成等優(yōu)點，而被廣泛應(yīng)用在信號源裝置設(shè)計中。如國外電子測量技術(shù)2011年第30卷的《基于AD9910的調(diào)頻信號發(fā)生器設(shè)計》論述了利用DDS芯片AD9910實現(xiàn)60MHz中頻信號輸出；電子科技2011年第24卷的《基于9910的雷達(dá)信號發(fā)生器設(shè)計》論述了利用FPGA控制DDS芯片產(chǎn)生75MHz雷達(dá)模擬信號，但現(xiàn)有的系統(tǒng)并沒有針對上述可靠性問題采取有效措施。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服已有技術(shù)的缺陷，提高DDS信號源可靠性，提出ー種提高DDS信號源輸出可靠性的方法及系統(tǒng)。本發(fā)明是通過下述技術(shù)方案實現(xiàn)的一種提高DDS信號源輸出可靠性的方法，包括以下步驟步驟1，上位機(jī)發(fā)送控制參數(shù)至DDS信號源的微處理器，使其生成DDS芯片的配置參數(shù)，并輸入DDS模塊，同時將配置參數(shù)存儲在微處理器中。步驟2，對某個能反映DDS模塊工作狀態(tài)的中間信號的頻率進(jìn)行監(jiān)控，同時與根據(jù)DDS模塊的配置參數(shù)得到的該中間信號的正常頻率進(jìn)行比較，一旦發(fā)現(xiàn)二者不一致，則表明DDS信號源工作異常，發(fā)送ー個中斷信號給微處理器。所述中間信號不斷輸出，起到對DDS信號源工作狀態(tài)進(jìn)行實時監(jiān)測的作用。步驟3，微處理器接收到中斷信號，讀取存儲的配置參數(shù)，重新發(fā)送至DDS芯片，使其正常工作。一種提高DDS信號源輸出可靠性的系統(tǒng)，包括邏輯控制模塊、中頻信號產(chǎn)生模塊、中頻信號可靠性模塊、模擬電源模塊和數(shù)字電源模塊。其中，邏輯控制模塊包括數(shù)據(jù)通信子模塊，存儲器子模塊，參數(shù)配置子模塊和中斷服務(wù)子模塊；中頻信號產(chǎn)生模塊包括時鐘控制模塊，參數(shù)計算子模塊，DDS內(nèi)核子模塊，DAC(數(shù)模轉(zhuǎn)換)子模塊和中間信號子模塊；中頻信號可靠性模塊包括信號分頻子模塊和信號比較子模塊。系統(tǒng)各組成部分的連接關(guān)系為時鐘控制模塊分別與參數(shù)計算子模塊、DDS內(nèi)核 子模塊、DAC子模塊相連；參數(shù)計算子模塊、DDS內(nèi)核子模塊和DAC子模塊順序相連；DDS內(nèi)核子模塊的另ー個輸出連接中間信號子模塊。數(shù)據(jù)通信子模塊分別連接系統(tǒng)的上位機(jī)、存儲器子模塊和參數(shù)配置子模塊；存儲器子模塊的輸出分別連接至中斷服務(wù)子模塊、信號比較子模塊。信號分頻子模塊分別與信號比較子模塊、中間信號子模塊相連。邏輯控制模塊的參數(shù)配置子模塊、中斷服務(wù)子模塊分別連接中頻信號產(chǎn)生模塊的參數(shù)計算子模塊，中頻信號可靠性模塊的信號比較子模塊與邏輯控制模塊的中斷服務(wù)子模塊相連。模擬電源模塊與中頻信號產(chǎn)生模塊的DAC模塊相連，數(shù)字電源模塊分別與邏輯控制模塊、中頻信號產(chǎn)生模塊和中頻信號可靠性模塊相連。所述時鐘控制模塊負(fù)責(zé)生成系統(tǒng)時鐘并進(jìn)行分配。參數(shù)計算子模塊接收邏輯控制模塊傳來的控制參數(shù)，井根據(jù)其計算出DDS內(nèi)核所需的工作參數(shù)并發(fā)送到DDS內(nèi)核子模塊。DDS內(nèi)核子模塊接收工作參數(shù)并產(chǎn)生數(shù)字DDS信號。DAC子模塊將DDS內(nèi)核子模塊產(chǎn)生的數(shù)字信號轉(zhuǎn)換為模擬信號。中間信號子模塊將與DDS內(nèi)核子模塊相關(guān)的中間信號進(jìn)行提取并輸出；該中間信號與DDS內(nèi)核子模塊的實時工作頻率一致。所述數(shù)據(jù)通信子模塊實現(xiàn)與上位機(jī)的通信，接收控制參數(shù)，并通過對控制參數(shù)計算得到系統(tǒng)正常工作的參考頻率，將控制參數(shù)及參考頻率存儲在存儲器子模塊中。參數(shù)配置子模塊，對控制參數(shù)進(jìn)行整理和重組后發(fā)送至中頻信號產(chǎn)生模塊，對其進(jìn)行參數(shù)配置。中斷服務(wù)子模塊接收到中斷信號子模塊發(fā)來的復(fù)位信號時，讀取存儲器內(nèi)的控制參數(shù)，重置中頻信號產(chǎn)生模塊的工作狀態(tài)，使其恢復(fù)正常。所述信號分頻子模塊對中間信號子模塊發(fā)出的中間信號進(jìn)行分頻，使頻率小于中頻信號可靠性模塊系統(tǒng)時鐘的1/10，以便進(jìn)行計算處理，并將分頻后的中間信號發(fā)送到信號比較子模塊；信號比較子模塊從存儲器模塊中提取系統(tǒng)正常工作的參考頻率值，并按同樣的分頻倍數(shù)處理后，與分頻后的中間信號進(jìn)行比對，如果頻率值不一致，則表示檢測到系統(tǒng)工作異常，發(fā)送ー個中斷信號至中斷服務(wù)子模塊。所述模擬電源模塊和數(shù)字電源模塊的功能為向裝置中的模擬電路和數(shù)字電路分別提供相隔離的電源。系統(tǒng)的工作過程為上位機(jī)給邏輯控制模塊的數(shù)據(jù)通信子模塊發(fā)送控制指令，邏輯控制模塊的參數(shù)配置子模塊產(chǎn)生參數(shù)配置信號發(fā)送到中頻信號生成模塊的參數(shù)計算子模塊，經(jīng)過中頻信號生成模塊的處理后生成模擬DDS信號輸出；同時中頻信號生成模塊的中間信號子模塊生成ー個與DDS中頻信號相關(guān)的、能反映DDS芯片工作狀態(tài)的中間信號輸出到中頻信號可靠性模塊的信號分頻子模塊，經(jīng)過中頻信號可靠性模塊處理后，若系統(tǒng)エ作異常，則中頻信號可靠性模塊的中斷信號子模塊將發(fā)送ー個中斷信號給邏輯控制模塊的中斷服務(wù)模塊，對中頻信號生成模塊工作狀態(tài)進(jìn)行重置，進(jìn)而使DDS信號源系統(tǒng)恢復(fù)正常工作。有益效果本發(fā)明方法對比已有技術(shù)，能夠有效提高信號源輸出控制可靠性，所設(shè)計的系統(tǒng)能適應(yīng)機(jī)載和強(qiáng)干擾環(huán)境下的工作。適用于雷達(dá)信號產(chǎn)生技術(shù)領(lǐng)域。


圖I是本發(fā)明方法的原理圖；圖2是本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖；圖3是具體實施方式
中的系統(tǒng)工作流程。 具體實施方法下面結(jié)合實例與附圖對本發(fā)明的實施方法做詳細(xì)說明一種提高DDS信號源輸出可靠性的系統(tǒng)，包括中頻信號產(chǎn)生模塊、邏輯控制模塊、可靠性控制模塊、模擬電源模塊和數(shù)字電源模塊，其結(jié)構(gòu)如圖2所示。本實施例中，邏輯控制模塊采用一片AT89C51型單片機(jī)芯片作為核心，AT89C51通過RS232串行通信端ロ與上位機(jī)連接，接收上位機(jī)發(fā)送的控制參數(shù)，之后由設(shè)定的參數(shù)配置端ロ向中頻信號產(chǎn)生模塊發(fā)送配置參數(shù)。中頻信號產(chǎn)生模塊采用ー塊AD9910直接數(shù)字頻率合成芯片作為核心，AD9910芯片集成了一個鎖相環(huán)倍頻器，對輸入時鐘進(jìn)行倍頻，起到了時鐘控制模塊的作用。AD9910通過串行數(shù)據(jù)端ロ連接到邏輯控制模塊，接收到邏輯控制模塊發(fā)送的控制參數(shù)后，根據(jù)控制參數(shù)給定的工作模式和數(shù)據(jù)，由內(nèi)部電路計算出DDS內(nèi)核工作參數(shù)并發(fā)送至AD9910的DDS內(nèi)核部分進(jìn)行頻率合成，并輸出數(shù)字DDS信號至AD9910的14位DAC進(jìn)行數(shù)模轉(zhuǎn)換，最后輸出模擬DDS信號。同時AD9910產(chǎn)生ー個SYNC CLK中間信號輸出，該信號頻率為DDS內(nèi)核模塊工作頻率的1/4，當(dāng)DDS內(nèi)核工作頻率發(fā)生異常變化時該信號也隨之變化。中頻信號可靠性模塊采用FPGA芯片作為核心，芯片內(nèi)含ー個分頻單元，對AD9910發(fā)來的中間信號進(jìn)行分頻后，測定分頻后的信號頻率，當(dāng)信號頻率與預(yù)設(shè)值發(fā)生偏差時，芯片自動產(chǎn)生ー個中斷信號，通過中斷信號端ロ發(fā)送到AT89C51單片機(jī)的中斷端ロ，AT89C51接收到中斷信號后運行中斷服務(wù)程序，通過向中頻信號產(chǎn)生模塊發(fā)送配置參數(shù)對中頻信號產(chǎn)生模塊進(jìn)行重置，使其恢復(fù)正常工作狀態(tài)。模擬電源模塊考慮到模擬信號質(zhì)量，均使用線性電源芯片，LT1764EQ-1.8，LT1764EQ-3. 3分別提供I. 8V，3. 3V的電壓，用于向中頻信號發(fā)生模塊內(nèi)的DAC子模塊及系統(tǒng)內(nèi)的其他模擬電路提供工作電壓數(shù)字電源模塊包括LT1764EQ-1. 5，LT1764EQ-1. 8，LT1764EQ-3. 3，分別提供 I. 5V,I. 8V，3. 3V的電壓，用于向系統(tǒng)內(nèi)的數(shù)字電路提供工作電壓。本實例的系統(tǒng)工作流程如圖3所示，具體為上位機(jī)給AT89C51單片機(jī)的RS232串行通信端ロ發(fā)送控制指令，單片機(jī)運行參數(shù)配置子模塊程序后產(chǎn)生參數(shù)配置信號發(fā)送到AD9910芯片的串行數(shù)據(jù)端ロ，經(jīng)過AD9910處理后生成模擬DDS信號輸出；同時AD9910生成ー個與DDS中頻信號相關(guān)的、能反映DDS芯片工作狀態(tài)的1/4系統(tǒng)時鐘信號輸出到FPGA的信號分頻輸入端ロ，經(jīng)過FPGA處理后，若系統(tǒng)工作異常，則FPGA發(fā)送中斷信號至AT89C51的中斷端，AT89C51對AD9910工作狀態(tài)進(jìn)行重置，進(jìn)而使DDS信號源系統(tǒng)恢復(fù)正常工作。將本實例的系統(tǒng)應(yīng)用于ー個未加可靠性控制單元的DDS信號源設(shè)備中，該DDS信號源設(shè)備原有的受電源電壓波動影響以及受空間輻射干擾影響導(dǎo)致輸出工作異常的問題得以有效解決。通過上百次沖擊干擾測試，系統(tǒng)能夠正常穩(wěn)定地工作，滿足了該型設(shè)備的正常工作要求。 雖然結(jié)合了附圖描述了本發(fā)明的實施方式，但是對于本領(lǐng)域技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干變形和改進(jìn)，這些也應(yīng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種提高DDS信號源輸出可靠性的方法，其特征在于包括如下步驟 步驟I，上位機(jī)發(fā)送控制參數(shù)至DDS信號源的微處理器，使其生成DDS芯片的配置參數(shù)，并輸入DDS模塊，同時將配置參數(shù)存儲在微處理器中； 步驟2，對某個能反映DDS模塊工作狀態(tài)的中間信號的頻率進(jìn)行監(jiān)控，同時與根據(jù)DDS模塊的配置參數(shù)得到的該中間信號的正常頻率進(jìn)行比較，一旦發(fā)現(xiàn)二者不一致，則表明DDS信號源工作異常，發(fā)送一個中斷信號給微處理器； 步驟3，微處理器接收到中斷信號，讀取存儲的配置參數(shù)，重新發(fā)送至DDS芯片，使其正常工作。
2.根據(jù)權(quán)利要求I所述的一種提高DDS信號源輸出可靠性的方法，其特征在于所述中間信號不斷輸出。
3.一種提高DDS信號源輸出可靠性的系統(tǒng)，，其特征在于包括邏輯控制模塊、中頻信號產(chǎn)生模塊、中頻信號可靠性模塊、模擬電源模塊和數(shù)字電源模塊；其中，邏輯控制模塊包括數(shù)據(jù)通信子模塊，存儲器子模塊，參數(shù)配置子模塊和中斷服務(wù)子模塊；中頻信號產(chǎn)生模塊包括時鐘控制模塊，參數(shù)計算子模塊，DDS內(nèi)核子模塊，DAC子模塊和中間信號子模塊；中頻信號可靠性模塊包括信號分頻子模塊和信號比較子模塊； 時鐘控制模塊分別與參數(shù)計算子模塊、DDS內(nèi)核子模塊、DAC子模塊相連；參數(shù)計算子模塊、DDS內(nèi)核子模塊和DAC子模塊順序相連；DDS內(nèi)核子模塊的另一個輸出連接中間信號子模塊；數(shù)據(jù)通信子模塊分別連接系統(tǒng)的上位機(jī)、存儲器子模塊和參數(shù)配置子模塊；存儲器子模塊的輸出分別連接至中斷服務(wù)子模塊、信號比較子模塊；信號分頻子模塊分別與信號比較子模塊、中間信號子模塊相連；邏輯控制模塊的參數(shù)配置子模塊、中斷服務(wù)子模塊分別連接中頻信號產(chǎn)生模塊的參數(shù)計算子模塊，中頻信號可靠性模塊的信號比較子模塊與邏輯控制模塊的中斷服務(wù)子模塊相連；模擬電源模塊與中頻信號產(chǎn)生模塊的DAC模塊相連，數(shù)字電源模塊分別與邏輯控制模塊、中頻信號產(chǎn)生模塊和中頻信號可靠性模塊相連； 所述時鐘控制模塊負(fù)責(zé)生成系統(tǒng)時鐘并進(jìn)行分配；參數(shù)計算子模塊接收邏輯控制模塊傳來的控制參數(shù)，并根據(jù)其計算出DDS內(nèi)核所需的工作參數(shù)并發(fā)送到DDS內(nèi)核子模塊；DDS內(nèi)核子模塊接收工作參數(shù)并產(chǎn)生數(shù)字DDS信號；DAC子模塊將DDS內(nèi)核子模塊產(chǎn)生的數(shù)字信號轉(zhuǎn)換為模擬信號；中間信號子模塊將與DDS內(nèi)核子模塊相關(guān)的中間信號進(jìn)行提取并輸出；該中間信號與DDS內(nèi)核子模塊的實時工作頻率一致； 所述數(shù)據(jù)通信子模塊實現(xiàn)與上位機(jī)的通信，接收控制參數(shù)，并通過對控制參數(shù)計算得到系統(tǒng)正常工作的參考頻率，將控制參數(shù)及參考頻率存儲在存儲器子模塊中；參數(shù)配置子模塊，對控制參數(shù)進(jìn)行整理和重組后發(fā)送至中頻信號產(chǎn)生模塊，對其進(jìn)行參數(shù)配置；中斷服務(wù)子模塊接收到中斷信號子模塊發(fā)來的復(fù)位信號時，讀取存儲器內(nèi)的控制參數(shù)，重置中頻信號產(chǎn)生模塊的工作狀態(tài)，使其恢復(fù)正常； 所述信號分頻子模塊對中間信號子模塊發(fā)出的中間信號進(jìn)行分頻，使頻率小于中頻信號可靠性模塊系統(tǒng)時鐘的1/10，并將分頻后的中間信號發(fā)送到信號比較子模塊；信號比較子模塊從存儲器模塊中提取系統(tǒng)正常工作的參考頻率值，并按同樣的分頻倍數(shù)處理后，與分頻后的中間信號進(jìn)行比對，如果頻率值不一致，則表示檢測到系統(tǒng)工作異常，發(fā)送一個中斷 信號至中斷服務(wù)子模塊。
4.根據(jù)權(quán)利要求3所述的一種提高DDS信號源輸出可靠性的系統(tǒng)，其特征在于所述模擬電源模塊和數(shù)字電源模塊向裝置中的模擬電路和數(shù)字電路分別提供相隔離的電源 。
全文摘要
本發(fā)明屬于數(shù)字信號處理技術(shù)領(lǐng)域，涉及一種提高DDS信號源輸出可靠性的方法及系統(tǒng)。本方法中DDS信號源的微處理器通過上位機(jī)的控制參數(shù)生成DDS芯片的配置參數(shù)，輸入DDS模塊，同時存儲；對某個能反映DDS模塊工作狀態(tài)的中間信號的頻率進(jìn)行監(jiān)控，同時與根據(jù)DDS模塊的配置參數(shù)得到的該中間信號的正常頻率進(jìn)行比較，一旦發(fā)現(xiàn)二者不一致，則表明DDS信號源工作異常，發(fā)送一個中斷信號給微處理器，讀取存儲的配置參數(shù)，重新發(fā)送至DDS芯片，使其正常工作。本發(fā)明能夠有效提高信號源輸出控制可靠性，所設(shè)計的系統(tǒng)能適應(yīng)機(jī)載和強(qiáng)干擾環(huán)境下的工作。
文檔編號H03L1/00GK102769461SQ201210256510
公開日2012年11月7日 申請日期2012年7月23日 優(yōu)先權(quán)日2012年7月23日
發(fā)明者曲秀杰, 湯勵, 蘇廣川 申請人:北京理工大學(xué)