專利名稱：sigma-delta調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于信號(hào)處理技術(shù)領(lǐng)域，尤其涉及一種Sigma-delta調(diào)制器。
背景技術(shù)：
模數(shù)轉(zhuǎn)換器(ADC)在信號(hào)處理中起了一個(gè)非常重要的作用。在數(shù)字音頻、數(shù)字電視、圖像編碼及頻率合成等領(lǐng)域需要大量的數(shù)據(jù)轉(zhuǎn)換器。由于超大規(guī)模集成電路的尺寸和偏壓不斷減少，模擬器件的精度和動(dòng)態(tài)范圍也不斷降低，對(duì)于實(shí)現(xiàn)高分辨率的ADC是一種挑戰(zhàn)。高階多位sigma-delta ADC由于不需要采樣保持電路，電路規(guī)模小，可以實(shí)現(xiàn)較高的分辨率，因此在實(shí)際中得到廣泛的應(yīng)用。Sigma-delta調(diào)制技術(shù)自二十世紀(jì)六十年代誕生以來(lái)，經(jīng)過(guò)若干年的發(fā)展，現(xiàn)已成為超大規(guī)模集成電路系統(tǒng)中實(shí)現(xiàn)高性能模數(shù)轉(zhuǎn)換接口電路的主流技術(shù)之一?；鵣技術(shù)，能夠把量化噪聲推到高頻端，從而顯著的提高數(shù)據(jù)轉(zhuǎn)換器的信噪比。簡(jiǎn)而言之，Sigma-delta調(diào)制器用以將一連續(xù)時(shí)間，連續(xù)幅度的輸入信號(hào)轉(zhuǎn)換成為一離散時(shí)間，離散幅度的輸出序列。如上文所述,Sigma-delta ADC采用過(guò)采樣技術(shù)跟噪聲整形技術(shù)相結(jié)合,對(duì)量化噪聲進(jìn)行雙重抑制，從而實(shí)現(xiàn)高精度模數(shù)轉(zhuǎn)換。過(guò)采樣技術(shù)和噪聲整形技術(shù)分別介紹如下過(guò)采樣---sigma-delta ADC采用遠(yuǎn)遠(yuǎn)高于Nyquist頻率的時(shí)鐘對(duì)輸入信號(hào)進(jìn)行
采樣，使得量化噪聲的功率分布在更寬的頻帶內(nèi)，這樣就減少了信號(hào)頻帶內(nèi)的噪聲。噪聲整形一噪聲整形可以進(jìn)一步提高轉(zhuǎn)換器的信噪比。利用高通濾波器的特性，將低頻部分的量化噪聲移到高頻部分，減少了信號(hào)帶寬內(nèi)的噪聲。高通濾波器的階數(shù)和采樣頻率越高，信號(hào)帶寬內(nèi)的噪聲就越小。但階數(shù)越高，系統(tǒng)就會(huì)變得越不穩(wěn)定。實(shí)現(xiàn)噪聲整形的一種常見(jiàn)方法就是采用sigma-delta調(diào)制器。在實(shí)際的設(shè)計(jì)中，需要根據(jù)設(shè)計(jì)指標(biāo)、穩(wěn)定性和動(dòng)態(tài)范圍等進(jìn)行折中考慮。對(duì)于單環(huán)路高階(三階以上)sigma-delta ADC來(lái)說(shuō)，最大的問(wèn)題就是穩(wěn)定性。為了保持高階SDM(sigma-delta modulator)的穩(wěn)定性,我們可以使用多位量化器，但這會(huì)增加后續(xù)內(nèi)部DAC的設(shè)計(jì)難度,如果處理不妥當(dāng)會(huì)產(chǎn)生大量的諧波分量,反而使sigma-delta ADC的性能下降。Sigma-delta調(diào)制器主要由一個(gè)A/D轉(zhuǎn)換器、一個(gè)D/A轉(zhuǎn)換器和一系列的串聯(lián)積分器組成。積分器的個(gè)數(shù)決定了 sigma-delta調(diào)制器的階數(shù)。如單環(huán)路調(diào)制器中有三個(gè)積分器串聯(lián)，則此單環(huán)路sigma-delta調(diào)制器就稱為單環(huán)路三階sigma-delta調(diào)制器。Sigma-delta調(diào)制器的主要性能指標(biāo)為動(dòng)態(tài)范圍(DR)、信噪比(SNR)、信噪失真比(SNDR)、有效位數(shù)(ENOB)、以及過(guò)載度(OL)。在傳統(tǒng)的多比特sigma-delta ADC結(jié)構(gòu)中，反饋回路需要使用多比特DAC,由于多比特DAC內(nèi)部元件(如電容)的不匹配導(dǎo)致其線性度下降，DAC產(chǎn)生非線性噪聲，使得整個(gè)sigma-delta調(diào)制器系統(tǒng)性能下降。在傳統(tǒng)多比特sigma_deItaADC結(jié)構(gòu)中，并沒(méi)有對(duì)多比特DAC非線性噪聲進(jìn)行處理，進(jìn)而影響調(diào)制器SNR以及SNDR的進(jìn)一步提升。為了使單環(huán)sigma-delta調(diào)制器能夠穩(wěn)定,經(jīng)驗(yàn)上量化噪聲傳輸函數(shù)的最大通帶增益在一位量化器設(shè)計(jì)下必須小于I. 5，在二位量化器設(shè)計(jì)下必須小于2. 5，在三位量化器設(shè)計(jì)下必須小于3. 5，以及在四位量化器設(shè)計(jì)下必須小于5。圖I為傳統(tǒng)實(shí)施例的三階級(jí)聯(lián)多比特sigma-delta調(diào)制器。首先輸入的模擬信號(hào)X饋送到第一加法器的一個(gè)輸入端口 ；第一加法器的輸出端口與第一積分器的輸入端口進(jìn)行相連。第一積分器的輸出端口分別與第二加法器以及第一模數(shù)轉(zhuǎn)換器的輸入端口相連；第二加法器2的輸出端口與第三加法器3的輸入端口相連；第二積分器2的輸出端口與第四加法器4的一個(gè)輸入端口相連；第四加法器4的輸出端口與第三積分器3的輸入端口相連；第三積分器3的輸出端口與第二模數(shù)轉(zhuǎn)換器的輸入端口相連；第一模數(shù)轉(zhuǎn)換器、第二模數(shù)轉(zhuǎn)換器的一路輸出作為數(shù)字信號(hào)輸出，而另一路輸出則分別送入到第一數(shù)模轉(zhuǎn)換器、第二數(shù)模轉(zhuǎn)換器；上述兩個(gè)數(shù)模轉(zhuǎn)換器把轉(zhuǎn)換后的模擬信號(hào)分為三路第一路模擬信號(hào)反饋回輸入端第一加法器的另一個(gè)輸入端口 ；第二路模擬信號(hào)反饋回輸入端第三加法器的另一個(gè)輸入端口 ；第三路模擬信號(hào)通過(guò)增益系數(shù)Gainl反饋回第四加法器的另一個(gè)輸入端口。第一模數(shù)轉(zhuǎn)換器、第二模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號(hào)分別通過(guò)第一數(shù)字電路I、第二數(shù)字電路`得到最終的數(shù)字信號(hào)Y并輸出。傳統(tǒng)的sigma-delta調(diào)制器具有以下缺點(diǎn)I、在每一級(jí)反饋回路使用多比特?cái)?shù)模轉(zhuǎn)換器(DAC)，由于工藝原因，多比特DAC會(huì)產(chǎn)生非線性噪聲，當(dāng)非線性噪聲較大時(shí)，會(huì)嚴(yán)重影響整個(gè)sigma-Delta調(diào)制器性能。2、沒(méi)有使用相關(guān)措施對(duì)多比特DAC非線性噪聲進(jìn)行處理，使得多比特DAC非線性噪聲直接輸出。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種sigma-delta調(diào)制器，旨在對(duì)多比特DAC的非線性噪聲進(jìn)行噪聲整形，從而對(duì)其進(jìn)行抑制，使其噪聲底部盡可能的低。本發(fā)明是這樣實(shí)現(xiàn)的，一種sigma-delta調(diào)制器，包括一級(jí)調(diào)制單元，用于將輸入的模擬信號(hào)轉(zhuǎn)換為一級(jí)數(shù)字信號(hào)；所述一級(jí)數(shù)字信號(hào)中包含有量化噪聲與多比特DAC非線性噪聲；二級(jí)調(diào)制單元，其與所述一級(jí)調(diào)制單元級(jí)聯(lián)，用于將所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲轉(zhuǎn)換為二級(jí)數(shù)字信號(hào)，并將所述二級(jí)數(shù)字信號(hào)反饋至所述一級(jí)調(diào)制單元，由所述一級(jí)調(diào)制單元根據(jù)反饋的所述二級(jí)數(shù)字信號(hào)對(duì)輸入的模擬信號(hào)進(jìn)行調(diào)制和轉(zhuǎn)換；噪聲整形單元，與所述一級(jí)調(diào)制單元和所述二級(jí)調(diào)制單元連接，用于將所述二級(jí)數(shù)字信號(hào)與所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲相消，得到消除噪聲后的數(shù)字信號(hào)并輸出。進(jìn)一步地，所述一級(jí)調(diào)制單元包括第一加法器、第二加法器、第三加法器、第一積分器、第一模數(shù)轉(zhuǎn)換器、第一數(shù)模轉(zhuǎn)換器；所述第一加法器的同相輸入端供外部模擬信號(hào)輸入，所述第一加法器的輸出端連接所述第一積分器的輸入端，所述第一積分器的輸出端連接所述第二加法器的同相輸入端，所述第二加法器的輸出端連接所述第一模數(shù)轉(zhuǎn)換器的輸入端，所述第一模數(shù)轉(zhuǎn)換器的輸出端同時(shí)連接所述噪聲整形單元和所述第一數(shù)模轉(zhuǎn)換器的輸入端，所述第一數(shù)模轉(zhuǎn)換器的輸出端連接所述第一加法器的反相輸入端，所述第三加法器的同相輸入端連接所述第一數(shù)模轉(zhuǎn)換器的輸出端，所述第三加法器的反相輸入端連接所述第二加法器的輸出端；所述二級(jí)調(diào)制單元包括第四加法器、第五加法器、第六加法器、第二積分器、第三積分器、第二模數(shù)轉(zhuǎn)換器、第三模數(shù)轉(zhuǎn)換器、第二數(shù)模轉(zhuǎn)換器；所述第四加法器的同相輸入端連接所述第三加法器的輸出端，所述第四加法器的輸出端連接所述第二積分器的輸入端，所述第二積分器的輸出端連接所述第五加法器的同相輸入端，所述第五積分器的輸出端連接所述第三積分器的輸入端，所述第三積分器的輸出端連接所述第三模數(shù)轉(zhuǎn)換器的輸入端，所述第三模數(shù)轉(zhuǎn)換器的輸出端連接所述第六加法器的第一同相輸入端，所述第二模數(shù)轉(zhuǎn)換器的輸入端連接所述第二積分器的輸出端，所述第二模數(shù)轉(zhuǎn)換器的輸出端連接所述第六加法器的第二同相輸入端，所述第六加法器的輸出端同時(shí)連接所述噪聲整形單元和所述第二數(shù)模轉(zhuǎn)換器的輸入端，所述第二數(shù)模轉(zhuǎn)換器的輸出端同時(shí)連接所述第四加法器的反相輸入端、第五加法器的反相輸入端、第二加法器的反相輸入端。進(jìn)一步地，所述二級(jí)調(diào)制單元還包括第一增益模塊、第二增益模塊、第三增益模`塊；所述第五積分器的輸出端通過(guò)所述第一增益模塊連接所述第三積分器的輸入端；所述第二模數(shù)轉(zhuǎn)換器的輸入端通過(guò)所述第二增益模塊連接所述第二積分器的輸出端；所述第六加法器的輸出端連接所述第三增益模塊的輸入端，所述第三增益模塊的輸出端同時(shí)連接所述噪聲整形單元和所述第二數(shù)模轉(zhuǎn)換器的輸入端。進(jìn)一步地，所述第一增益模塊和所述第二增益模塊均為2倍增益，所述第三增益模塊為1/2倍增益。進(jìn)一步地，所述噪聲整形單元包括第一匹配模塊、第二匹配模塊、第七加法器；所述第一匹配模塊和所述第二匹配模塊分別連接所述一級(jí)調(diào)制單元和所述二級(jí)調(diào)制單元的輸出端，所述第一匹配模塊和所述第二匹配模塊用于通過(guò)互相配合將所述二級(jí)數(shù)字信號(hào)與所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲調(diào)制成大小匹配的噪聲；所述第一匹配模塊和第二匹配模塊的輸出端分別連接所述第七加法器的第一同相輸入端和第二同相輸入端。本發(fā)明使用級(jí)間反饋與雙量化結(jié)構(gòu)相結(jié)合，抵消了級(jí)聯(lián)結(jié)構(gòu)中最后一級(jí)的多比特DAC非線性誤差與上一級(jí)量化噪聲，而最后一級(jí)量化噪聲與上一級(jí)多比特DAC非線性誤差也同樣被噪聲整形，這極大的提高了 sigma-delta調(diào)制器輸出數(shù)字信號(hào)的信噪失真比。實(shí)驗(yàn)結(jié)果也表明，當(dāng)多比特DAC內(nèi)部電容不匹配而產(chǎn)生非線性噪聲時(shí)，改進(jìn)結(jié)構(gòu)的性能明顯優(yōu)于傳統(tǒng)結(jié)構(gòu)。


圖I是現(xiàn)有技術(shù)提供的三階級(jí)聯(lián)多比特sigma-delta調(diào)制器的邏輯結(jié)構(gòu)圖；圖2是本發(fā)明提供的sigma-delta調(diào)制器的結(jié)構(gòu)原理圖；圖3是圖2所示sigma-delta調(diào)制器的一種具體的邏輯結(jié)示例圖；圖4A是本發(fā)明提供的sigma-delta調(diào)制器和傳統(tǒng)的sigma-delta調(diào)制器在固定輸入信號(hào)幅度的情況下的輸出數(shù)字信號(hào)的信噪失真比；
圖4B是本發(fā)明提供的sigma-delta調(diào)制器和傳統(tǒng)的sigma-delta調(diào)制器在不同輸入信號(hào)幅度的情況下的輸出數(shù)字信號(hào)的信噪失真比。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明中，輸入信號(hào)與每個(gè)積分器輸出相加后輸入量化器，經(jīng)過(guò)量化后，輸出信號(hào)經(jīng)過(guò)DAC轉(zhuǎn)換后與輸入信號(hào)進(jìn)行相減，由于實(shí)際電路中，這些運(yùn)算都是在一個(gè)周期內(nèi)完成的，因此相減后的信號(hào)相當(dāng)于當(dāng)前周期輸入信號(hào)的量化誤差。積分器只是對(duì)量化誤差進(jìn)行積分(即積分器只處理量化噪聲)，因而改進(jìn)調(diào)制器的結(jié)構(gòu)對(duì)多比特DAC非線性噪聲進(jìn)行抑制，從而提高了整個(gè)Sigma-delta調(diào)制器的SNR以及SNDR。圖2示出了本發(fā)明提供的sigma-delta調(diào)制器的結(jié)構(gòu)原理，為了便于描述，僅使出了與本發(fā)明相關(guān)的部分。參照?qǐng)D2，本發(fā)明提供的sigma-delta調(diào)制器包括一級(jí)調(diào)制單元`
I、二級(jí)調(diào)制單元2、噪聲整形單元3，其中一級(jí)調(diào)制單元I與二級(jí)調(diào)制單元2級(jí)聯(lián)并形成一閉環(huán)結(jié)構(gòu)，噪聲整形單元3又同時(shí)連接一級(jí)調(diào)制單元I和二級(jí)調(diào)制單元2。一級(jí)調(diào)制單元I用于將輸入的模擬信號(hào)轉(zhuǎn)換為一級(jí)數(shù)字信號(hào)，如前文背景技術(shù)部分所述的原因(即，由于多比特DAC內(nèi)部元件(如電容)的不匹配導(dǎo)致其線性度下降，DAC產(chǎn)生非線性噪聲，使得整個(gè)Λ-Σ調(diào)制器系統(tǒng)性能下降。)，因此一級(jí)數(shù)字信號(hào)中包含有多比特DAC非線性噪聲，另外，該一級(jí)數(shù)字信號(hào)中也包含有量化噪聲。二級(jí)調(diào)制單元2將所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲轉(zhuǎn)換為二級(jí)數(shù)字信號(hào)，并將所述二級(jí)數(shù)字信號(hào)反饋至所述一級(jí)調(diào)制單元，由所述一級(jí)調(diào)制單元根據(jù)反饋的所述二級(jí)數(shù)字信號(hào)對(duì)輸入的模擬信號(hào)進(jìn)行調(diào)制和轉(zhuǎn)換。最后由噪聲整形單元3將所述二級(jí)數(shù)字信號(hào)與所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲相消，得到消除噪聲后的數(shù)字信號(hào)并輸出。通過(guò)上述級(jí)間反饋與雙量化結(jié)構(gòu)相結(jié)合，抵消了級(jí)聯(lián)結(jié)構(gòu)中最后一級(jí)的多比特DAC非線性誤差與上一級(jí)量化噪聲，而最后一級(jí)量化噪聲與上一級(jí)多比特DAC非線性誤差也同樣被噪聲整形，這極大的提高了 sigma-delta調(diào)制器輸出數(shù)字信號(hào)的信噪失真比。圖3為圖2所示調(diào)制器的一種具體結(jié)構(gòu)示例，應(yīng)當(dāng)理解，具體實(shí)施時(shí)不限于圖3所述的結(jié)構(gòu)，只要能實(shí)現(xiàn)圖2中的各個(gè)單元的功能即可。參照?qǐng)D3，一級(jí)調(diào)制單元I包括第一加法器11、第二加法器13、第三加法器16、第一積分器12、第一模數(shù)轉(zhuǎn)換器14、第一數(shù)模轉(zhuǎn)換器15。第一加法器11的同相輸入端供外部模擬信號(hào)X輸入，輸出端連接第一積分器12的輸入端，第一積分器12的輸出端連接第二加法器13的同相輸入端,第二加法器13的輸出端連接第一模數(shù)轉(zhuǎn)換器14的輸入端,第一模數(shù)轉(zhuǎn)換器14的輸出端同時(shí)連接噪聲整形單元3和第一數(shù)模轉(zhuǎn)換器15的輸入端，第一數(shù)模轉(zhuǎn)換器15的輸出端連接第一加法器11的反相輸入端，第三加法器16的同相輸入端連接第一數(shù)模轉(zhuǎn)換器15的輸出端，反相輸入端則連接第二加法器13的輸出端。二級(jí)調(diào)制單元2包括第四加法器21、第五加法器23、第六加法器27、第二積分器22、第三積分器24、第二模數(shù)轉(zhuǎn)換器25、第三模數(shù)轉(zhuǎn)換器26、第二數(shù)模轉(zhuǎn)換器28。第四加法器21的同相輸入端連接第三加法器16的輸出端，第四加法器21的輸出端連接第二積分器22的輸入端,第二積分器22的輸出端連接第五加法器23的同相輸入端,第五積分器23的輸出端連接第三積分器24的輸入端,第三積分器24的輸出端連接第三模數(shù)轉(zhuǎn)換器26的輸入端，第三模數(shù)轉(zhuǎn)換器26的輸出端連接第六加法器27的第一同相輸入端,第二模數(shù)轉(zhuǎn)換器25的輸入端連接第二積分器22的輸出端,第二模數(shù)轉(zhuǎn)換器25的輸出端連接第六加法器27的第二同相輸入端，第六加法器27的輸出端同時(shí)連接噪聲整形單元3和第二數(shù)模轉(zhuǎn)換器28的輸入端，第二數(shù)模轉(zhuǎn)換器28的輸出端同時(shí)連接第四加法器21的反相輸入端、第五加法器23的反相輸入端、第二加法器13的反相輸入端。進(jìn)一步地，為提高整體信噪比，還設(shè)置有第一增益模塊29、第二增益模塊20、第三增益模塊211，其他連接關(guān)系為第五積分器23的輸出端通過(guò)第一增益模塊29連接所述第三積分器24的輸入端；第二模數(shù)轉(zhuǎn)換器25的輸入端通過(guò)第二增益模塊20連接第二積分器22的輸出端；第六加法器27的輸出端連接第三增益模塊211的輸入端，所述第三增益模塊211的輸出端同時(shí)連接噪聲整形單元3和第二數(shù)模轉(zhuǎn)換器28的輸入端。本發(fā)明推薦第一增益模塊29和第二增益模塊20均優(yōu)選為2倍增益，第三增益模塊211優(yōu)選1/2倍增益。`噪聲整形單元3包括第一匹配模塊31、第二匹配模塊32、第七加法器33。第一匹配模塊31和第二匹配模塊32分別連接一級(jí)調(diào)制單元I和二級(jí)調(diào)制單元的輸出端2，具體的，第一匹配模塊31連接第一模數(shù)轉(zhuǎn)換器的輸出端，第二匹配模塊32連接第三增益模塊的輸出端。第一匹配模塊31和第二匹配模塊32用于通過(guò)互相配合將二級(jí)數(shù)字信號(hào)與一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲調(diào)制成大小匹配的噪聲；第一匹配模塊31和第二匹配模塊32的輸出端分別連接第七加法器33的第一同相輸入端和第二同相輸入端。以第一級(jí)、第二級(jí)數(shù)字輸出為例Yi=X(Z)Z-1-Edl (z)2-1 (2 -Z-1) + (z)(I - 2-1 )2 - (I)Ed2 (2)(1-z-1 )3 - )(I -z-1 )3y2 = Z-1 (^1 (z) + Edl (z) -Ed2(z)(2- z-1)) +(I _ )2(2)分別將第一級(jí)、第二級(jí)的數(shù)字輸出輸入到兩個(gè)匹配模塊進(jìn)行匹配，再通過(guò)加法器7得到最終的數(shù)字輸出γ = χ(ζ)ζ~2~ A (ζ)廠1 +Edl{z)z-\\-ζ-' )2 --Λζ)^ΕΛζ)(ι -Z-1)3 (3)其中Y1(Z)J2(Z)分別為第一級(jí)，第二級(jí)數(shù)字輸出，E1(Z),E2(z)，E3(ζ)分別為量化器1，量化器2，量化器3的量化噪聲，Edl(z)，Ed2(Z)分別為第一級(jí)DAC1，第二級(jí)DAC2非線性噪聲 Edl (ζ)，Ed2 (ζ)。從表達(dá)式中我們可以看出，第二級(jí)多比特DAC2的非線性噪聲被二階噪聲整形，并且量化噪聲E1 (ζ)，Ε2(ζ)也被有效抑制(即乘以增益1/2)。圖4Α比較了在輸入信號(hào)幅度為6dB的情況下,sigma-delta調(diào)制器輸出數(shù)字信號(hào)的信噪失真比，其中虛線表示本發(fā)明的信噪失真比曲線，實(shí)線表示傳統(tǒng)的信噪失真比曲線。從圖4A的比較可以看出傳統(tǒng)實(shí)施例由于多比特DAC非線性噪聲，而導(dǎo)致系統(tǒng)失真，從而使調(diào)制器系統(tǒng)性能下降；然而在本發(fā)明實(shí)施例，有效抑制了多比特DAC非線性噪聲，從而提升了調(diào)制器信噪失真比。圖4B比較了在不同輸入信號(hào)幅度的情況下，sigma-delta調(diào)制器輸出數(shù)字信號(hào)的信噪失真比。從圖4B的比較可以看出在相同的仿真條件下，本發(fā)明實(shí)施例的輸入動(dòng)態(tài)范圍并沒(méi)有降低，其中上面一條曲線(Improved)為本發(fā)明sigma-delta調(diào)制器輸出數(shù)字信號(hào)的信噪失真比，下面的曲線(Conventional)為傳統(tǒng)sigma-delta調(diào)制器輸出數(shù)字信號(hào)的信噪失真比。綜上所述，本發(fā)明在傳統(tǒng)的Sigma-delta調(diào)制器結(jié)構(gòu)的基礎(chǔ)上，把第二級(jí)模擬輸入信號(hào)反饋回第一級(jí)，同時(shí)在第二級(jí)增加一個(gè)多比特量化器，把第二級(jí)兩個(gè)多比特量化器的數(shù)字輸出相加，從而得到第二級(jí)的最終數(shù)字輸出。這種反饋式雙量化結(jié)構(gòu)有助于降低總體的量化噪聲值，從而提高系統(tǒng)SNR，對(duì)最后一級(jí)多比特DAC非線性噪聲進(jìn)行二階的噪聲整形，從而有效抑制多比特DAC非線性噪聲。本發(fā)明涉及高精度、高信噪比的模擬信號(hào)轉(zhuǎn)數(shù)字信號(hào)領(lǐng)域，主要是改善轉(zhuǎn)換器的`穩(wěn)定性、降低轉(zhuǎn)換器功耗，從而提高轉(zhuǎn)換器的性能。適用于一些便攜式產(chǎn)品，如移動(dòng)電話、PDAs0以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種sigma-delta調(diào)制器,其特征在于,包括 一級(jí)調(diào)制單元，用于將輸入的模擬信號(hào)轉(zhuǎn)換為一級(jí)數(shù)字信號(hào)；所述一級(jí)數(shù)字信號(hào)中包含有量化噪聲與多比特DAC非線性噪聲； 二級(jí)調(diào)制單元，其與所述一級(jí)調(diào)制單元級(jí)聯(lián)，用于將所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲轉(zhuǎn)換為二級(jí)數(shù)字信號(hào)，并將所述二級(jí)數(shù)字信號(hào)反饋至所述一級(jí)調(diào)制單元，由所述一級(jí)調(diào)制單元根據(jù)反饋的所述二級(jí)數(shù)字信號(hào)對(duì)輸入的模擬信號(hào)進(jìn)行調(diào)制和轉(zhuǎn)換； 噪聲整形單元，與所述一級(jí)調(diào)制單元和所述二級(jí)調(diào)制單元連接，用于將所述二級(jí)數(shù)字信號(hào)與所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲相消，得到消除噪聲后的數(shù)字信號(hào)并輸出。
2.如權(quán)利要求I所述的sigma-delta調(diào)制器,其特征在于 所述一級(jí)調(diào)制單元包括第一加法器、第二加法器、第三加法器、第一積分器、第一模數(shù)轉(zhuǎn)換器、第一數(shù)模轉(zhuǎn)換器；所述第一加法器的同相輸入端供外部模擬信號(hào)輸入，所述第一加法器的輸出端連接所述第一積分器的輸入端，所述第一積分器的輸出端連接所述第二加法器的同相輸入端，所述第二加法器的輸出端連接所述第一模數(shù)轉(zhuǎn)換器的輸入端，所述第一模數(shù)轉(zhuǎn)換器的輸出端同時(shí)連接所述噪聲整形單元和所述第一數(shù)模轉(zhuǎn)換器的輸入端，所述第一數(shù)模轉(zhuǎn)換器的輸出端連接所述第一加法器的反相輸入端，所述第三加法器的同相輸入端連接所述第一數(shù)模轉(zhuǎn)換器的輸出端，所述第三加法器的反相輸入端連接所述第二加法器的輸出端； 所述二級(jí)調(diào)制單元包括第四加法器、第五加法器、第六加法器、第二積分器、第三積分器、第二模數(shù)轉(zhuǎn)換器、第三模數(shù)轉(zhuǎn)換器、第二數(shù)模轉(zhuǎn)換器；所述第四加法器的同相輸入端連接所述第三加法器的輸出端，所述第四加法器的輸出端連接所述第二積分器的輸入端，所述第二積分器的輸出端連接所述第五加法器的同相輸入端，所述第五積分器的輸出端連接所述第三積分器的輸入端，所述第三積分器的輸出端連接所述第三模數(shù)轉(zhuǎn)換器的輸入端，所述第三模數(shù)轉(zhuǎn)換器的輸出端連接所述第六加法器的第一同相輸入端，所述第二模數(shù)轉(zhuǎn)換器的輸入端連接所述第二積分器的輸出端，所述第二模數(shù)轉(zhuǎn)換器的輸出端連接所述第六加法器的第二同相輸入端，所述第六加法器的輸出端同時(shí)連接所述噪聲整形單元和所述第二數(shù)模轉(zhuǎn)換器的輸入端，所述第二數(shù)模轉(zhuǎn)換器的輸出端同時(shí)連接所述第四加法器的反相輸入端、第五加法器的反相輸入端、第二加法器的反相輸入端。
3.如權(quán)利要求2所述的sigma-delta調(diào)制器，其特征在于，所述二級(jí)調(diào)制單元還包括第一增益模塊、第二增益模塊、第三增益模塊；所述第五積分器的輸出端通過(guò)所述第一增益模塊連接所述第三積分器的輸入端；所述第二模數(shù)轉(zhuǎn)換器的輸入端通過(guò)所述第二增益模塊連接所述第二積分器的輸出端；所述第六加法器的輸出端連接所述第三增益模塊的輸入端，所述第三增益模塊的輸出端同時(shí)連接所述噪聲整形單元和所述第二數(shù)模轉(zhuǎn)換器的輸入端。
4.如權(quán)利要求3所述的sigma-delta調(diào)制器，其特征在于，所述第一增益模塊和所述第二增益模塊均為2倍增益，所述第三增益模塊為1/2倍增益。
5.如權(quán)利要求I所述的sigma-delta調(diào)制器，其特征在于，所述噪聲整形單元包括第一匹配模塊、第二匹配模塊、第七加法器； 所述第一匹配模塊和所述第二匹配模塊分別連接所述一級(jí)調(diào)制單元和所述二級(jí)調(diào)制單元的輸出端，所述第一匹配模塊和所述第二匹配模塊用于通過(guò)互相配合將所述二級(jí)數(shù)字信號(hào)與所述一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲調(diào)制成大小匹配的噪聲； 所述第一匹配模塊和第二匹配模塊的輸出端分別連接所述第七加法器的第一同相輸入端和第二同相輸入端。
全文摘要
本發(fā)明適用于信號(hào)處理技術(shù)領(lǐng)域，提供了一種sigma-delta調(diào)制器，包括一級(jí)調(diào)制單元，用于將輸入的模擬信號(hào)轉(zhuǎn)換為一級(jí)數(shù)字信號(hào)；一級(jí)數(shù)字信號(hào)中包含有量化噪聲與多比特DAC非線性噪聲；二級(jí)調(diào)制單元，其與一級(jí)調(diào)制單元級(jí)聯(lián)，用于將一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲轉(zhuǎn)換為二級(jí)數(shù)字信號(hào)，并將所述二級(jí)數(shù)字信號(hào)反饋至所述一級(jí)調(diào)制單元；噪聲整形單元，與一級(jí)調(diào)制單元和二級(jí)調(diào)制單元連接，用于將二級(jí)數(shù)字信號(hào)與一級(jí)數(shù)字信號(hào)中的量化噪聲與多比特DAC非線性噪聲相消，得到消除噪聲后的數(shù)字信號(hào)并輸出。本發(fā)明使用級(jí)間反饋與雙量化結(jié)構(gòu)相結(jié)合，抵消了級(jí)聯(lián)結(jié)構(gòu)中最后一級(jí)的多比特DAC非線性誤差與上一級(jí)量化噪聲。
文檔編號(hào)H03M3/00GK102882528SQ20121024427
公開(kāi)日2013年1月16日 申請(qǐng)日期2012年7月5日 優(yōu)先權(quán)日2012年7月5日
發(fā)明者謝寧, 張宇, 王暉, 林曉輝 申請(qǐng)人:深圳大學(xué)