專利名稱：一種可配置任意整數(shù)半整數(shù)分頻器裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子學(xué)數(shù)字分頻技術(shù)領(lǐng)域，特別是指一種可配置任意整數(shù)半整數(shù)分 頻器裝置及方法。
背景技術(shù)：
微電子技術(shù)是21世紀(jì)信息時(shí)代的關(guān)鍵技術(shù)之一，是計(jì)算機(jī)技術(shù)、自動(dòng)控制、通信 技術(shù)的基礎(chǔ)。現(xiàn)在集成電路的應(yīng)用已經(jīng)滲透到各個(gè)工程技術(shù)領(lǐng)域，而分頻器是集成電路和 FPGA設(shè)計(jì)的基礎(chǔ)，廣泛應(yīng)用于各種數(shù)字系統(tǒng)及集成電路的設(shè)計(jì)中。分頻器是一種將輸入的 高頻率信號(hào)進(jìn)行處理從而輸出所需的低頻信號(hào)的裝置，在不同的設(shè)計(jì)中，設(shè)計(jì)人員會(huì)遇到 各種不同的分頻要求，如偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)會(huì)要求等占空比，有時(shí)要 求非等占空比。偶數(shù)分頻和奇數(shù)不等占空比分頻的實(shí)現(xiàn)較為容易，都可以利用計(jì)數(shù)器或者計(jì)數(shù)器 的級(jí)聯(lián)來(lái)實(shí)現(xiàn)，而奇數(shù)等占空比及半整數(shù)分頻的實(shí)現(xiàn)則較為困難。另外，通用分頻器的分頻 系數(shù)和占空比大部分都不能調(diào)節(jié)，在實(shí)際應(yīng)用中多有不便。如專利號(hào)為CN200580007593.3、 發(fā)明名稱為“分頻器”的專利即屬于此列。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供了一種可配置的任意整數(shù)半整數(shù)分頻器裝置 及方法，以實(shí)現(xiàn)任意整數(shù)或半整數(shù)的分頻功能，在整數(shù)分頻時(shí)可以根據(jù)需求輸出等占空比 和不等占空比兩種分頻信號(hào)，分頻器的分頻系數(shù)和輸出信號(hào)的占空比可以根據(jù)情況進(jìn)行調(diào) 節(jié)，從而提高分頻器的靈活性，擴(kuò)大其使用范圍。本發(fā)明的技術(shù)方案如下一種可配置的任意整數(shù)半整數(shù)分頻器裝置，包括模式選擇及輸出部分、配置數(shù)據(jù) 鎖存部分和分頻計(jì)數(shù)部分，其特征在于模式選擇及輸出部分分別與配置數(shù)據(jù)鎖存部分和分 頻計(jì)數(shù)部分相連接；其中外部復(fù)位信號(hào)(rst_n)輸入到配置數(shù)據(jù)鎖存部分和分頻計(jì)數(shù)部 分，分頻系數(shù)輸入信號(hào)(n_in)和分頻模式輸入信號(hào)(mod_in)輸入到配置數(shù)據(jù)鎖存部分，待 分頻時(shí)鐘信號(hào)(clk_in)輸入到模式選擇及輸出部分，模式選擇及輸出部分輸出分頻輸出 信號(hào)(clk_out)；配置數(shù)據(jù)鎖存部分通過(guò)信號(hào)η和mod連接到模式選擇及輸出部分，模式選 擇及輸出部分通過(guò)信號(hào)N、χ、y、ζ連接到到分頻計(jì)數(shù)部分；分頻計(jì)數(shù)部分包括8位加法計(jì)數(shù)器、8位比較器、1位D觸發(fā)器、1位T觸發(fā)器，其 內(nèi)部連接關(guān)系為信號(hào)χ接到8位加法計(jì)數(shù)器和1位D觸發(fā)器的時(shí)鐘輸入端，8位加法計(jì)數(shù) 器的數(shù)值輸出端與信號(hào)N接8位比較器，8位比較器的輸出端接1位D觸發(fā)器的輸入端，1 位D觸發(fā)器的輸出端接1位T觸發(fā)器的時(shí)鐘輸入端，復(fù)位信號(hào)(rst_n)接8位加法計(jì)數(shù)器、 1位D觸發(fā)器、1位T觸發(fā)器的復(fù)位端，1位T觸發(fā)器輸出信號(hào)ζ。8位加法計(jì)數(shù)器對(duì)計(jì)數(shù)時(shí) 鐘信號(hào)χ進(jìn)行加法計(jì)數(shù)，8位比較器對(duì)其計(jì)數(shù)值進(jìn)行判定，當(dāng)數(shù)值等于N時(shí)輸出有效信號(hào)到 1位D觸發(fā)器，從而對(duì)計(jì)數(shù)時(shí)鐘χ實(shí)現(xiàn)N分頻的功能，1位T觸發(fā)器對(duì)輸入信號(hào)y進(jìn)行2分頻，從而得到占空比50%的信號(hào)ζ。復(fù)位信號(hào)rst_n有效時(shí)，8位加法計(jì)數(shù)器、1位D觸發(fā)器 和1位T觸發(fā)器都將進(jìn)行復(fù)位。配置數(shù)據(jù)鎖存部分主要包括一個(gè)8位鎖存器(Iatchl)和一個(gè)3位鎖存器 (latch2)，其內(nèi)部連接關(guān)系為分頻系數(shù)輸入信號(hào)(n_in)輸入到8位鎖存器(Iatchl)的數(shù) 值輸入端，分頻模式輸入信號(hào)(mod_in)輸入到3位鎖存器(IatcM)的數(shù)值輸入端，8位鎖 存器(Iatchl)輸出信號(hào)n，3位鎖存器(IatcM)輸出信號(hào)mod，復(fù)位信號(hào)(rst_n)并聯(lián)接8 位鎖存器(Iatchl)和3位鎖存器(latch2)的使能端。當(dāng)復(fù)位信號(hào)(rst_n)有效時(shí)，8位鎖 存器(Iatchl)鎖存輸入的分頻系數(shù)(n_in)，3位鎖存器(latch2)鎖存分頻模式信號(hào)(mod_ in)，當(dāng)rst_n信號(hào)無(wú)效時(shí)保持分頻系數(shù)和分頻模式信號(hào)的值不變。模式選擇及輸出部分主要包括2選1數(shù)據(jù)選擇器MUX1、MUX2、3選1數(shù)據(jù)選擇器 MUX3、異或門、右移移位邏輯、自加1加法器，其內(nèi)部連接關(guān)系為clk_in與ζ信號(hào)接異或門 的輸入端，異或門的輸出端、clk_in接2選1數(shù)據(jù)選擇器MUXl的數(shù)值輸入端，y、ζ接2選 1數(shù)據(jù)選擇器MUX2的數(shù)值輸入端，η信號(hào)接自加1加法器和右移移位邏輯的輸入端，n、nl、 η2接3選1數(shù)據(jù)選擇器MUX3的數(shù)值輸入端，mod信號(hào)并聯(lián)接到2選1數(shù)據(jù)選擇器MUXl、 MUX2、3選1數(shù)據(jù)選擇器MUX3的地址輸入端，2選1數(shù)據(jù)選擇器MUXl輸出χ信號(hào)，2選1數(shù) 據(jù)選擇器MUX2輸出clk_out信號(hào)，3選1數(shù)據(jù)選擇器MUX3輸出N信號(hào)。MUXl、MUX2、MUX3 根據(jù)mod信號(hào)的值選擇不同的信號(hào)到各自的輸出端。其中χ信號(hào)的選擇方法是當(dāng)mod信 號(hào)的值為000、010、100時(shí)，χ的值為a，否則χ的值為clk_in ；其中a是clk_in與ζ相異或 所得信號(hào)。其中clk_out信號(hào)的選擇方法是當(dāng)mod信號(hào)的值為000、010時(shí)，clk_out的值 為z，否則clk_out信號(hào)的值為y。其中N信號(hào)的選擇方法是當(dāng)mod信號(hào)的值為000時(shí)，N 的值為nl，當(dāng)mod信號(hào)的值為010時(shí)，N的值為n2，否則N的值為η，其中nl是由η信號(hào)經(jīng) 過(guò)右移移位邏輯右移1位所得的信號(hào)，η2是由η信號(hào)經(jīng)過(guò)右移移位邏輯和自加1加法器之 后所得的信號(hào)。本發(fā)明中所述復(fù)位信號(hào)(rst_n)、待分頻時(shí)鐘輸入信號(hào)(clk_in)、分頻輸出信號(hào) (clk_out)、χ、y、ζ信號(hào)均為1位信號(hào)，分頻模式輸入信號(hào)(mod_in)、mod信號(hào)均為三位信 號(hào)；分頻系數(shù)輸入信號(hào)(n_in)、n、N的信號(hào)位數(shù)與配置數(shù)據(jù)鎖存部分中為8位信號(hào)。一種使用上述裝置進(jìn)行可配置任意整數(shù)半整數(shù)分頻的方法，步驟如下1)開始；2)輸入分頻系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，即根據(jù)分頻需求輸入分頻系 數(shù)，并根據(jù)分頻需求選擇模式選擇信號(hào)，分頻模式共有5種，當(dāng)η為奇數(shù)且需要輸出等占空 比的分頻信號(hào)時(shí)，mod值應(yīng)為000;當(dāng)η為奇數(shù)且需要輸出不等占空比的分頻信號(hào)時(shí)，mod值 應(yīng)為001 ；當(dāng)η為偶數(shù)且需要輸出等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為010 ；當(dāng)η為偶數(shù)且需 要輸出不等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為011 ；當(dāng)需要輸出n-0. 5分頻信號(hào)，即半整數(shù)分 頻信號(hào)時(shí)，mod值應(yīng)為100 ；3)施加有效復(fù)位信號(hào)(rst_n)，低電平有效，配置數(shù)據(jù)鎖存部分將鎖存步驟2中 輸入的分頻系數(shù)(n_in)和模式信號(hào)(mod_in)，根據(jù)模式選擇信號(hào)mod，模式選擇與輸出部 分中的數(shù)據(jù)選擇器MUX1、MUX2、MUX3將會(huì)選擇相應(yīng)的信號(hào)作為分頻計(jì)數(shù)部分的輸入信號(hào)N、 X，從而產(chǎn)生相應(yīng)的分頻時(shí)鐘χ、y反饋到模式選擇與輸出部分，并由模式選擇與輸出部分根 據(jù)mod信號(hào)輸出分頻時(shí)鐘clk_out，整個(gè)模式選擇與輸出部分為純組合邏輯；復(fù)位過(guò)后，復(fù)位信號(hào)(rst_n)變?yōu)闊o(wú)效狀態(tài)，還原為高電平；4)輸入待分頻時(shí)鐘信號(hào)(clk_in)，分頻器開始正常工作，根據(jù)步驟2)中輸入的 分頻系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，模式選擇及輸出部分將輸出相應(yīng)的信號(hào)N及χ 到分頻計(jì)數(shù)部分，同時(shí)輸出分頻輸出信號(hào)(clk_out)；5)判斷是否需要改變分頻系數(shù)或者分頻模式，若是則返回步驟2)重新輸入分頻 系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，否則轉(zhuǎn)入步驟4)，分頻器根據(jù)前次設(shè)定繼續(xù)輸出分 頻輸出信號(hào)(clk_out)。本發(fā)明采用較簡(jiǎn)易的電路實(shí)現(xiàn)了任意整數(shù)、半整數(shù)的等占空比非等占空比分頻功 能，并可以根據(jù)需求隨時(shí)調(diào)整分頻系數(shù)及占空比情況。本發(fā)明電路可以配置在FPGA/CPLD 芯片中實(shí)現(xiàn)分頻的作用，在絕大多數(shù)低廉的FPGA/CPLD上都可以實(shí)現(xiàn)，也可以作為一種IP 核廣泛應(yīng)用于各種規(guī)模的集成電路設(shè)計(jì)之中。


圖1為本發(fā)明的可配置任意整數(shù)半整數(shù)分頻器裝置結(jié)構(gòu)框圖；其中1、配置數(shù)據(jù)鎖存部分，2、分頻計(jì)數(shù)部分，3、模式選擇及輸出部分。圖2為本發(fā)明配置數(shù)據(jù)鎖存部分的結(jié)構(gòu)示意圖；其中4、8位數(shù)據(jù)鎖存器(Iatchl)，5、3位數(shù)據(jù)鎖存器(latch2)。圖3為本發(fā)明分頻計(jì)數(shù)部分的結(jié)構(gòu)示意圖；其中6、8位加法計(jì)數(shù)器，7、8位比較器，8、1位D觸發(fā)器，9、1位T觸發(fā)器。圖4為本發(fā)明模式選擇及輸出部分的結(jié)構(gòu)示意圖；其中10、異或門，11、2選1數(shù)據(jù)選擇器(MUX1)，12、2選1數(shù)據(jù)選擇器(MUX2)，13、 右移移位邏輯，14、自加1加法器，15、右移移位邏輯，16、3選1數(shù)據(jù)選擇器(MUX3)。圖5為本發(fā)明方法的流程圖；其中1)-5)為其各個(gè)步驟。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說(shuō)明，但不限于此。實(shí)施例1 本發(fā)明實(shí)施例1如圖1-4所示，包括模式選擇及輸出部分3、配置數(shù)據(jù)鎖存部分1 和分頻計(jì)數(shù)部分2，其特征在于模式選擇及輸出部分3分別與配置數(shù)據(jù)鎖存部分1和分頻計(jì) 數(shù)部分2相連接；其中外部復(fù)位信號(hào)(rst_n)輸入到配置數(shù)據(jù)鎖存部分1和分頻計(jì)數(shù)部分 2，分頻系數(shù)輸入信號(hào)(n_in)和分頻模式輸入信號(hào)(mod_in)輸入到配置數(shù)據(jù)鎖存部分1，待 分頻時(shí)鐘信號(hào)(clk_in)輸入到模式選擇及輸出部分3，模式選擇及輸出部分3輸出分頻輸 出信號(hào)(clk_out)；配置數(shù)據(jù)鎖存部分1通過(guò)信號(hào)η和mod連接到模式選擇及輸出部分，模 式選擇及輸出部分3通過(guò)信號(hào)N、χ、y、ζ連接到到分頻計(jì)數(shù)部分2 ；分頻計(jì)數(shù)部分2包括8位加法計(jì)數(shù)器6、8位比較器7、1位D觸發(fā)器8、1位T觸發(fā) 器9，其內(nèi)部連接關(guān)系為信號(hào)χ接到8位加法計(jì)數(shù)器6和1位D觸發(fā)器8的時(shí)鐘輸入端，8 位加法計(jì)數(shù)器6的數(shù)值輸出端與信號(hào)N接8位比較器7，8位比較器7的輸出端接1位D觸 發(fā)器8的輸入端，1位D觸發(fā)器8的數(shù)值輸出端接1位T觸發(fā)器9的時(shí)鐘輸入端，復(fù)位信號(hào) (rst_n)接8位加法計(jì)數(shù)器6、1位D觸發(fā)器8、1位T觸發(fā)器9的復(fù)位端，1位T觸發(fā)器9輸出信號(hào)ζ。8位加法計(jì)數(shù)器6對(duì)計(jì)數(shù)時(shí)鐘信號(hào)χ進(jìn)行加法計(jì)數(shù)，8位比較器7對(duì)其計(jì)數(shù)值進(jìn) 行判定，當(dāng)數(shù)值等于N時(shí)輸出有效信號(hào)到1位D觸發(fā)器8，從而對(duì)計(jì)數(shù)時(shí)鐘χ實(shí)現(xiàn)N分頻的 功能，1位T觸發(fā)器9對(duì)輸入信號(hào)y進(jìn)行2分頻，從而得到占空比50%的信號(hào)ζ。復(fù)位信號(hào) rst_n有效時(shí)，8位加法計(jì)數(shù)器6、1位D觸發(fā)器8和1位T觸發(fā)器9都將進(jìn)行復(fù)位。配置數(shù)據(jù)鎖存部分1主要包括一個(gè)8位鎖存器(latchl)4和一個(gè)3位鎖存器 (latch2)5，其內(nèi)部連接關(guān)系為分頻系數(shù)輸入信號(hào)(n_in)輸入到8位鎖存器(latchl)4的 數(shù)值輸入端，分頻模式輸入信號(hào)(mod_in)輸入到3位鎖存器(IatcM) 5的數(shù)值輸入端，8位 鎖存器(Iatchl) 4輸出信號(hào)n，3位鎖存器(IatcM) 5輸出信號(hào)mod，復(fù)位信號(hào)(rst_n)并 聯(lián)接8位鎖存器(latchl)4和3位鎖存器(latch2) 5的使能端。當(dāng)復(fù)位信號(hào)(rst_n)有效 時(shí)，8位鎖存器(Iatchl) 4鎖存輸入的分頻系數(shù)(n_in)，3位鎖存器(IatcM) 5鎖存分頻模 式信號(hào)(mod_in)，當(dāng)rst_n信號(hào)無(wú)效時(shí)保持分頻系數(shù)和分頻模式信號(hào)的值不變。模式選擇及輸出部分3主要包括2選1數(shù)據(jù)選擇器(MUXl) 11、(MUX2) 12、3選1 數(shù)據(jù)選擇器(MUX； ) 16、異或門10、右移移位邏輯13、自加1加法器14，其內(nèi)部連接關(guān)系為 clk_in與ζ信號(hào)接異或門10的輸入端，異或門10的輸出端、clk_in接2選1數(shù)據(jù)選擇器 11的數(shù)值輸入端，y、z接2選1數(shù)據(jù)選擇器12的數(shù)值輸入端，η信號(hào)接自加1加法器14和 右移移位邏輯13的輸入端，n、nl、n2接3選1數(shù)據(jù)選擇器16的數(shù)值輸入端，mod信號(hào)并聯(lián) 接到2選1數(shù)據(jù)選擇器11、2選1數(shù)據(jù)選擇器12、3選1數(shù)據(jù)選擇器16的地址輸入端，2選 1數(shù)據(jù)選擇器11輸出X信號(hào)，2選1數(shù)據(jù)選擇器12輸出clk_out信號(hào)，3選1數(shù)據(jù)選擇器 16輸出N信號(hào)。實(shí)施例2 一種使用上述裝置進(jìn)行可配置任意整數(shù)半整數(shù)分頻的方法，如圖5所示，步驟如 下1)開始；2)輸入分頻系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，即根據(jù)分頻需求輸入分頻系 數(shù)n，并根據(jù)分頻需求選擇模式選擇信號(hào)，分頻模式共有5種，當(dāng)η為奇數(shù)且需要輸出等占 空比的分頻信號(hào)時(shí)，mod值應(yīng)為000;當(dāng)η為奇數(shù)且需要輸出不等占空比的分頻信號(hào)時(shí)，mod 值應(yīng)為001 ；當(dāng)η為偶數(shù)且需要輸出等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為010 ；當(dāng)η為偶數(shù)且 需要輸出不等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為011 ；當(dāng)需要輸出n-0. 5分頻信號(hào)，即半整數(shù) 分頻信號(hào)時(shí)，mod值應(yīng)為100 ；3)施加有效復(fù)位信號(hào)(rst_n)，低電平有效，配置數(shù)據(jù)鎖存部分將鎖存步驟2中 輸入的分頻系數(shù)(n_in)和模式信號(hào)(mod_in)，根據(jù)模式選擇信號(hào)mod，模式選擇與輸出部 分中的數(shù)據(jù)選擇器MUX1、MUX2、MUX3將會(huì)選擇相應(yīng)的信號(hào)作為分頻計(jì)數(shù)部分的輸入信號(hào)N、 X，從而產(chǎn)生相應(yīng)的分頻時(shí)鐘χ、y反饋到模式選擇與輸出部分，并由模式選擇與輸出部分根 據(jù)mod信號(hào)輸出分頻時(shí)鐘clk_out，整個(gè)模式選擇與輸出部分為純組合邏輯；復(fù)位過(guò)后，復(fù) 位信號(hào)(rst_n)變?yōu)闊o(wú)效狀態(tài)，還原為高電平；4)輸入待分頻信號(hào)(clk_in)，分頻器開始正常工作，根據(jù)步驟2)中輸入的分頻 系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，模式選擇及輸出部分將輸出相應(yīng)的信號(hào)N及χ到分 頻計(jì)數(shù)部分，同時(shí)輸出分頻輸出信號(hào)(clk_out)；5)判斷是否需要改變分頻系數(shù)或者分頻模式，若是則返回步驟2)重新輸入分頻系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，否則轉(zhuǎn)入步驟4)，分頻器根據(jù)前次設(shè)定繼續(xù)輸出分 頻輸出信號(hào)clk_out信號(hào)。
權(quán)利要求
1.一種可配置的任意整數(shù)半整數(shù)分頻器裝置，包括模式選擇及輸出部分、配置數(shù)據(jù)鎖 存部分和分頻計(jì)數(shù)部分，其特征在于模式選擇及輸出部分分別與配置數(shù)據(jù)鎖存部分和分頻 計(jì)數(shù)部分相連接；其中外部復(fù)位信號(hào)輸入到配置數(shù)據(jù)鎖存部分和分頻計(jì)數(shù)部分，分頻系數(shù) 輸入信號(hào)和分頻模式輸入信號(hào)輸入到配置數(shù)據(jù)鎖存部分，待分頻時(shí)鐘信號(hào)輸入到模式選擇 及輸出部分，模式選擇及輸出部分輸出分頻輸出信號(hào)；配置數(shù)據(jù)鎖存部分通過(guò)信號(hào)η和mod 連接到模式選擇及輸出部分，模式選擇及輸出部分通過(guò)信號(hào)N、x、y、ζ連接到到分頻計(jì)數(shù)部 分；分頻計(jì)數(shù)部分包括8位加法計(jì)數(shù)器、8位比較器、1位D觸發(fā)器、1位T觸發(fā)器，其內(nèi)部連 接關(guān)系為信號(hào)χ接到8位加法計(jì)數(shù)器和1位D觸發(fā)器的時(shí)鐘輸入端，8位加法計(jì)數(shù)器的數(shù) 值輸出端與信號(hào)N接8位比較器，8位比較器的輸出端接1位D觸發(fā)器的輸入端，1位D觸 發(fā)器的輸出端接1位T觸發(fā)器的時(shí)鐘輸入端，復(fù)位信號(hào)接8位加法計(jì)數(shù)器、1位D觸發(fā)器、1 位T觸發(fā)器的復(fù)位端，1位T觸發(fā)器輸出信號(hào)ζ ；配置數(shù)據(jù)鎖存部分主要包括一個(gè)8位鎖存器和一個(gè)3位鎖存器，其內(nèi)部連接關(guān)系為分 頻系數(shù)輸入信號(hào)輸入到8位鎖存器的數(shù)值輸入端，分頻模式輸入信號(hào)輸入到3位鎖存器的 數(shù)值輸入端，8位鎖存器輸出信號(hào)n，3位鎖存器輸出信號(hào)mod，復(fù)位信號(hào)并聯(lián)接8位鎖存器 和3位鎖存器的使能端；模式選擇及輸出部分主要包括2選1數(shù)據(jù)選擇器MUX1、2選1數(shù)據(jù)選擇器MUX2、3選1 數(shù)據(jù)選擇器MUX3、異或門、右移移位邏輯、自加1加法器，其內(nèi)部連接關(guān)系為clk_in與ζ信 號(hào)接異或門的輸入端，異或門的輸出端、clk_in接2選1數(shù)據(jù)選擇器MUXl的數(shù)值輸入端， y、ζ接2選1數(shù)據(jù)選擇器MUX2的數(shù)值輸入端，η信號(hào)接自加1加法器和右移移位邏輯的輸 入端，n、nl、η2接3選1數(shù)據(jù)選擇器MUX3的數(shù)值輸入端，mod信號(hào)并聯(lián)接到2選1數(shù)據(jù)選 擇器MUX1、2選1數(shù)據(jù)選擇器MUX2、3選1數(shù)據(jù)選擇器MUX3的地址輸入端，2選1數(shù)據(jù)選擇 器MUXl輸出χ信號(hào)，2選1數(shù)據(jù)選擇器MUX2輸出clk_out信號(hào)，3選1數(shù)據(jù)選擇器MUX3輸 出N信號(hào)。
2.一種使用權(quán)利要求1所述裝置進(jìn)行可配置任意整數(shù)半整數(shù)分頻的方法，步驟如下1)開始；2):輸入分頻系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，即根據(jù)分頻需求輸入分頻系數(shù)， 并根據(jù)分頻需求選擇模式選擇信號(hào)，分頻模式共有5種，當(dāng)η為奇數(shù)且需要輸出等占空比的 分頻信號(hào)時(shí)，mod值應(yīng)為000 ；當(dāng)η為奇數(shù)且需要輸出不等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為 001 ；當(dāng)η為偶數(shù)且需要輸出等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為010 ；當(dāng)η為偶數(shù)且需要輸 出不等占空比的分頻信號(hào)時(shí)，mod值應(yīng)為011 ；當(dāng)需要輸出n-0. 5分頻信號(hào)，即半整數(shù)分頻信 號(hào)時(shí)，mod值應(yīng)為100 ；3)施加有效復(fù)位信號(hào)(rst_n)，低電平有效，配置數(shù)據(jù)鎖存部分將鎖存步驟2中輸入 的分頻系數(shù)(n_in)和模式信號(hào)(mod_in)，根據(jù)模式選擇信號(hào)mod，模式選擇與輸出部分中 的數(shù)據(jù)選擇器MUXl、MUX2、MUX3將會(huì)選擇相應(yīng)的信號(hào)作為分頻計(jì)數(shù)部分的輸入信號(hào)N、χ, 從而產(chǎn)生相應(yīng)的分頻時(shí)鐘χ、y反饋到模式選擇與輸出部分，并由模式選擇與輸出部分根據(jù) mod信號(hào)輸出分頻時(shí)鐘clk_out，整個(gè)模式選擇與輸出部分為純組合邏輯；復(fù)位過(guò)后，復(fù)位 信號(hào)(rst_n)變?yōu)闊o(wú)效狀態(tài)，還原為高電平；4):輸入待分頻時(shí)鐘信號(hào)(clk_in)，分頻器開始正常工作，根據(jù)步驟2)中輸入的分頻系數(shù)(n_in)及模式選擇信號(hào)(mod_in)，模式選擇及輸出部分將輸出相應(yīng)的信號(hào)N及χ到分 頻計(jì)數(shù)部分，同時(shí)輸出分頻輸出信號(hào)(clk_out)； 5)判斷是否需要改變分頻系數(shù)或者分頻模式，若是則返回步驟2)重新輸入分頻系數(shù) (n_in)及模式選擇信號(hào)(mod_in)，否則轉(zhuǎn)入步驟4)，分頻器根據(jù)前次設(shè)定繼續(xù)輸出分頻輸 出信號(hào)clk_out信號(hào)。
全文摘要
一種可配置任意整數(shù)半整數(shù)分頻器裝置及方法，屬數(shù)字分頻技術(shù)領(lǐng)域，裝置包括模式選擇及輸出部分、配置數(shù)據(jù)鎖存部分和分頻計(jì)數(shù)部分，其特征在于模式選擇及輸出部分分別與配置數(shù)據(jù)鎖存部分和分頻計(jì)數(shù)部分相連接；其方法步驟為1、開始；2、輸入分頻系數(shù)及模式選擇信號(hào)；3、施加有效復(fù)位信號(hào)，鎖存分頻系數(shù)及模式選擇信號(hào)；4、輸入待分頻信號(hào)，分頻器工作，輸出分頻信號(hào)；5、判斷是否要改變分頻系數(shù)或者分頻模式。本發(fā)明可實(shí)現(xiàn)任意整數(shù)或半整數(shù)的分頻功能，在整數(shù)分頻時(shí)可根據(jù)需求輸出等占空比和不等占空比兩種分頻信號(hào)，分頻器的分頻系數(shù)和輸出信號(hào)的占空比可以根據(jù)情況進(jìn)行調(diào)節(jié)，從而提高分頻器的靈活性，擴(kuò)大其使用范圍。
文檔編號(hào)H03K21/10GK102055465SQ201010581198
公開日2011年5月11日 申請(qǐng)日期2010年12月9日 優(yōu)先權(quán)日2010年12月9日
發(fā)明者徐輝, 王照君, 王祖強(qiáng), 董紅蕾, 邱曉光 申請(qǐng)人:山東大學(xué)