專利名稱：符合i2c協(xié)議的i/o電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種符合I2C協(xié)議的1/0電路。
背景技術(shù)：
為了適應(yīng)I2C協(xié)議中Fast-mode和Hs-mode的需求， 一般電路中均采用了 active pull-up模塊，用來縮短總線信號(BUS signal)的rising/falling time。
由圖l可見其中P4和P1內(nèi)自然生成的二極管(diode)共同對懸空浮接的 N-WELL(floatingn-well)的電壓幅值進行偏置，Nl， N2， N3為級聯(lián)的耐高壓結(jié) 構(gòu)(如果芯片外VDDA大于片內(nèi)的VDD)，其他電路在參考文獻[l]M. Pelgrom and E. Dijkmans, "A 3/5 V compatible I/O buffer", IEEE J.Solid-Stat Circuits,Vol.30，pp.823-825，July 1995以及[2] Ming-Dou, Ker,"Design of 2.5v/5v mixed-voltage CMOS I/O buffer with only thin oxide device and dynamic n-well bias circuit，，.Circuit and system中均有詳細簡述。
為了適應(yīng)I2C協(xié)議中Fast-mode和Hs-mode的需求， 一般電路中均采用了 active pull-up模塊，用來縮短總線信號(BUS signal)的rising/falling time。
PI即為active pull-up模塊核心，這是一個驅(qū)動能力較大的PMOS，在總線 信號由低電平升到高電平的過程中，對負載電容Cb提供額外的充電電流，以 彌補上拉電阻Rpull-up的不足。但正是由于P1的驅(qū)動能力較強，所以在某些 時刻需要徹底關(guān)斷Pl,例如I/O在"從模式"(slave mode)作為接收模塊(receiver) 的時刻，還例如I/0在"主模式"(master mode)作為發(fā)送模塊(transmitter)時， 已經(jīng)將總線信號升至高電平的時刻，如果不能徹底關(guān)斷Pl，會產(chǎn)生Leakage cuircnto
為了使P1在需要的時刻關(guān)斷或者打開，可以對P1的Vgs進行控制，由于 PI的source—般均接在固定電位，所以可以控制P1的gate電位。
圖1中由兩路控制P1的gate電位，一路是由P0控制，另一路是由P3，N4,N5 控制，具體原理可參考[2]。這種控制方式雖然可以在"從模式"(slave mode)
作為接收模塊(receiver)的時刻徹底關(guān)斷Pl，但是在"主模式"(master mode)作 為發(fā)送模塊(transmitter)時，已經(jīng)將總線信號升至高電平的時刻卻不能關(guān)斷Pl， 必然將導(dǎo)致Leakage current的產(chǎn)生。
不僅圖1中的結(jié)構(gòu)有這樣的問題，其他一些類似的專利，例如美國專利號 6， 060， 906，也有這樣的問題。造成這樣問題的主要原因是此時P1的gate電 壓為低電平"0"。
發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問題是提供了一種符合I2C協(xié)議的1/0電路，旨在 解決上述的問題。
為了解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實現(xiàn)的
本發(fā)明包括PAD信號、第零PMOS管、第一PMOS管、第三PMOS管、 第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一 NMOS 管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六 NMOS管、第一斯密特觸發(fā)器；還包括 一個第十一NMOS管、第二斯密特觸 發(fā)器；所述的第十一 NMOS管的漏極接PAD信號、第十一NMOS管的源極接 第二斯密特觸發(fā)器的輸入端，第二斯密特觸發(fā)器的輸出端與OEN、 Dout信號 相接；第十一NMOS管的柵極接固定的電壓；
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是使得active pull-up的開啟和關(guān)斷 時刻能夠自適應(yīng)得調(diào)節(jié)，既避免了 active pull-up模塊在不需要工作的時刻仍然 工作(這會浪費電流，增加功耗)，又能夠使active pull-up模塊能夠?qū)⒖偩€信號 的電壓幅值提升至最高值時才關(guān)斷(能大大降低了總線信號的rising/falling time,適合Hs-mode較高的傳輸速率以及負載較大的情況)。


圖1是現(xiàn)有技術(shù)中符合I2C協(xié)議的I/O電路； 圖2是本發(fā)明的電路圖3是采用現(xiàn)有技術(shù)電路的BUS負載變化時脈沖控制信號的變化曲線圖; 圖4是采用本發(fā)明的BUS負載變化時脈沖控制信號的變化曲線具體實施方式
以下結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細描述
由圖2可見本發(fā)明包括PAD信號、第零PMOS管P0、第一PMOS管 Pl、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管 P6、第七PMOS管P7、第一 NMOS管Nl、第二 NMOS管N2、第三NMOS 管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第一斯密 特觸發(fā)器Schmitt trigged;還包括 一個第H"^—NMOS管Nll、第二斯密特觸 發(fā)器Schmitttrigger2;所述的第H"^—NMOS管Nl 1的漏極接PAD信號、第十 一 NMOS管Nil的源極接第二斯密特觸發(fā)器Schmitt trigger2的輸入端，第二 斯密特觸發(fā)器Schmitt trigger2的輸出端與OEN、 Dout信號相接；第H^— NMOS 管Nll的柵極接固定的電壓VDD。
本發(fā)明中Pl即為active pull-up PMOS。在BUS總線上升的時候，提供pull up電流以彌補外部pull up電阻的缺憾。Pl的柵極(gate)控制電壓的高/低即決 定了 active pull-up模塊的關(guān)斷/開啟的時刻。由于I/O在"從模式"(slave mode) 作為接收模塊(receiver)的功能一致，均能關(guān)斷P1。所以本發(fā)明重點闡述I/O在 "主模式"(master mode)作為發(fā)送模塊(transmitter)時的改進。
本發(fā)明的控制原理如下如果OEN能使模塊處于transmit狀態(tài)，則當(dāng)Dout 啟動BUS開始上升的開始時刻，active pull-up模塊開始工作，根據(jù)一個能夠反 饋BUS總線電壓的上升情況的信號，當(dāng)BUS總線電壓快接近VDD時active pull-up模塊才停止工作。
從圖中可看到，N1,N2,N3為級聯(lián)的耐BUS高壓結(jié)構(gòu)，本發(fā)明多增加了一 路Nil的耐壓級聯(lián)，從Nil的source端的信號經(jīng)過一個施米特觸發(fā)器后作為 BUS的反饋信號，然后再與Dout—起組成控制active pull-up Pl的脈沖信號。 通過設(shè)計施米特觸發(fā)器的遲滯電壓的大小，可以控制Pl的gate在有多接近 VDD時由低電平變?yōu)楦唠娖?此時的施密特觸發(fā)器可以看成一個遲滯比較器)， 而不是象之前電路那樣，始終保持為低電平。之所以另外做一路Nll，是因為 如果這個反饋信號直接從N3的source端抽取，會造成電路的振蕩。
從圖3和圖4比較可知道，在"主模式"(master mode)作為發(fā)送模塊 (transmitter)時，BUS負載變化時脈沖控制信號的變化，當(dāng)負載變大，充電時間 變長，脈沖也相應(yīng)的變寬，直到BUS上升到想要的電平(由施密特觸發(fā)器遲滯 電壓決定)才使Pl停止pull-up。
本發(fā)明中整個電路只增加了一些數(shù)字邏輯電路，沒有增加額外的面積。
權(quán)利要求1.一種符合I2C協(xié)議的I/O電路，包括PAD信號、第零PMOS管(P0)、第一PMOS管(P1)、第三PMOS管(P3)、第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)、第七PMOS管(P7)、第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)、第六NMOS管(N6)、第一斯密特觸發(fā)器(Schmitt trigger1)；其特征在于還包括一個第十一NMOS管(N11)、第二斯密特觸發(fā)器(Schmitttrigger2)；所述的第十一NMOS管(N11)的漏極接PAD信號、第十一NMOS管(N11)的源極接第二斯密特觸發(fā)器(Schmitt trigger2)的輸入端，第二斯密特觸發(fā)器(Schmitt trigger2)的輸出端與OEN、Dout信號相接；第十一NMOS管(N11)的柵極接固定的電壓(VDD)。
專利摘要本實用新型涉及一種符合I2C協(xié)議的I/O電路，包括PAD信號、第零PMOS管、第一PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一斯密特觸發(fā)器；還包括一個第十一NMOS管、第二斯密特觸發(fā)器；第十一NMOS管的漏極接PAD信號、第十一NMOS管的源極接第二斯密特觸發(fā)器的輸入端，第二斯密特觸發(fā)器的輸出端與OEN、Dout信號相接；第十一NMOS管的柵極接固定的電壓；本實用新型的有益效果是使得active pull-up的開啟和關(guān)斷時刻能夠自適應(yīng)得調(diào)節(jié)，既避免了active pull-up模塊在不需要工作的時刻仍然工作，又能夠使active pull-up模塊能夠?qū)⒖偩€信號的電壓幅值提升至最高值時才關(guān)斷。
文檔編號H03K19/003GK201191821SQ20082005792
公開日2009年2月4日 申請日期2008年4月30日 優(yōu)先權(quán)日2008年4月30日
發(fā)明者王曉峰, 褚方青 申請人:矽映電子科技(上海)有限公司